KR100966975B1 - 반도체 소자의 퓨즈 및 그 형성 방법 - Google Patents
반도체 소자의 퓨즈 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100966975B1 KR100966975B1 KR1020070136955A KR20070136955A KR100966975B1 KR 100966975 B1 KR100966975 B1 KR 100966975B1 KR 1020070136955 A KR1020070136955 A KR 1020070136955A KR 20070136955 A KR20070136955 A KR 20070136955A KR 100966975 B1 KR100966975 B1 KR 100966975B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- alloy
- hole
- aluminum
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000007664 blowing Methods 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 16
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 description 4
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 퓨즈 및 그 형성 방법에 관한 것으로, 퓨즈 상측에 상기 퓨즈보다 녹는점이 낮은 합금 물질로 매립된 홀을 구비함으로써, 퓨즈 블로잉 공정 시 상기 퓨즈 상부가 하부에 비해 부피가 팽창되고, 압력이 증가되어 상기 퓨즈 하부에 발생하는 크랙의 비율을 감소시켜 소자의 생산율을 증가시키는 기술을 개시한다.
Description
본 발명은 반도체 소자의 퓨즈 및 그 형성 방법에 관한 것이다. 특히, 퓨즈 블로잉 공정 시 발생하는 불량을 개선하기 위한 것이다.
일반적으로 반도체 소자가 고집적화 되어감에 따라 디램(DRAM) 소자의 경우 메모리 용량이 증가되면서 칩(chip)의 크기도 증가되는데, 이러한 반도체 소자 제조시에 수많은 미세 셀 중에서 한 개의 셀에서라도 결함이 발생되면 소자 전체를 불량품으로 처리하여 폐기하므로 소자 수율(yield)이 낮다.
따라서, 현재는 메모리 내에 미리 형성해둔 여분의 리던던시(redundancy) 셀을 제조 과정 중 불량이 발생된 셀과 교체 사용하여 전체 메모리를 되살려 주는 방법으로 칩의 수율 향상을 이루고 있다.
이러한 리던던시 셀을 이용한 리페어 작업은 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀을 골라내면, 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다.
따라서, 실제 사용 시에 불량 라인에 해당하는 어드레스 신호가 입력되면 불량 셀 대신 예비 라인으로 선택이 바뀌게 되는 것이다.
상기와 같은 리페어 작업을 수행하기 위해선 반도체 소자를 완성한 다음, 불량이 발생된 회로를 리페어 시키기 위하여 퓨즈 라인 상부의 산화막을 제거하여 퓨즈 박스를 오픈(open) 시키고, 해당되는 퓨즈 라인을 레이저(laser)를 투과하여 절단해야 한다.
이때, 상기 레이저의 조사에 의해 끊어지는 배선을 퓨즈 라인이라 하고, 그 끊어진 부위와 이를 둘러싼 영역을 퓨즈 박스라 한다.
종래 기술에 따른 반도체 소자의 퓨즈 형성 방법은 하부 구조물이 구비된 반도체 기판의 퓨즈 영역 상부에 제 1 층간 절연막을 형성한다.
다음에, 상기 제 1 층간 절연막 상부에 다수의 퓨즈를 패터닝한다. 이때, 퓨즈는 도전 물질로 형성되며, 라인/스페이스 형태로 형성하는 것이 바람직하다.
다음에, 상기 퓨즈를 포함하는 전체 상부에 제 2 층간 절연막을 형성한다.
그 다음, 상기 퓨즈 상부의 상기 제 2 층간 절연막을 식각하여 블로잉 영역을 형성한다. 이때, 상기 퓨즈 상부에 일정 두께의 상기 제 2 층간 절연막이 잔류되도록 하는 것이 바람직하다.
그 다음, 상기 블로잉 영역에 레이저를 조사하여 해당 퓨즈를 컷팅(Cutting)시킨다.
상술한 종래 기술에 따른 반도체 소자의 퓨즈 및 그 형성 방법에 있어서, 상기와 같이 도전 물질로 형성된 퓨즈의 경우 열전도가 진행되면서, 해당 퓨즈로 열 이 빠져나가면서 스트레스 프로파일(Stress Profile)이 발생하게 된다. 상기 스트레스 프로파일은 상기 퓨즈의 하부에 집중되는데, 이로 인하여 상기 퓨즈 하부에 크랙(Crack)을 유발시켜 소자의 특성이 저하되는 문제가 발생한다.
본 발명은 퓨즈 상측에 상기 퓨즈보다 녹는점이 낮은 합금 물질로 매립된 홀을 구비함으로써, 퓨즈 블로잉 공정 시 상기 퓨즈 상부가 하부에 비해 부피가 팽창되고, 압력이 증가되어 상기 퓨즈 하부에 발생하는 크랙의 비율을 감소시켜 소자의 생산율을 증가시키는 반도체 소자의 퓨즈 및 그 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 퓨즈 형성 방법은
하부구조물이 구비된 반도체 기판 상부에 제 1 층간 절연막을 형성하는 단계와,
상기 제 1 층간 절연막 상부에 다수의 퓨즈를 형성하는 단계와,
상기 퓨즈의 퓨즈 블로잉 영역의 일부를 식각하여 홀을 형성하는 단계와,
합금 물질을 사용하여 상기 홀을 매립하는 단계를 포함하는 것을 특징으로 하고,
상기 퓨즈는 폴리실리콘, 알루미늄, 구리, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것과,
상기 홀을 포함하는 전체 상부에 상기 합금 물질을 형성한 후 CMP 공정을 수행하는 단계를 더 포함하는 것과,
상기 합금 물질의 녹는점은 상기 퓨즈의 녹는점보다 낮은 것과,
상기 합금 물질은 구리 합금(Cu Alloy), 알루미늄 합금(Al Alloy), 구리 삼원 합금(Cu Ternary Alloy) 또는 알루미늄 삼원 합금(Al Ternary Alloy)인 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 퓨즈는
라인/스페이스 형태로 배열된 다수의 퓨즈와,
상기 퓨즈 내측에 각각 퓨즈 블로잉 영역이 구비되되, 상기 퓨즈 블로잉 영역에 합금 물질로 매립된 홀을 포함하는 것을 특징으로 하고,
상기 퓨즈는 폴리실리콘, 알루미늄, 구리, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것과,
상기 합금 물질은 구리 합금(Cu Alloy), 알루미늄 합금(Al Alloy), 구리 삼원 합금(Cu Ternary Alloy) 또는 알루미늄 삼원 합금(Al Ternary Alloy)인 것과,
상기 홀은 원형, 슬릿형, 십자형 또는 박스형으로 형성할 수 있는 것과,
상기 홀은 상기 퓨즈의 평면 구조상에서 지그재그(Zigzag)로 위치하는 것과,
상기 홀은 상기 퓨즈의 평면 구조상에서 일자로 위치하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 퓨즈 및 그 형성 방법은 퓨즈의 하부 대비 상 부에서의 부피 팽창 및 압력 증가가 발생하여 퓨즈 상부의 스트레스를 상대적으로 증가시키게 되므로, 상기 퓨즈 하부의 크랙 발생 비율을 감소시킬 수 있다.
또한, 퓨즈의 스트레스 완화를 통해 블로잉 공정 마진이 향상되어, 레이저가 주사되는 레이저 스팟 영역의 사이즈를 좀 더 작게 할 수 있고, 이로 인해 상기 퓨즈의 피치(Pitch) 및 칩(Chip) 사이즈가 감소되어 넷 다이(Net Die)가 증가되는 효과가 있으며, 합금 물질에 의해 열의 집중으로 블로잉 공정 시 소모되는 시간을 단축할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 퓨즈를 도시한 평면도로서, 퓨즈 박스(100) 내측에 일정 간격으로 이격되어 다수의 퓨즈(110)가 구비되어 있다.
그리고, 퓨즈(110)의 블로잉 영역 내측에 금속 합금으로 매립된 홀(120)이 각각 구비되어 있다.
여기서, 퓨즈(110)는 폴리실리콘, 알루미늄, 구리, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성되며, 상기 금속 합금은 퓨즈(110)로 사용되는 물질보다 녹는점이 낮은 구리 합금(Cu Alloy), 알루미늄 합금(Al Alloy), 구리 삼원 합금(Cu Ternary Alloy) 또는 알루미늄 삼원 합금(Al Ternary Alloy)으로 형성되는 것이 바람직하다.
이때, 홀(120)은 '도 1a' 내지 '도 1d'에 도시된 바와 같이 원형(도 1a 참조), 바형(도 1b 참조), 십자형(도 1c 참조) 또는 박스형(도 1d 참조)으로 형성할 수 있다.
그리고, 홀(120)은 다수의 퓨즈(110)에 각각 구비되어 있는데, 레이저 조사에 의해 절단하고자 하는 퓨즈(110)뿐만 아니라 인접한 퓨즈가 절단되는 것을 방지하기 위해 지그재그(Zigzag)로 배치되어 있다.
도 2a 내지 도 2d는 상기 '도 1a'의 Y - Y'에 따른 절단면을 도시한 단면도로서, 반도체 소자의 퓨즈 형성 방법을 나타낸다.
도 2a를 참조하면, 하부 구조물이 구비된 퓨즈 영역의 반도체 기판(미도시) 상부에 층간 절연막(200)을 형성한다.
다음에, 층간 절연막(200) 상부에 다수의 퓨즈(210)를 패터닝한다.
도 2b를 참조하면, 퓨즈(210)의 블로잉 영역 일부를 식각하여 홀(220)을 형성한다. 여기서, 홀(220)은 상기 '도 1a' 내지 '도 1d'에 도시된 바와 같은 형태로 형성하는 것이 바람직하다.
이때, 홀(220)은 퓨즈(210) 상측을 일부 식각하여 형성할 수도 있으며, 콘택홀 형태로 하부의 반도체 기판(미도시)이 노출되도록 형성할 수도 있다.
도 2c 및 도 2d를 참조하면, 홀(220)을 포함하는 전체 상부에 금속 합금 물질층(230)을 형성한다.
다음에, 퓨즈(210)가 노출될때까지 CMP 공정을 수행하여 홀(220)이 금속 합금 물질(230)로 매립되도록 한다.
도시되지는 않았지만 후속 공정을 설명하면, 금속 합금 물질(230)로 매립된 홀이 구비된 퓨즈(210)를 포함하는 전체 상부에 산화막을 형성한다.
다음에, 퓨즈(210)의 컷팅을 위해 퓨즈(210) 상부의 산화막을 식각한다. 이때, 퓨즈(210) 상부에 상기 산화막이 일정 두께 잔류되도록 하는 것이 바람직하다.
그 다음, 블로잉 공정을 수행하여 해당 퓨즈(210)를 컷팅한다.
이때, 상기 블로잉 공정 시 녹는점이 낮은 금속 합금 물질이 매립된 홀이 먼저 녹게 되어 융해(Melting) 및 증발(Evaporation)이 원활하게 이루어진다. 따라서, 퓨즈 상측에서의 부피 팽창 및 압력 증가는 퓨즈 상측의 스트레스를 상대적으로 더 증가시키게 되므로, 크랙(Crack) 발생 비율을 감소시킬 수 있다.
예를 들어, 퓨즈(210)를 알루미늄으로 형성하고, 금속 합금을 알루미늄 구리(AlCu)로 사용하는 경우, 상기 알루미늄의 녹는점은 660도이고, 알루미늄 구리의 녹는점은 550도로서, 알루미늄 구리가 먼저 녹기 시작하므로 상기 알루미늄 구리로 매립된 퓨즈(210) 상측의 스트레스가 증가하게 된다.
또한, 하부로의 크랙 발생이 감소되면서 낮은 온도에서 블로잉 공정을 진행할 수 있게 되고, 상기 블로잉 공정 시 오픈되는 영역의 크기도 작아지게 되어 인접한 퓨즈로의 어택(Attack)이 감소된다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈를 도시한 평면도이다.
도 3을 참조하면, 퓨즈 박스(300) 내측에 다수의 퓨즈(310)가 구비되며, 퓨즈(310) 내부의 블로잉 영역에 각각 금속 합금으로 매립된 홀(320)이 구비되도록 하는 것이 바람직하다.
여기서, 금속 합금으로 매립된 홀(320)은 퓨즈(310)의 중앙부에 구비되며, 인접한 퓨즈(310)의 홀(320)과 동일한 위치에 형성되도록 하여, 평면 구조상에서 일자로 위치하도록 하는 것이 바람직하다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 퓨즈를 도시한 평면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 퓨즈 형성 방법을 도시한 단면도.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈.
< 도면의 주요 부분에 대한 부호 설명 >
100, 300 : 퓨즈 박스 110, 210, 310 : 퓨즈
120, 220, 320 : 홀 200 : 층간 절연막
230 : 금속 합금 물질
Claims (11)
- 하부구조물이 구비된 반도체 기판 상부에 층간 절연막을 형성하는 단계;상기 층간 절연막 상부에 다수의 퓨즈를 형성하는 단계;상기 퓨즈의 블로잉 영역 일부를 식각하여 홀을 형성하되, 상기 홀은 상기 퓨즈의 평면 구조상에서 지그재그(Zigzag)로 위치되도록 하는 단계; 및상기 퓨즈보다 녹는점이 낮은 금속 합금 물질을 사용하여 상기 홀을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 퓨즈는 폴리실리콘, 알루미늄, 구리, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 홀을 매립하는 단계는 상기 홀을 포함하는 상기 퓨즈의 전체 상부에 상기 금속 합금 물질을 형성한 후 CMP 공정을 수행하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 합금 물질은 구리 합금(Cu Alloy), 알루미늄 합금(Al Alloy), 구리 삼원 합금(Cu Ternary Alloy) 또는 알루미늄 삼원 합금(Al Ternary Alloy) 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 라인 및 스페이스 형태로 배열된 다수의 퓨즈; 및상기 퓨즈의 블로잉 영역에 상기 퓨즈보다 낮은 녹는점을 가지는 합금 물질로 매립된 홀을 포함하며, 상기 홀은 상기 퓨즈의 평면 구조상에서 지그재그(Zigzag)로 위치하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 6 항에 있어서,상기 퓨즈는 폴리실리콘, 알루미늄, 구리, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 6 항에 있어서,상기 합금 물질은 구리 합금(Cu Alloy), 알루미늄 합금(Al Alloy), 구리 삼원 합금(Cu Ternary Alloy) 또는 알루미늄 삼원 합금(Al Ternary Alloy) 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 6 항에 있어서,상기 홀은 원형, 슬릿형, 십자형 또는 박스형으로 형성할 수 있는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136955A KR100966975B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136955A KR100966975B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090069105A KR20090069105A (ko) | 2009-06-29 |
| KR100966975B1 true KR100966975B1 (ko) | 2010-06-30 |
Family
ID=40996413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136955A Expired - Fee Related KR100966975B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100966975B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323580A (ja) * | 1999-04-30 | 2000-11-24 | Internatl Business Mach Corp <Ibm> | 放射線により実質的に変えることができる、与えられた導電特性を有する導体およびその作製方法 |
| KR20060119065A (ko) * | 2005-05-18 | 2006-11-24 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈박스 및 그 형성방법 |
| JP2007273940A (ja) | 2006-03-07 | 2007-10-18 | Renesas Technology Corp | 半導体装置および電気ヒューズの抵抗値の増加方法 |
-
2007
- 2007-12-24 KR KR1020070136955A patent/KR100966975B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323580A (ja) * | 1999-04-30 | 2000-11-24 | Internatl Business Mach Corp <Ibm> | 放射線により実質的に変えることができる、与えられた導電特性を有する導体およびその作製方法 |
| KR20060119065A (ko) * | 2005-05-18 | 2006-11-24 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈박스 및 그 형성방법 |
| JP2007273940A (ja) | 2006-03-07 | 2007-10-18 | Renesas Technology Corp | 半導体装置および電気ヒューズの抵抗値の増加方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090069105A (ko) | 2009-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR100967037B1 (ko) | 퓨즈 박스 및 그 형성 방법 | |
| US20110024872A1 (en) | Fuse of semiconductor device and method of forming the same | |
| KR100966975B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20060112117A (ko) | 반도체소자의 퓨즈 구조 및 그 형성방법 | |
| US20140008759A1 (en) | Fuse of semiconductor device and method for forming the same | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100979348B1 (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
| KR101177483B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR100939160B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100967020B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20090088678A (ko) | 퓨즈 및 그 제조 방법 | |
| KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR100792442B1 (ko) | 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법 | |
| KR100909753B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR20090076143A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20100086845A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101102048B1 (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
| KR101060714B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20090086822A (ko) | 퓨즈박스 및 그 제조 방법 | |
| KR20100039038A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20080098893A (ko) | 반도체 메모리 장치, 그의 제조방법 및 반도체 퓨즈프로그래밍 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071224 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090930 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20100311 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20090930 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20100409 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20100311 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20100527 Appeal identifier: 2010101002702 Request date: 20100409 |
|
| AMND | Amendment | ||
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20100503 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20100409 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20091118 Patent event code: PB09011R02I |
|
| B701 | Decision to grant | ||
| PB0701 | Decision of registration after re-examination before a trial |
Patent event date: 20100527 Comment text: Decision to Grant Registration Patent event code: PB07012S01D Patent event date: 20100511 Comment text: Transfer of Trial File for Re-examination before a Trial Patent event code: PB07011S01I |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100622 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20100622 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |