JP2007273940A - 半導体装置および電気ヒューズの抵抗値の増加方法 - Google Patents

半導体装置および電気ヒューズの抵抗値の増加方法 Download PDF

Info

Publication number
JP2007273940A
JP2007273940A JP2006256226A JP2006256226A JP2007273940A JP 2007273940 A JP2007273940 A JP 2007273940A JP 2006256226 A JP2006256226 A JP 2006256226A JP 2006256226 A JP2006256226 A JP 2006256226A JP 2007273940 A JP2007273940 A JP 2007273940A
Authority
JP
Japan
Prior art keywords
electric fuse
insulating layer
fuse
main wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006256226A
Other languages
English (en)
Other versions
JP4959267B2 (ja
Inventor
Takeshi Iwamoto
猛 岩本
Kazufumi Kono
和史 河野
Masashi Arakawa
政司 荒川
Toshiaki Yonezu
俊明 米津
Shigeki Obayashi
茂樹 大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006256226A priority Critical patent/JP4959267B2/ja
Priority to TW095146735A priority patent/TWI408777B/zh
Priority to CN2007100069083A priority patent/CN101150113B/zh
Priority to CN2011100484985A priority patent/CN102157490A/zh
Priority to US11/683,053 priority patent/US7745905B2/en
Priority to KR1020070022483A priority patent/KR101354389B1/ko
Publication of JP2007273940A publication Critical patent/JP2007273940A/ja
Priority to US12/760,648 priority patent/US20100264514A1/en
Application granted granted Critical
Publication of JP4959267B2 publication Critical patent/JP4959267B2/ja
Priority to US14/033,036 priority patent/US20140021559A1/en
Priority to US14/590,294 priority patent/US9508641B2/en
Priority to US15/298,484 priority patent/US9893013B2/en
Priority to US15/869,707 priority patent/US20180138121A1/en
Priority to US16/547,279 priority patent/US10923419B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】周辺部を損傷させずに、電流を供給することによって切断され得る電気ヒューズ構造を有する半導体装置を提供する。
【解決手段】電気ヒューズ１０は、電子回路とその電子回路のスペアとしての冗長回路との間に電気的に接続され、それらの回路が樹脂封止された後に、外部から電流が供給されることによって切断され得るものである。電気ヒューズ１０は、ファイン層中に設けられており、主配線１およびバリア膜３からなる。主配線１およびバリア膜３のそれぞれの線膨張係数は、その周辺に設けられている絶縁層２，４，および５のそれぞれの線膨張係数よりも大きい。また、主配線１およびバリア膜３のそれぞれの融点は、絶縁層２，４，および５のそれぞれの融点よりも低い。
【選択図】図９

Description

本発明は、電流を供給することによって抵抗値を増加させることが可能な半導体装置および電気ヒューズの抵抗値の増加方法に関するものである。
従来から、電流を供給することによって抵抗値を増加させることが可能なヒューズが用いられている。なお、本明細書においては、このヒューズは電気ヒューズと呼ばれる。また、電気ヒューズは、絶縁層中に設けられている。本明細書においては、絶縁層と電気ヒューズとを有する構造体は電気ヒューズ構造体と呼ばれる。また、本明細書においては、電気ヒューズの抵抗値の増加は、電気ヒューズに流れる電流の値が小さくなること、すなわち、電気ヒューズが以前に比較して高い抵抗値を有する状態になることを含む。また、本明細書においては、電気ヒューズの抵抗値の増加は、電気ヒューズの両端に接続された２つの素子の間の電流の流れが完全に停止すること、すなわち、電気ヒューズの切断もしくは溶断、または、電気ヒューズの抵抗値が無限大になることを含むものとする。また、本明細書において用いられる電気ヒューズは、電子回路の使用を不能にするヒューズのみならず、アナログデバイス等において用いられる電圧を調整するためのヒューズ、ならびに、プロセスおよびテスト結果等の履歴を残すためのタグとして使用されるヒューズをも含んでいる。
国際公開第９７／１２４０１号パンフレット 米国特許第５９６９４０４号明細書 米国特許第６３２３５３５号明細書 米国特許第６４３３４０４号明細書 V. Klee et. Al., "A0.13μm logic based embedded DRAM technology with electrical fuses, Cu interconnect in SiLkTM , sub-7ns access time and its extension to the 0.10μm generation", IEDM Conference (2001).
従来の電気ヒューズの抵抗値の増加は、エレクトロマイグレーション現象によって実現されている。そのため、電気ヒューズに大きな電流を供給することが必要になる場合がある。この場合には、電気ヒューズの発熱によって、電気ヒューズの周辺の構造が損傷してしまうことがある。
本発明は、上述の問題に鑑みなされたものであり、その目的は、周辺の構造を損傷させることなく、抵抗値を増加させることができる半導体装置および電気ヒューズの抵抗値の増加方法を提供することである。
本発明の一の局面の半導体装置は、絶縁層と、絶縁層内に設けられた電気ヒューズとを備えている。電気ヒューズの線膨張係数は、絶縁層の線膨張係数よりも大きく、かつ、電気ヒューズの融点は、絶縁層の融点よりも低い。
上記の構成によれば、電気ヒューズに供給される電流の値が小さくても、電気ヒューズの抵抗値を増加させることができる。そのため、電気ヒューズの発熱量が小さい。その結果、電気ヒューズの周辺の構造が損傷することが防止される。
本発明の他の局面の半導体装置は、半導体基板と、半導体基板の上方に形成されたゲー
ト電極と、ゲート電極を覆う層間絶縁層と、層間絶縁層上に形成されたファイン層と、ファイン層上に設けられたセミグローバル層と、セミグローバル層上に設けられたグローバル層とを備えている。また、電気ヒューズは、ファイン層、セミグローバル層、およびグローバル層のうちの少なくともいずれか１つに設けられている。
上記の構成によれば、電気ヒューズに電流を供給したときに電気ヒューズが発した熱が半導体基板に到るまでの距離が大きい。そのため、半導体基板を損傷させることなく、電気ヒューズの抵抗値を増加させることができる。
本発明のさらに他の局面の半導体装置は、絶縁層と、絶縁層内に設けられた電気ヒューズとを備えている。また、電気ヒューズは、直線部と折れ曲がり部とを含む蛇行形状を有している。また、折れ曲がり部の近傍の配線同士の間の距離が、他の部位の配線同士の間の距離に比較して小さい。
上記の構成によれば、電気ヒューズが蛇行しているため、その中央部の熱が外部へ逃げ難い。そのため、電気ヒューズの周囲の構造が電気ヒューズの発熱によって損傷することが抑制される。また、折れ曲がり部のみに局所的に大きな熱が与えられるため、電気ヒューズの抵抗値の増加に要する時間を短縮することができる。
本発明の一の局面の電気ヒューズの抵抗値の増加方法においては、前述の電気ヒューズに電流が供給される。それにより、電気ヒューズが溶融するとともに亀裂が生じる。その後、毛細管現象を利用して亀裂に溶融した電気ヒューズの一部が吸い込まれる。その結果、電気ヒューズに不連続部が形成される。この方法によれば、エレクトロマイグレーションを利用して電気ヒューズを切断する従来の方法において電気ヒューズに与えられる電流値よりも小さな電流値で、電気ヒューズを切断することができる。
本発明の他の局面の電気ヒューズの抵抗値の増加方法においては、前述の電気ヒューズに電流が供給される。それにより、ピンチ効果を利用して、電気ヒューズが細められる。その後、電流の供給が停止される。それにより、電気ヒューズの復元力を利用して、電気ヒューズに空隙が形成される。この方法によれば、毛細管現象を利用して電気ヒューズを切断する前述の方法において電気ヒューズに与えられる電流値よりも小さな電流値で、電気ヒューズを切断することができる。
以下、図面を参照しながら、本発明の実施の形態の半導体装置および電気ヒューズの抵抗値の増加方法を説明する。
（実施の形態１）
本発明の実施の形態の電気ヒューズは、従来のようなゲート電極と同一層に設けられた電気ヒューズではない。本実施の形態の電気ヒューズは、半導体装置内のファイン層、セミグローバル層、およびグローバル層として規定される多数層構造のうちのファイン層に設けられている。そのため、半導体基板が損傷することが防止されている。
また、本実施の形態の半導体装置の構造によれば、半導体基板から電気ヒューズまでの間のスペースにヒューズの抵抗値を増加させるための電流の流れを制御するトランジスタ等の他の素子が配置され得るため、半導体装置の半導体基板の主表面に平行な方向における素子の占有面積を小さくすることができる。
また、本実施の形態の電気ヒューズの抵抗値の増加は、エレクトロマイグレーション現象ではなく、毛細管現象によって実現されている。そのため、比較的小さな電流を電気ヒ
ューズに流すだけで、電気ヒューズの抵抗値の増加が図られている。その結果、電気ヒューズの周囲の構造が損傷することが防止される。また、電気ヒューズの抵抗値の増加のために要する時間を大幅に短縮することが可能になる。
本実施の形態においては、電気ヒューズは、冗長回路と他の回路とを電気的に分離するためのものである。しかしながら、本発明の電気ヒューズの用途は、それに限定されない。本発明の電気ヒューズは、電流の供給によって抵抗値の増加が実現され得るものであれば、いかなる用途に適用されてもよい。なお、電気ヒューズの材料としては金属または金属化合物が適しているが、本発明の電気ヒューズの材料は、以下に説明する抵抗値の増加方法が適用され得るものであれば、それらに限定されるものではない。
まず、本実施の形態の電気ヒューズ構造体を具体的に説明する。
本実施の形態の電気ヒューズ１０は、図１に示すように、半導体装置内に設けられ、電源電極ＶＤＤと接地電極ＶＳＳとの間に接続されている。なお、電気ヒューズ１０の端子１０ａと電源電極ＶＤＤとの間には抵抗器６０が設けられており、電気ヒューズ１０の端子１０ｂと接地電極ＶＳＳとの間には抵抗器７０が設けられている。また、抵抗器７０と端子１０ｂとの間の配線にはトランジスタ４０および判定回路５０が接続されている。判定回路５０は、電気ヒューズ１０の抵抗値が所定値以上になっているか否かを検出し得るものである。また、トランジスタ４０のゲート電極にはインバータ回路３０が接続されており、インバータ回路３０からトランジスタ４０へ与えられる電気信号によって、電流が電源電極ＶＤＤから電気ヒューズ１０を通じて接地電極ＶＳＳへ流れる。したがって、本実施の形態の電気ヒューズ１０の抵抗値の増加方法においては、外部からトランジスタ４０へ与えられる電気信号によって、電気ヒューズの抵抗値を増加させるか否かを制御することができる。また、電気ヒューズ１０の抵抗値が所望の値を超えているか否かは、判定回路５０によって判定される。
次に、本実施の形態の半導体装置の構造が図２を用いて説明される。
本実施の形態の半導体装置は、積み重ねられた複数の金属配線層を有している。複数の金属配線層は、半導体基板ＳＣ側から順に、Ｍ１，Ｍ２，…Ｍ８，Ｍ９と名付けられている。また、金属配線層同士は、ビアによって接続されている。複数のビアは、半導体基板ＳＣ側から順に、Ｖ１，Ｖ２，…Ｖ７，およびＶ８と名付けられている。
金属配線層Ｍ１，Ｍ２，…Ｍ８，およびＭ９ならびにビアＶ１，Ｖ２，…Ｖ７，およびＶ８を含む複数の層のうち下側に位置する層はファイン層１００と呼ばれる。また、金属配線層Ｍ１、Ｍ２、…Ｍ９およびビアＶ１，Ｖ２，…Ｖ７，およびＶ８を含む複数の層のうち上側に位置する層はグローバル層３００と呼ばれる。また、ファイン層１００とグローバル層３００との間に位置する層はセミグローバル層２００と呼ばれる。
ファイン層１００内の金属配線層は、半導体装置を構成する金属配線層のうち最も小さな幅および厚さを有する。セミグローバル層２００内の金属配線層は、ファイン層１００内の金属配線層の幅および厚さより大きな幅および厚さを有する。グローバル層３００内の金属配線層は、セミグローバル層２００内の金属配線層よりも大きな幅および厚さを有する。ファイン層１００、セミグローバル層２００、およびグローバル層３００の寸法の例が表１に示されている。
なお、ファイン層１００、セミグローバル層２００、およびグローバル層３００の寸法は、半導体装置の種類および配線の材質によって異なるものである。したがって、表１は単に３つの層の寸法関係の一例を示している。
従来の半導体装置においては、図２に示す層間絶縁層（ＴＥＯＳ：Tetra-Ethyl Ortho Silicate Glass）ＣＡに覆われたゲート電極層ＧＡと同一の配線層の一部が電気ヒューズ１０として用いられている。そのため、電気ヒューズ１０の所定部分の抵抗値が十分に高くなるように電気ヒューズ１０に大きな電流が供給されれば、電気ヒューズ１０が発する熱の影響によって、半導体基板ＳＣおよびその周辺部が損傷してしまうおそれがある。そのため、本実施の形態においては、ファイン層１００中の金属配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，およびＭ５の近傍に電気ヒューズ１０が設けられている。
また、ファイン層１００を構成する金属配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，およびＭ５は、セミグローバル層２００を構成する金属配線層Ｍ６およびＭ７ならびにグローバル層３００を構成する金属配線層Ｍ８およびＭ９とは異なり、複数層（一般には４層〜６層程度）にわたって同一ルールに従って形成されている。そのため、ファイン層１００中のいずれの層にも電気ヒューズ１０を設けることが可能である。たとえば、半導体基板ＳＣから最も遠く離れた位置に設けられた金属配線層Ｍ５の近傍に電気ヒューズ１０を設けることが可能である。
したがって、電気ヒューズ１０に電流が供給されたときに、電気ヒューズ１０の発熱によって半導体基板ＳＣに悪影響が及ぼされてしまうことが防止される。なお、電気ヒューズ１０は、セミグローバル層２００またはグローバル層３００に設けられていても、電気ヒューズ１０が半導体基板ＳＣへ悪影響を及ぼすことを防止することは可能である。つまり、電気ヒューズ１０が、ファイン層１００、セミグローバル層２００およびグローバル層３００のうちのいずれ１の層に設けられていても、それらの層のうちのいずれか２層に設けられていれも、または、それらの層のうちの全てに設けられていても、電気ヒューズ１０が半導体基板ＳＣへ悪影響を及ぼすことは防止される。
また、本実施の形態の半導体装置においては、抵抗値が低い金属配線層が電気ヒューズ１０として用いられる。そのため、電気ヒューズ１０に供給される電流の値が小さくても、電気ヒューズ１０の抵抗値を増加させることができる。
図３および図４は、それぞれ、本実施の形態の電気ヒューズ１０およびその周辺部の上面図および断面図である。本実施の形態の電気ヒューズ１０は、直線部１０ｄと折れ曲がり部１０ｃとからなる蛇行形状を有している。なお、本実施の形態の電気ヒューズ構造体は、図５および図６に示すような直線形状のみからなる電気ヒューズ１０を有していてもよい。ただし、電気ヒューズ１０の全体の長さが同一であれば、蛇行形状を有する電気ヒューズ１０は、直線形状のみからなる電気ヒューズとの比較において、それに供給される電流の値が小さくても、その抵抗値を増加させることができるという利点を有している。
また、本実施の形態の電気ヒューズ構造体においては、図３〜図６に示すように、電気ヒューズ１０が導電性材料としての金属配線層Ｍ１〜Ｍ５およびビアＶ１〜Ｖ４によって囲まれている。図３〜図６に示す金属配線層Ｍ１〜Ｍ５およびビアＶ１〜Ｖ４は、他の導電層から絶縁された電気的に浮遊な導電層である。したがって、溶融した電気ヒューズ１
０が周囲の絶縁層中に漏れ出しても、他の電子回路に悪影響が及ぼされることが金属配線層Ｍ１〜Ｍ５およびビアＶ１〜Ｖ４によって防止される。
また、本実施の形態の電気ヒューズ１０は、図７に示すような構造であってもよい。つまり、折れ曲がり部１０ｃおよび直線部１０ｄの数は、特定の数に限定されない。
また、図８は、前述の電気ヒューズ１０の一例が実際に切断された状態を示す写真である。図８から、蛇行する電気ヒューズ１０が切断されると隣接する部分同士が接触して、リークが発生するとともに、固溶体化した部分の体積膨張によって電気ヒューズ１０の下側部分にクラックが生じることが分かる。つまり、電気ヒューズ１０を蛇行させるというアイデアだけでは、電気ヒューズ１０の周辺の構造に悪影響を及ぼすことを防止しながら電気ヒューズ１０の抵抗値を増加させることはできないことが分かる。
そのため、電気ヒューズ１０の周辺の構造に悪影響を及ぼすことを防止しながら電気ヒューズの抵抗値を増加させるために、本実施の形態の電気ヒューズ１０は、図９に示す構造を有している。
図９に示すように、電気ヒューズ１０は、主配線１と主配線１の下面および両側面を覆うバリア膜３とからなっている。電気ヒューズ１０は、絶縁層２に形成されたトレンチ２ａ内において半導体基板ＳＣの主表面と平行に延びている。また、電気ヒューズ１０および絶縁層２は絶縁層４によって覆われている。絶縁層４上には、絶縁層５が形成されている。
また、主配線１は、金属層または金属化合物層からなっており、絶縁層２、絶縁層４、および絶縁層５の融点よりも低い融点を有する。また、バリア膜３は、金属層、金属化合物層、またはそれらの層が複数重ねられた構造からなっている。また、バリア膜３の融点は、主配線１の融点よりも高く、かつ、絶縁層２および絶縁層４の融点よりも低い。さらに、主配線１の線膨張係数は、バリア膜３の線膨張係数よりも大きい。バリア膜３の線膨張係数は、絶縁層２、絶縁層４および絶縁層５のそれぞれの線膨張係数と同等であるかまたはそれよりも大きい。
本実施の形態の半導体装置においては、主配線１が銅膜からなり、バリア膜３がタンタル膜からなり、絶縁層２および絶縁層５が３以下の誘電率を有するＬｏｗ-ｋ膜であるＳ
ｉＯＣ膜からなり、絶縁層４がＳｉＣＮ膜からなっている。しかしながら、前述の線膨張係数および融点の関係が成立しているのであれば、主配線１、絶縁層２、バリア膜３、絶縁層４、および絶縁層５の材料は、前述の物質に限定されない。たとえば、絶縁層４は、シリコン窒化膜（ＳｉＮ膜）からなっていてもよい。また、主配線１の材料は、表２に示されるように、Ａｌ、Ｃｕ、Ｔａ、Ｔｉ、またはＷであってもよい。
なお、本発明の電気ヒューズ構造体は、図９に示す構造に限定されず、図１０〜図２０Ｂに示す構造であってもよい。なお、図１０〜図２０Ｂに示す電気ヒューズ構造体は、図９に示す電気ヒューズ構造体と基本的に同様の構造を有しているため、それらの構造体のいずれにも共通している部位には同一の参照符号が付され、その説明は繰り返されない。なお、図１１Ａ、図１２Ａ、図１４Ａ、図１６Ａ、図１８Ａ、および図２０Ａは、それぞれ、図１１Ｂ、図１２Ｂ、図１４Ｂ、図１６Ｂ、図１８Ｂ、および図２０Ｂに対応している。たとえば、図１１Ａに示される構造、および、図１１Ｂに示される構造のいずれかが形成されるかは、製造プロセスに依存している。そのため、１つのデバイスにおいても、図１１Ａ、図１２Ａ、図１４Ａ、図１６Ａ、図１８Ａ、および図２０Ａのいずれかに示される構造、ならびに、図１１Ｂ、図１２Ｂ、図１４Ｂ、図１６Ｂ、図１８Ｂ、および図２０Ｂのうちのそれに対応する構造の双方が形成される場合がある。
図１０に示す構造においては、絶縁層４が絶縁層４ａと絶縁層４ｂとからなっている。絶縁層４ａはＳｉＣＯ層であり、絶縁層４ｂはＳｉＣＮ層である。
また、図１１Ａ、図１１Ｂ、図１２Ａおよび図１２Ｂに示す構造においては、バリア膜３が３層構造を有している。３層構造は、トレンチ２ａの側面上に形成されたＴａ膜３ａと、Ｔａ膜３ａの内側の側面上に形成されたＴａＮ膜３ｂと、ＴａＮ膜３ｂの内側の側面上およびトレンチ２ａの底面上に形成されたＴａ膜３ｃとからなっている。
また、図１３〜図２０Ｂに示された構造おいては、主配線１上にＣｏＷ膜、ＣｏＷＰ膜、ＣｏＰ膜、またはＣｏＰＢ膜からなるメタルキャップ膜９が形成されている。メタルキャップ膜９の電気抵抗は、主配線１の電気抵抗よりも高い。そのため、メタルキャップ膜９が主配線１上に形成されていれば、主配線１のみの発熱よりも大きな発熱を生じさせることが可能になる。つまり、より短時間で電気ヒューズ１０の抵抗値を増加させることが可能になる。なお、メタルキャップ膜９はバリア膜３上に形成されていてもよい。また、メタルキャップ膜９は、主配線１の全ての上面上に形成されており、主配線１のエレクトロマイグレーションの発生を防止する機能を有している。また、本実施の形態においては、本発明のキャップ膜の一例としてＣｏＷ膜、ＣｏＷＰ膜、ＣｏＰ膜、またはＣｏＰＢ膜からなるメタルキャップ膜９が示されているが、主配線１の電気抵抗よりも高い電気抵抗を有している膜であれば、いかなる膜が主配線１上に形成されてもよい。
また、図１７〜図２０Ｂに示された構造おいては、絶縁層４が形成されていない。この場合、クラック６は、絶縁層５に形成される。
次に、本実施の形態の電気ヒューズの抵抗値が増加するときに生じる作用、特に、電気ヒューズが切断されるときに生じる作用を説明する。まず、表３を用いて、本実施の形態の主配線１を構成する金属が液体したときの体積膨張率を説明する。
表３から、液化した後の金属の密度は、液化する前の金属の密度に比較して小さいことが分かる。このことから、液化した後の金属の体積は液化する前の金属の体積よりも増加していることが分かる。液化に起因する金属の体積膨張率に関しては、表３に示されているように、アルミニウムが８％（２．６９／２．５＝１．０８）であり、銅が１４％（８．９３／７．８＝１．１４）であり、鉄が１１％（７．８６／７．１＝１．１１）である。したがって、アルミニウム、銅、および鉄のうち、銅の体積膨張率が最も高いことが分かる。
以上のことを考慮して、図２１および図２２を用いて、電気ヒューズ１０の抵抗値が増加するときに生じる作用、特に、電気ヒューズ１０が切断されるときに生じる作用を説明する。
図２１に示す電気ヒューズ１０においては、紙面に対して垂直な方向に沿って、すなわち、主配線１が延びる方向に沿って、電流が流れる。それにより、主配線１にはジュール熱が生じる。そのため、主配線１の温度が上昇し始める。その結果、線膨張係数の相違に起因して主配線１、バリア膜３、および絶縁層２，４，５のそれぞれに熱応力が発生する。
本実施の形態の電気ヒューズ構造体においては、絶縁層４の線膨張係数は、主配線１の線膨張係数よりもかなり低い。そのため、絶縁層４の膨張の度合いは主配線１の膨張の度合いよりも小さい。絶縁層４は主配線１に接触している。したがって、主配線１は膨張しようとしても、絶縁層４がその膨張を抑制する。その結果、図２１に示すように、主配線１の上部には引張力が生じ、絶縁層４の下部には圧縮力が生じる。したがって、図２１に示した丸印部分に応力集中が発生する。
主配線１の温度がさらに上昇すると、主配線１を構成する金属が固体から液体に変化する。すなわち、金属の相変化が生じる。これにより、主配線１の体積がさらに増加する。このとき、主配線１の膨張はバリア膜３によって制限される。そのため、図２２において白抜き矢印で示されるように、主配線１は、上方にのみ膨張する。これにより、絶縁層４が上方に押し上げられる。
したがって、主配線１が液化する前に主配線１の上部の両端の位置に応力集中が発生していたことおよび絶縁層４が上方に押し上げられることの相乗効果によって、この応力集中が発生している部分を始点として絶縁層４および５にクラック６が生じる。
クラック６が発生したことによって、絶縁層４に空隙が生じる。この空隙の幅は、非常に小さい。また、主配線１が液化している。そのため、クラック６内に毛細管現象によって液化した主配線１が吸い込まれる。その結果、クラック６が発生している位置とは異なる位置で主配線１に不連続部分が形成される。
図２３〜図３２には、前述の一連の電気ヒューズ１０の切断経過が、時系列的に示されている。図番号が大きい図に示される状態は、図番号が小さい図に示される状態よりも後に現れる。図２３、図２５、図２７、図２９、および図３１のそれぞれは、上面図であり、図２４、図２６、図２８、図３０、および図３２のそれぞれは、断面図である。
図３１および図３２に示すように、所定量の液化した主配線１が毛細管現象によってクラック６内に込まれたときに、主配線１およびバリア膜３が切断される。なお、バリア膜３は主配線１が吸い込まれるときに生じる力によって切断される。このとき、たとえ、バリア膜３の残渣がわずかに残存していたとしても、主配線１に微小な電流を継続して流しておけば、バリア膜３を確実に切断することができる。図３３および図３４には、実際の切断部１０００を有する電気ヒューズ１０が示されている。
前述のような毛細管現象を利用して電気ヒューズ１０を切断すれば、主配線１の下側の絶縁層２にクラックが発生することはない。また、主配線１の融点よりもわずかに高い温度で電気ヒューズ１０を加熱すれば、電気ヒューズ１０を切断することができる。そのため、電気ヒューズ１０の周辺部に熱的な悪影響を与えたり、トランジスタ等の素子が形成された半導体基板ＳＣを損傷させたりすることが防止される。
（実施の形態２）
次に、図３５〜図４４を用いて、実施の形態２の電気ヒューズの抵抗値の増加方法を説明する。なお、本実施の形態の電気ヒューズ構造体は、実施の形態１のそれと同一である。
本実施の形態においては、実施の形態１において説明した電気ヒューズ１０をより確実に切断する方法が説明される。より具体的には、電気ヒューズ１０を確実に切断するためには、電気ヒューズ１０に流す電流パルスの立上がりの時間を調整することが必要であることが説明される。
電気ヒューズが切断されるときには、主配線１の温度が融点以上の温度に達していることが必要である。ただし、主配線１の温度が上昇し始めてから主配線１の温度が融点以上の温度になるまでの時間によって電気ヒューズ１０が切断されるときに生じる現象が異なる。そのため、主配線１の温度が上昇し始めてから主配線１の温度が融点以上の温度になるまでの時間を調整しなければ、電気ヒューズ１０の周辺部を損傷させることなく電気ヒューズを切断することができない。
図３５には、電気ヒューズ１０に流れる電流値は同一であるが、立上がり時間および立下がり時間が異なる２種類の電流パルスが示されている。図３５に示されるように、適正パルスとして示される電流パルスは、不適正パルスとして示される電流パルスに比較して、電流が供給の開始の時点から一定値の電流が供給され始める時点までの時間、すなわち、立上がり時間が非常に短い。
また、図３６には、図３５に示された不適正パルスとしての電流パルスが供給されることによって切断された電気ヒューズ１０の状態と図３５に示された適正パルスとしての電流パルスが供給されることによって切断された電気ヒューズ１０の状態とが示されている。
前述のように、実施の形態１の電気ヒューズ１０の抵抗値の増加方法、特に、電気ヒューズ１０の切断方法は、絶縁層４にクラック６を発生させ、クラック６内に液化した主配線１を吸い込ませて、主配線１を切断するものである。ただし、主配線１のジュール熱によって絶縁層４が軟化してしまうと、クラック６が絶縁層４に生じないため、電気ヒューズ１０を短時間で切断できない場合がある。この場合には、電気ヒューズ１０長時間電流が流され、電気ヒューズ１０の発熱が長時間にわたって継続すると、電気ヒューズ１０の
周辺の構造に損傷が生じてしまうおそれがある。
そのため、絶縁層４にクラック６を発生させて、電気ヒューズ１０を短時間で切断するための電流パルスの形状について考える。
まず、電気ヒューズ１０の体積と同一の体積を有する金属の立方体が断熱状態で均一に熱せられたときの温度上昇を考える。このような考え方が採用された理由は、電気ヒューズ１０は、絶縁層２および４によって囲まれているため、断熱状態と等価な状態中に存在するものと考えられるためである。なお、表４には電気ヒューズ１０の材料として用いられ得る金属の熱的物性値および電気的物性値が示されている。
ここでは、立ち上がり時間が０μｓである１５ｍＡおよび３０ｍＡの電流パルスのそれぞれを金属の立方体に供給した場合を考える。この電流パルスは理論上のパルスである。
このときに各金属が液化するまでに要する時間が表４に示されている。
表４に示された各金属の融点到達時間は、金属の立方体が液化するまでの最短時間ｔｓである。たとえば、Ｃｕの立方体に供給される電流の値が１５ｍＡである場合には、立方体が液化するまでの最短時間ｔｓは約０．５μｓであり、Ｃｕの立方体に供給される電流の値が３０ｍＡである場合には、立方体が液化するまでの最短時間ｔｓは約０．１μｓである。
なお、前述の最短時間ｔｓは、金属の立方体が融点に到達するまでの時間であるため、細長い線である電気ヒューズ１０の温度上昇に要する時間を正確に表わしているわけではない。また、立方体に与えられている電流パルスは、立ち上がり時間が０μｓである理論上のパルスであるため、立上がり時間を有する実際の実際の電流パルスとは異なっている。
また、図３７には、電流パルス（２μｓ）の立上がり時間と電気ヒューズ１０の切断部の抵抗値の切断される前の抵抗値に対する比との関係が示されている。図３７から分かるように、電流パルスの電流値が１５ｍＡであり、立上がり時間が０．５μｓである場合には、電気ヒューズ１０は切断されているが、電流パルスの電流値が１５ｍＡであっても、立上がり時間が０．５μｓ以上になると、電気ヒューズ１０がほとんど抵抗値が増加していない。なお、図３７は、実際の電気ヒューズ１０に電流パルスを与えた実験の結果を示している。
図３７に示す実験結果と表４に示す値を用いた理論的な推測値との対比から、前述の最短時間ｔｓが電流パルスの実際の細長い電気ヒューズ１０に供給される実際の電流パルスの立上がり時間を決定するための指標として採用され得ることが分かる。つまり、実際の電気ヒューズ１０に与えられる電流パルスの立上がり時間が、理論的に推測された最短時間ｔｓよりも短ければ、電気ヒューズ１０を適切に切断することができると考えられる。
上記のことを考慮した上で、立上がり時間、一定電流を流す時間、および立下がり時間のすべてが同一（ｔｍ）であると仮定すると、電気ヒューズ１０の切断時間は、次の式によって表わされ得る。
切断時間＝（立上がり時間）＋（一定電流を流す時間）＋（立下がり時間）＝３×最短時間ｔｓ
この式から、電気ヒューズ１０に１５ｍＡの電流を流す場合には、１．５μｓ以下の時間で、電気ヒューズ１０を切断することができることが分かる。
実際に、立上がり時間がさらに短い場合には、主配線１の幅および厚さのばらつきを考慮しても、融点以上の一定値の電流を流す時間が調整されれば、１μｓ未満の時間で電気ヒューズ１０を切断することが可能であることが確認されている。
本実施の形態の電気ヒューズの切断方法によれば、数μｓ前後の時間で電気ヒューズ１０を切断することが可能である。つまり、本実施の電気ヒューズ１０の切断方法によれば、前述の従来の電気ヒューズの切断方法において電気ヒューズ１０の切断のために要する時間の１／１３３（＝１．５μｓ／２００μｓ）という非常に短い時間で電気ヒューズ１０を切断することが可能である。
ただし、図５および図６に示される直線形状のみを有する電気ヒューズ１０を上記の方法によって切断すれば、毛細管現象が生じる部位の両側のいずれかの部位が切断されるが、切断部１０００の位置を特定することができない。図３８および図３９には、直線形状
のみからなる電気ヒューズ１０を切断するときに生じるクラック６の位置および切断部１０００の位置の例が示されている。
理論的には、電気ヒューズ１０の長さが１２μｍである場合には、クラック６は電気ヒューズ１０の端部から６．６μｍだけ離れた位置に生じ、切断部１０００は電気ヒューズ１０の端部から５．１μｍだけ離れた位置に形成されることが分かっている。
また、図３９から、切断部１０００の位置は、ほとんど、クラック６の位置よりも上流側にあるが、長丸印で囲まれた測定結果に関しては、他の測定結果と異なり、切断部１０００の位置がクラック６の位置よりも下流側にあることが分かる。なお、電気ヒューズ１０の長さによらず、前述の傾向が表れるものと考えられる。このように、直線形状のみを有する電気ヒューズ１０が用いられると、切断部１０００の位置を特定することが困難であるという問題が生じる。
前述の問題を解決する方法として、クラック６を２箇所で発生させ、その２箇所のそれのそれぞれにおいて溶融した主配線１を吸い込ませ、その２箇所の間の位置で電気ヒューズ１０を切断する方法が考えられる。これには、折れ曲がり部１０ｃと直線部１０ｄとを有する電気ヒューズ１０、すなわち、図３および図４に示すような蛇行形状を有する電気ヒューズ１０を用いることが効果的である。
蛇行形状を有する電気ヒューズ１０によれば、図４０および図４１に示す電気ヒューズ１０の折れ曲がり部１０ｃの近傍の位置２０００に応力集中を発生させることができる。そのため、切断部１０００の位置を特定することができる。つまり、２つの折れ曲がり部１０ｃ同士の間の位置に切断部１０００を形成することができる。
ただし、図４２に示す直線部１０ｄ同士の間の距離Ｓが小さい場合には、切断片が飛び散り、図４３に示すように、切断された電気ヒューズ１０の直線部１０ｄ同士が短絡するおそれがある。
切断された電気ヒューズ１０の直線部１０ｄ同士が短絡するか否かは、切断部１０００のバリア膜３の外側への拡散を考慮すると、基本的には、切断部１０００の大きさに依存している。切断部１０００の大きさがほぼ０．３μｍ未満であるため、蛇行形状を有する電気ヒューズ１０の直線部１０ｄ同士の間の距離Ｓは０．３μｍ以上であることが望ましい。つまり、切断部１０００の大きさよりも切断部１０００の近傍の直線部１０ｄ同士の間の距離Ｓが大きいことが望ましい。なお、図４４に示すように、距離Ｓは０．３μｍ以上であるが、応力集中の発生を生じ易くするため、折れ曲がり部１０ｃの近傍の部位同士の間の距離Ｓ０が、直線部１０ｄ同士の間の距離Ｓより小さいことが望ましい。
（実施の形態３）
次に、図４５〜図４７を用いて、実施の形態３の電気ヒューズ構造体および電気ヒューズの抵抗値の増加方法を説明する。本実施の形態のヒューズ構造体は、実施の形態１のそれと同一である。
実施の形態１および２の電気ヒューズの抵抗値の増加方法を用いる場合には、クラック６が絶縁層４中において即座に延びないことがある。これは、たとえば、回路構造に起因する問題のためにあまり大きな電流を電気ヒューズ１０に流すことができず、電気ヒューズ構造体に生じる熱応力がクラック６を発生させ得る程度に十分に大きくないことに起因すると考えられる。そのため、実施の形態１および２において説明した切断方法によっては電気ヒューズ１０を切断することができない場合がある。したがって、次に、この場合に電気ヒューズ１０を確実に切断する方法を述べる。
電気ヒューズ１０に電流を流せば、電気ヒューズ１０の温度が上昇するにつれて、主配線１が固体から液体へ変化する。クラック６が絶縁層４に生じない場合には、液体の状態の主配線１に電流が流れる。このとき、１０8Ａ／ｍ2以上の電流を主配線１に流すと、電磁力が主配線１の中心方向に生じる。これは、ピンチ効果と呼ばれる。そのため、主配線１のうち液化した部分は、表面張力およびピンチ効果によって縮まろうとする。以下、このピンチ効果を説明する。
ここで、説明の簡便のために、主配線１は円柱形状を有していると仮定される。また、主配線１に電流が流れることによって、磁場が形成され、電流の流れる向きに対して垂直な方向にローレンツ力Ｆが生じる。このとき、磁場Ｂは次の（式１）によって表わされる。
また、前述の円柱の半径がｒ（ｍ）であるとすると、磁場Ｂ（Ａ／ｍ）と電流密度ｊ（Ａ／ｍ2）とを用いて、単位体積当りの主配線１に生じるローレンツ力Ｆ（Ｎ／ｍ3）は、次の（式２）によって表わされる。
（式１）においては、電流密度Ｊは一様であると仮定されている。また、（式１）において、μ０は誘磁率であり、Ｓは任意の閉曲面であり、Ｉは主配線１に与えられる電流値であり、Ｒは主配線１を構成する部分の円柱中心からの距離である。主配線１を構成する物質の密度をρ（ｋｇ／ｍ3）とすると、ローレンツ力Ｆによって主配線１に生じる単位
体積当りの加速度ａはＦ／ρ（ｍ／ｓ2）に等しい。
したがって、加速度ａを用いて、距離Ｒ＝０となる時刻ｔ（ｓ）、すなわち、理論上電気ヒューズ１０が最も細くなると考えられる時刻は、ｔ＝√（２ｒ／ａ）と表わされる。
また、主配線１の半径ｒが０．０７５（μｍ）であり、印加電流Ｉが１５（ｍＡ）であり、密度ρが８７８０（ｋｇ／ｍ3）であり、誘磁率μ０が１．２５６６３７×１０-6（Ｈ／ｍ）であると仮定すると、次のように、ローレンツ力Ｆ、加速度ａ、および時刻ｔが算出される。
Ｆ＝３．３９５３×１０10（Ｎ／ｍ3）
ａ＝３．８６７１×１０6（ｍ／ｓ2）
ｔ＝１９７（ｎｓ）
上記のことから、ピンチ効果を用いれば、主配線１を最も細くするために必要な時間（ｔ）は極めて短いと考えられる。すなわち、電流パルスの幅が小さくても、ピンチ効果によって電気ヒューズ１０の径が極めて小さくなることが予想される。なお、電流密度ｊは、８．４９×１０11（Ａ／ｍ2）である。
また、ピンチ効果を利用して電気ヒューズ１０を切断するために、電気ヒューズ１０の液化した部分が最も細くなった時点で、すなわち、上記の距離Ｒ＝０となる時刻ｔで、電気ヒューズ１０に電流（パルス）を流すことを停止する。この時点から主配線１の固化が開始される。また、電気ヒューズ１０に電流（パルス）を流すことが停止されれば、電気ヒューズ１０の収縮力の方向とは反対方向に復元力が作用する。その結果、電気ヒューズ１０が膨張し始める。
再度、主配線１に電流パルスを与えると、前述した収縮力と復元力とが交互に電気ヒューズ１０に生じる現象が繰り返され、主配線１のローレンツ力Ｆが作用した部位の径がさらに小さくなる。したがって、最終的には、主配線１の液化した部分は切断される。図４５には、電流パルスのオン／オフの繰り返しによって、電気ヒューズ１０に切断部１０００が形成される過程が示されている。
本実施の形態の電気ヒューズの切断方法においては、ピンチ効果によって、電流オンによって生じる収縮力（ローレンツ力）と電流オフによって生じる膨張方向の力（復元力）とが交互に繰り返して電気ヒューズ１０に作用する。また、ピンチ効果が生じている位置では、主配線１は液体になっているため、ローレンツ力Ｆとともに表面張力も生じている。このとき、電気ヒューズ１０の周囲の絶縁層２、４、および５が電気ヒューズ１０が発した熱によって軟化している。そのため、電気ヒューズ１０が外側へ膨らむ。その結果、電気ヒューズ１０の中心部が徐々に空洞化し、最終的には電気ヒューズ１０が切断される。なお、重力の影響によって液化した電気ヒューズ１０は下側に溜まり易い。そのため、電気ヒューズ１０の上部から切断が開始される。
前述のように、本実施の形態の電気ヒューズの切断方法においては、所定の電流パルスが繰り返して電気ヒューズ１０に与えられ、それにより、ピンチ効果が繰り返して生じる。その結果、図４６に示すように、電気ヒューズ１０が切断部１０００で切断される。
なお、本実施の形態の電気ヒューズ１０の切断方法によっても、主配線１が液化するまでの時間および主配線１に電流（パルス）を流す時間が非常に短いため、電気ヒューズ１０の周辺部に生じる熱的な損傷が抑制される。
たとえば、本実施の形態の電気ヒューズの切断方法においては、電気ヒューズ１０の温度が５μｓ間だけ１２００℃に保持される。この場合には、電気ヒューズ１０の周囲に設けられた絶縁層２、４、および５のうち温度が６００℃以上となる部位は、図４７に示すように、電気ヒューズ１０からの距離が０．４μｍ未満の部位である。そのため、電気ヒューズ１０の発熱に起因した悪影響は、電気ヒューズ１０の周囲に設けられた素子にはほとんど与えられない。
また、ピンチ効果によって電気ヒューズ１０が切断される場合には、理論的にも実験結果からも、電気ヒューズ１０の両端から等しい距離にある中央部が切断されることが判明している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
実施の形態の電気ヒューズが設けられた電子回路の構成を説明するための図である。 実施の形態の電気ヒューズ構造体が設けられた半導体装置の全体構成を説明するための図である。 実施の形態の蛇行形状を有する電気ヒューズを説明するための図である。 図３のＩＶ−ＩＶ線断面図である。 実施の形態の直線部のみからなる電気ヒューズを説明するための図である。 図５のＶＩ−ＶＩ線断面図である。 実施の形態の蛇行形状を有する電気ヒューズの他の例を説明するための図である。 実施の形態の蛇行形状を有する電気ヒューズの直線部同士がリークまたは固溶体化によって接触した状態を示す写真である。 実施の形態の電気ヒューズ構造体を示す図である。 実施の形態の第１の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第２の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第３の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第４の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第５の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第６の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第７の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第８の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第９の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１０の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１１の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１２の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１３の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１４の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１５の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１６の他の例の電気ヒューズ構造体を示す図である。 実施の形態の第１７の他の例の電気ヒューズ構造体を示す図である。 実施の形態の電気ヒューズに電流が流れたときに電気ヒューズに作用する力の向きを説明するための図である。 実施の形態の電気ヒューズが膨張した状態を説明するための図である。 実施の形態の電気ヒューズ構造体が切断されるときの第１状態を示す上面図である。 図２３のＸＸＩＶ−ＸＸＩＶ線断面図である。 実施の形態の電気ヒューズ構造体が切断されるときの第２状態を示す上面図である。 図２５のＸＸＶＩ−ＸＸＶＩ線断面図である。 実施の形態の電気ヒューズ構造体が切断されるときの第３状態を示す上面図である。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線断面図である。 実施の形態の電気ヒューズ構造体が切断されるときの第４状態を示す上面図である。 図２９のＸＸＸ−ＸＸＸ線断面図である。 実施の形態の電気ヒューズ構造体が切断されるときの第５状態を示す上面図である。 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線断面図である。 電気ヒューズ構造体の絶縁層に形成されたクラックに電気ヒューズが吸い込まれた状態を示す写真（断面）である。 電気ヒューズ構造体の絶縁層に形成されたクラックに電気ヒューズが吸い込まれた状態を示す写真（上面）である。 不適正パルスとしての電流パルスと適正パルスとしての電流パルスとを示す図ある。 不適正パルスとしての電流パルスによって切断された電気ヒューズと適正パルスとしての電流パルスによって切断された電流パルスとを示す写真である。 電流パルスの立上がり時間と切断前の電気ヒューズの抵抗値に対する切断後の電気ヒューズの抵抗値の比との関係を示すグラフである。 直線部のみからなる電気ヒューズの切断部の位置の一例を示す上面図である。 複数の直線部のみからなる電気ヒューズの切断部の位置がプロットされた図である。 選択的に中心部が切断される電気ヒューズ構造体を説明するための図である。 選択的に中心部が切断された電気ヒューズ構造体を示す写真である。 直線部同士の間の距離を説明するための図である。 切断片を通じて直線部同士がリークした状態を示す図である。 直線部同士のリークが防止された構造を有する電気ヒューズ構造体を説明するための図である。 ピンチ効果に利用した電気ヒューズの切断方法を説明するための図である。 ピンチ効果によって切断された電気ヒューズを示す写真である。 電気ヒューズの温度が１２００℃に維持されたときに６００℃になっている部位の電気ヒューズからの距離と時間との関係を示すグラフである。
符号の説明
１ 主配線、２，４，４ａ，４ｂ，５ 絶縁層、２ａ トレンチ、３ バリア膜、３ａ Ｔａ膜、３ｂ ＴａＮ膜、３ｃ Ｔａ膜、６ クラック、９ メタルキャップ膜、１０ｄ 直線部、１０ｃ 折れ曲がり部、１０ 電気ヒューズ、１００ ファイン層、２００ セミグローバル層、３００ グローバル層、１０００ 切断部、ＣＡ 層間絶縁層、ＳＣ 半導体基板。

Claims (15)

  1. 絶縁層と、
    前記絶縁層内に設けられ、前記絶縁層の線膨張係数よりも大きい線膨張係数を有し、かつ、前記絶縁層の融点よりも低い融点を有する電気ヒューズとを備えた、半導体装置。
  2. 前記電気ヒューズは、主配線と、前記主配線および前記絶縁層のそれぞれに接触するバリア膜とを含み、
    前記バリア膜の線膨張数は、前記主配線の線膨張係数よりも小さく、かつ、前記絶縁層の線膨張係数よりも大きく、
    前記バリア膜の融点は、前記主配線の融点よりも高く、かつ、前記絶縁層の融点よりも低い、請求項１に記載の半導体装置。
  3. 前記主配線が、銅、アルミニウム、または鉄を含む、請求項２に記載の半導体装置。
  4. 前記バリア膜がタンタル膜を含む、請求項２に記載の半導体装置。
  5. 前記バリア膜が、
    前記絶縁層に接触する第１のタンタル膜と、
    前記第１のタンタル膜に接触するタンタルナイトライド膜と、
    前記タンタルナイトライド膜および前記主配線に接触する第２のタンタル膜とを含む、請求項２に記載の半導体装置。
  6. 前記絶縁層は、前記電気ヒューズが設けられたトレンチを有する第１の絶縁層と、前記第１の絶縁層および前記電気ヒューズ上に形成された第２の絶縁層とを含む、請求項１に記載の半導体装置。
  7. 前記第２の絶縁層がＳｉＣＮ膜、ＳｉＮ膜、ＳｉＣＮ膜とＳｉＣＯ膜との２層構造、または３以下の誘電率を有するＬｏｗ-ｋ膜を含む、請求項６に記載の半導体装置。
  8. 前記主配線と前記絶縁層との間に前記主配線の電気抵抗よりも高い電気抵抗を有するキャップ膜が形成された、請求項１に記載の半導体装置。
  9. 前記電気ヒューズが電気的に浮遊な導電性材料によって囲まれた、請求項１に記載の半導体装置。
  10. 半導体基板と、
    前記半導体基板の上方に形成されたゲート電極と、
    前記ゲート電極を覆う層間絶縁層と、
    前記層間絶縁層上に形成されたファイン層と、
    前記ファイン層上に設けられたセミグローバル層と、
    前記セミグローバル層上に設けられたグローバル層と、
    前記ファイン層、前記セミグローバル層、および前記グローバル層のうちの少なくともいずれか１つに設けられた電気ヒューズとを備えた、半導体装置。
  11. 絶縁層と、
    前記絶縁層内に設けられ、直線部と折れ曲がり部とを含む蛇行形状を有し、前記折れ曲がり部の近傍の部位同士の間の距離が前記折れ曲がり部の近傍以外の部位同士の間の距離よりも小さい電気ヒューズとを備えた、半導体装置。
  12. 請求項１〜１１のいずれかに記載の電気ヒューズに電流を供給することにより、前記電気ヒューズを溶融させるとともに前記絶縁層に亀裂を生じさせ、その後、毛細管現象を利用して前記亀裂に溶融した前記電気ヒューズの一部を吸い込ませて、前記電気ヒューズに不連続部を形成する、電気ヒューズの抵抗値の増加方法。
  13. 前記電流を前記電気ヒューズにパルス波として供給し、前記パルス波の立ち上がり時間を調整することによって、前記亀裂を生じさせる、請求項１２に記載の電気ヒューズの抵抗値の増加方法。
  14. 請求項１〜１１のいずれかに記載の電気ヒューズに電流を供給することにより、ピンチ効果を利用して、前記電気ヒューズを細くするステップと、
    前記電流の供給を停止することによって、前記電気ヒューズの復元力を利用して、前記電気ヒューズに空隙を形成するステップとを備えた、電気ヒューズの抵抗値の増加方法。
  15. 前記電流を供給するステップと前記電流の供給を停止するステップとを交互に繰り返す、請求項１４に記載の電気ヒューズの抵抗値の増加方法。
JP2006256226A 2006-03-07 2006-09-21 半導体装置および電気ヒューズの抵抗値の増加方法 Active JP4959267B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2006256226A JP4959267B2 (ja) 2006-03-07 2006-09-21 半導体装置および電気ヒューズの抵抗値の増加方法
TW095146735A TWI408777B (zh) 2006-03-07 2006-12-13 Method for increasing the resistance of semiconductor device and electronic fuse
CN2007100069083A CN101150113B (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法
CN2011100484985A CN102157490A (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法
US11/683,053 US7745905B2 (en) 2006-03-07 2007-03-07 Semiconductor device and a method of increasing a resistance value of an electric fuse
KR1020070022483A KR101354389B1 (ko) 2006-03-07 2007-03-07 반도체장치 및 전기퓨즈 저항치의 증가 방법
US12/760,648 US20100264514A1 (en) 2006-03-07 2010-04-15 Semiconductor device and a method of increasing a resistance value of an electric fuse
US14/033,036 US20140021559A1 (en) 2006-03-07 2013-09-20 Semiconductor device and a method of increasing a resistance value of an electric fuse
US14/590,294 US9508641B2 (en) 2006-03-07 2015-01-06 Semiconductor device and a method increasing a resistance value of an electric fuse
US15/298,484 US9893013B2 (en) 2006-03-07 2016-10-20 Semiconductor device and a method of increasing a resistance value of an electric fuse
US15/869,707 US20180138121A1 (en) 2006-03-07 2018-01-12 Semiconductor device and a method of increasing a resistance value of an electric fuse
US16/547,279 US10923419B2 (en) 2006-03-07 2019-08-21 Semiconductor device and a method of increasing a resistance value of an electric fuse

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006061512 2006-03-07
JP2006061512 2006-03-07
JP2006256226A JP4959267B2 (ja) 2006-03-07 2006-09-21 半導体装置および電気ヒューズの抵抗値の増加方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012032640A Division JP2012094928A (ja) 2006-03-07 2012-02-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2007273940A true JP2007273940A (ja) 2007-10-18
JP4959267B2 JP4959267B2 (ja) 2012-06-20

Family

ID=38478095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006256226A Active JP4959267B2 (ja) 2006-03-07 2006-09-21 半導体装置および電気ヒューズの抵抗値の増加方法

Country Status (5)

Country Link
US (7) US7745905B2 (ja)
JP (1) JP4959267B2 (ja)
KR (1) KR101354389B1 (ja)
CN (2) CN102157490A (ja)
TW (1) TWI408777B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
JP2009049211A (ja) * 2007-08-20 2009-03-05 Nec Corp スイッチ素子を搭載した半導体装置及びその製造方法
KR100966975B1 (ko) 2007-12-24 2010-06-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
JP2011108777A (ja) * 2009-11-16 2011-06-02 Renesas Electronics Corp 半導体装置
JP2011222691A (ja) * 2010-04-08 2011-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
WO2023276520A1 (ja) * 2021-06-29 2023-01-05 ローム株式会社 電子部品

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
US7491585B2 (en) 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US8124971B2 (en) * 2007-03-30 2012-02-28 Sandisk 3D Llc Implementation of diffusion barrier in 3D memory
US7629253B2 (en) * 2007-03-30 2009-12-08 Sandisk 3D Llc Method for implementing diffusion barrier in 3D memory
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US7737528B2 (en) * 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
KR101037539B1 (ko) * 2008-10-29 2011-05-26 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
DE102008054073A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
KR101095770B1 (ko) * 2009-03-09 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
JP5510862B2 (ja) * 2009-03-10 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8178942B2 (en) * 2009-04-03 2012-05-15 Freescale Semiconductor, Inc. Electrically alterable circuit for use in an integrated circuit device
WO2010134922A1 (en) * 2009-05-22 2010-11-25 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8299567B2 (en) * 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
FR2972845B1 (fr) * 2011-03-17 2016-05-06 Mersen France Sb Sas Procede de fabrication d'un fusible, methode de mise en oeuvre de ce procede, et fusible equipe de moyens de controle de l'environnement electromagnetique
US10134631B2 (en) 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US20130043556A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US8841208B2 (en) 2012-07-18 2014-09-23 International Business Machines Corporation Method of forming vertical electronic fuse interconnect structures including a conductive cap
KR20160068212A (ko) * 2014-12-05 2016-06-15 삼성전자주식회사 이퓨즈 장치 및 그 제조 방법
JP6719983B2 (ja) * 2015-06-04 2020-07-08 デクセリアルズ株式会社 ヒューズエレメント、ヒューズ素子、保護素子、短絡素子、切替素子
KR102343205B1 (ko) * 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6581958B2 (ja) * 2016-12-09 2019-09-25 矢崎総業株式会社 電圧検出構造および電圧検出モジュール
US11049682B2 (en) * 2017-08-30 2021-06-29 Mitsubishi Electric Corporation Electric-power conversion apparatus
US10784195B2 (en) 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
KR102581861B1 (ko) * 2018-12-31 2023-09-21 엘지디스플레이 주식회사 유기 조명 장치
JP7319808B2 (ja) 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
KR20220032951A (ko) * 2020-09-08 2022-03-15 주식회사 엘지에너지솔루션 퓨즈라인을 구비한 필름형 케이블
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160242A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JPS63260149A (ja) * 1987-04-17 1988-10-27 Nec Corp 半導体装置
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置
JP2002313910A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd 半導体装置とその製造方法
JP2003318262A (ja) * 2002-02-19 2003-11-07 Toshiba Corp 半導体装置
JP2005057186A (ja) * 2003-08-07 2005-03-03 Nec Electronics Corp 半導体装置
JP2007073624A (ja) * 2005-09-05 2007-03-22 Nec Electronics Corp 半導体装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2373117A (en) * 1944-07-17 1945-04-10 Bundy Tubing Co Method of uniting metals
US3565602A (en) * 1968-05-21 1971-02-23 Kobe Steel Ltd Method of producing an alloy from high melting temperature reactive metals
US4564284A (en) 1983-09-12 1986-01-14 Canon Kabushiki Kaisha Semiconductor exposure apparatus
DE4110285A1 (de) * 1991-03-28 1992-10-01 Schwaebische Huettenwerke Gmbh Filter- oder katalysatorkoerper
JPH0785689A (ja) * 1993-06-28 1995-03-31 Hitachi Ltd 半導体記憶装置
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
DE69432016T2 (de) * 1994-09-13 2004-01-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
DE69531058D1 (de) * 1995-12-20 2003-07-17 Ibm Halbleiter IC chip mit elektrisch verstellbaren Widerstandstrukturen
US6033939A (en) 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6162686A (en) 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP2000132990A (ja) * 1998-10-27 2000-05-12 Fujitsu Ltd 冗長判定回路、半導体記憶装置及び冗長判定方法
JP2000208635A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp 半導体装置
CN1167128C (zh) * 1999-04-14 2004-09-15 国际商业机器公司 电熔化熔断器及其阵列和排列
US6288436B1 (en) 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
EP1193734A4 (en) * 2000-03-08 2006-06-28 Gs Yuasa Corp ELECTRIC DISCHARGE LAMP
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6323535B1 (en) * 2000-06-16 2001-11-27 Infineon Technologies North America Corp. Electrical fuses employing reverse biasing to enhance programming
US6960819B2 (en) 2000-12-20 2005-11-01 Broadcom Corporation System and method for one-time programmed memory through direct-tunneling oxide breakdown
US6495426B1 (en) * 2001-08-09 2002-12-17 Lsi Logic Corporation Method for simultaneous formation of integrated capacitor and fuse
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
US6789820B2 (en) * 2002-06-26 2004-09-14 Trw Vehicle Safety Systems Inc. Variable output inflator
JP2004096064A (ja) * 2002-07-10 2004-03-25 Mitsubishi Electric Corp 半導体集積回路
US6753210B2 (en) * 2002-09-17 2004-06-22 Taiwan Semiconductor Manufacturing Company Metal fuse for semiconductor devices
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
KR100453058B1 (ko) 2002-10-30 2004-10-15 삼성전자주식회사 잉크젯 프린트헤드
JP4364515B2 (ja) * 2003-01-09 2009-11-18 Ｏｋｉセミコンダクタ株式会社 ヒューズレイアウト，及びトリミング方法
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
US20050143950A1 (en) 2003-09-10 2005-06-30 Shigeru Kawamura Apparatus and method for measuring or applying thermal expansion/shrinkage rate
JP4230334B2 (ja) 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP3808866B2 (ja) * 2003-12-05 2006-08-16 株式会社東芝 半導体装置
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP3881660B2 (ja) 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
JP4127678B2 (ja) 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
DE102004014925B4 (de) * 2004-03-26 2016-12-29 Infineon Technologies Ag Elektronische Schaltkreisanordnung
US8188600B2 (en) * 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same
US7228931B2 (en) * 2004-07-01 2007-06-12 Cnh America Llc Agricultural applicator configuration for enhanced visibility
JP2006024698A (ja) 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US20060024414A1 (en) * 2004-07-30 2006-02-02 Kraft Foods Holdings, Inc. Methods for preserving food products
KR100585159B1 (ko) * 2004-09-13 2006-05-30 삼성전자주식회사 반도체소자의 퓨즈 형성방법
JP4747560B2 (ja) * 2004-11-17 2011-08-17 パナソニック株式会社 フィルムコンデンサおよびその製造方法
JP2006339290A (ja) * 2005-05-31 2006-12-14 Nec Electronics Corp ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
KR100695872B1 (ko) * 2005-06-22 2007-03-19 삼성전자주식회사 반도체 장치의 퓨즈 및 그 형성 방법
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
US20080005447A1 (en) * 2006-06-30 2008-01-03 Sebastian Schoenberg Dynamic mapping of guest addresses by a virtual machine monitor
US20100117190A1 (en) * 2008-11-13 2010-05-13 Harry Chuang Fuse structure for intergrated circuit devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160242A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JPS63260149A (ja) * 1987-04-17 1988-10-27 Nec Corp 半導体装置
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置
JP2002313910A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd 半導体装置とその製造方法
JP2003318262A (ja) * 2002-02-19 2003-11-07 Toshiba Corp 半導体装置
JP2005057186A (ja) * 2003-08-07 2005-03-03 Nec Electronics Corp 半導体装置
JP2007073624A (ja) * 2005-09-05 2007-03-22 Nec Electronics Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
JP2009049211A (ja) * 2007-08-20 2009-03-05 Nec Corp スイッチ素子を搭載した半導体装置及びその製造方法
KR100966975B1 (ko) 2007-12-24 2010-06-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
JP2011108777A (ja) * 2009-11-16 2011-06-02 Renesas Electronics Corp 半導体装置
JP2011222691A (ja) * 2010-04-08 2011-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
WO2023276520A1 (ja) * 2021-06-29 2023-01-05 ローム株式会社 電子部品

Also Published As

Publication number Publication date
CN101150113A (zh) 2008-03-26
US20190378796A1 (en) 2019-12-12
US9508641B2 (en) 2016-11-29
US20140021559A1 (en) 2014-01-23
US9893013B2 (en) 2018-02-13
US20170040261A1 (en) 2017-02-09
JP4959267B2 (ja) 2012-06-20
TW200739817A (en) 2007-10-16
US7745905B2 (en) 2010-06-29
US20070210414A1 (en) 2007-09-13
TWI408777B (zh) 2013-09-11
US20150303144A1 (en) 2015-10-22
KR20070092161A (ko) 2007-09-12
CN102157490A (zh) 2011-08-17
US10923419B2 (en) 2021-02-16
CN101150113B (zh) 2011-04-13
US20180138121A1 (en) 2018-05-17
US20100264514A1 (en) 2010-10-21
KR101354389B1 (ko) 2014-01-22

Similar Documents

Publication Publication Date Title
JP4959267B2 (ja) 半導体装置および電気ヒューズの抵抗値の増加方法
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
KR100598761B1 (ko) 반도체 장치 및 그 제조 방법
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
KR101561650B1 (ko) 반도체 장치의 이-퓨즈 구조체
JP5307437B2 (ja) 半導体装置
JP2010192647A (ja) 半導体装置、及び半導体装置の製造方法
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
US8274134B2 (en) Semiconductor device with electric fuse having interconnects and via
JP2003163269A (ja) 低電圧ヒューズ素子として使用される矩形コンタクト
JP2009141266A (ja) 半導体装置
JP2015133521A (ja) 半導体装置
CN101651127B (zh) 半导体器件
JP2010098185A (ja) 半導体装置
JP6377507B2 (ja) 半導体ウエーハ
US20080157271A1 (en) Semiconductor device having antifuse and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090529

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350