[実施の形態1]
図1は、この発明の実施の形態1に従う半導体装置の全体の構成を概略的に示す図である。図1において、半導体装置1は、所定の機能を実現する内部回路(コア回路)2と、内部回路2の動作状態または動作態様を規定する情報(内部回路に関連する情報)を固定的に記憶する配線溶断プログラム回路4と、信号入出力回路(I/O)5とを含む。
この半導体装置1は、1つの半導体チップ上に形成されてもよく、また他のプロセッサまたはメモリなどの機能ブロックと同一チップ上に集積化されてもよく、この半導体装置は、半導体集積回路装置と等価である。
内部回路2は、電源パッドP1を介して外部から与えられる電源電圧VDDを動作電源電圧として受けるとともに、接地パッドP5を介して外部から与えられる接地電圧VSSを基準電圧として受け、所定の機能を実現する。この内部回路2は、半導体装置(半導体集積回路装置)1のコア回路であり、たとえばメモリセルアレイを含むメモリ回路であってもよく、またプロセッサなどの処理装置であってもよい。内部回路2は、銅(Cu)の多層配線を用いて内部配線の配置・配線が行なわれていればよい。
この内部回路2においては、ヒューズ情報利用回路3が含まれ、ヒューズ情報利用回路
3は、配線溶断プログラム回路4からのプログラム情報(ヒューズ情報)に従ってその動作状態または動作態様が規定される。
たとえばこの内部回路2がメモリ回路の場合、ヒューズ情報利用回路3は不良セル救済のための冗長デコーダを含み、この冗長デコーダが配線溶断プログラム回路4の記憶情報に従って選択的に冗長置換を行なって不良セルの救済を行なう。このヒューズ情報利用回路3は、また、配線溶断プログラム回路4からのプログレシブ情報(ヒューズ情報)に従ってその発生する電圧レベルまたは電流、もしくは抵抗値などのアナログ量が設定されてもよい。
配線溶断プログラム回路4は、複数のヒューズ素子を含み、これらのヒューズ素子の溶断/非溶断により情報を固定的に記憶する。ヒューズ素子FSのヒューズは、多層配線の内の第i層の配線Miにより形成される。
この配線溶断プログラム回路4は、内部回路2と同じ配線およびメタル配線(銅(Cu)配線)のうちの上層のメタル配線を用いてヒューズ素子を実現する。配線溶断プログラム回路4は、電源ノードP1からの電源電圧VDDと、接地パッドP5からの接地電圧VSSと、ヒューズ電源パッドP2を介して外部から与えられるヒューズゲート電源電圧FGVDDとを受ける。このヒューズゲート電源電圧FGVDDは、ヒューズ素子プログラム時に、溶断用の電流を流すための制御電圧として利用される。ヒューズゲート電源電圧FGVDDを外部から印加することにより、ヒューズ溶断時にヒューズに供給される溶断電流量を最適値に設定する。
この配線溶断プログラム回路4においては、後に説明するように、複数のヒューズ素子が並列に配列され、これらのヒューズ素子の溶断/非溶断の選択的なプログラムを行なうためにスキャンパスが設けられる。このスキャンパスにおいては、ヒューズ素子に対応してフリップフロップが設けられる。フリップフロップ列で構成されるスキャンパスを介して入力パッドP3からのシリアル入力SINを転送し、各ヒューズ素子に対応するフリップフロップにヒューズプログラム情報を設定し、出力パッドP6からフリップフロップの記憶情報をシリアル出力SOUTとして出力する。シリアル出力SOUTの用途については、後に説明する。
信号入出力回路5は、電源パッドP1からの電源電圧VDDと、接地パッドP5からの接地電圧VSSを受けて動作し、大きな駆動力と、低い出力インピーダンスを有する。この信号入出力回路5は、内部回路2で生成された複数ビットのデータ信号Dおよび制御信号CNTの振幅を拡大し、複数の入出力パッドP4を介して外部に出力する。また、信号入出力回路5は、外部から複数の入出力パッドP4を介して与えられた複数ビットのデータ信号Dおよび制御信号CNTの振幅を縮小し、内部回路2に与える。
内部回路2、ヒューズ情報利用回路3、および配線溶断プログラム回路4を構成するトランジスタとしては、高速動作が可能な低耐圧トランジスタが用いられる。この低耐圧トランジスタのゲート絶縁膜は、耐圧が低く、膜厚が薄く、所定の材料(たとえば窒化されたシリコン酸化膜や、HF化合物で構成された高誘電率材料)で形成される。一方、信号入出力回路5には、低耐圧トランジスタの他に、高耐圧トランジスタも使用される。この高耐圧トランジスタのゲート絶縁膜は、低耐圧トランジスタのゲート絶縁膜よりも耐圧は高く、膜厚が厚く、低耐圧トランジスタのゲート絶縁膜とは異なる材料で形成される。高耐圧トランジスタは、低耐圧トランジスタよりも、動作電圧範囲が大きく、高い駆動力を持ち、動作速度は遅い。
図2は、配線溶断プログラム回路4の具体的構成の一例を示す図である。図2において、配線溶断プログラム回路4は、各々がヒューズ回路を含みかつ互いに縦続接続される複数のヒューズプログラム回路FPK1−FPKnを含む。これらのヒューズプログラム回路FPK1−FPKnの数は任意である。このヒューズプログラム回路FPK1−FPKnは、同一構成を有するため、図2においては、ヒューズプログラム回路FPK1−FPKn各々において同一または対応する部分には同一参照番号を付す。ヒューズプログラム回路FPK1−FPKnは、上記低耐圧トランジスタで構成される。
ヒューズプログラム回路FPK1−FPKnの各々は、電源電圧VDDを供給するノード(ヒューズ電源ノード)と内部ノードND1の間に接続されるヒューズ素子FSと、内部ノードND1と接地ノードの間に接続される溶断電流供給トランジスタCTrと、溶断電流供給トランジスタCTrの導通を制御する3入力AND回路AG1を含む。AND回路AG1は、内部ヒューズゲート電源電圧FGVD1を動作電源電圧として受ける。
このヒューズゲート電源電圧FGVD1は、電源電圧VDDおよび外部ヒューズゲート電源電圧FGVDDの一方を溶断イネーブル信号CUTENに従って選択する電圧選択回路9から与えられる。溶断イネーブル信号CUTENは、ヒューズ素子FSの溶断時に活性化される。
ヒューズプログラム回路FPK2−FPKn各々においては、また、プログラムスキャ
ンフリップフロップ(FF)PSRとFS選択スキャンフリップフロップ(FF)FSSRが設けられ、これらのフリップフロップPSRおよびFSSRにより、ヒューズ素子FSの溶断/非溶断を規定するプログラム情報の転送および設定が行なわれる。
AND回路AG1は、対応のFS選択スキャンフリップフロップFSSRの出力信号と対応のプログラムスキャンフリップフロップPSRの出力信号とヒューズカットクロック信号FCCLKとを受ける。
FS選択スキャンフリップフロップFSSRは、前段のヒューズプログラム回路のFS選択スキャンフリップフロップFSSRの出力データを、ヒューズ選択スキャンクロック信号SESCLKに従って取込み次段へ転送する。プログラムスキャンフリップフロップPSRは、入力部に配置されたマルチプレクサ(MUX)SX1を介して与えられるデータを、プログラムスキャンクロック信号PSCLKに従って取込み、次段へ転送する。したがって、FS選択スキャンフリップフロップFSSRは、ヒューズ選択スキャンクロック信号SESCLKに従ってシフト動作を行なってデータを転送するスキャンパスを構成し、また、プログラムスキャンフリップフロップPSRも、プログラムスキャンクロック信号PSCLKに従って順次シフト動作を行なってデータを転送するスキャンパスを構成する。
これらのフリップフロップFSSRおよびPSRの組を、各ヒューズ回路(ヒューズ素子FSと溶断電流供給トランジスタCTrで構成される)に対応して設けることにより、ヒューズ回路のヒューズ素子FSのプログラミング(溶断/非溶断処理)を、選択的にかつ逐次的に1つのヒューズ素子単位で実行することができる。また、少ないパッドを用いて、ヒューズ素子のプログラム情報を各ヒューズ素子に対して転送することができる。
ヒューズプログラム回路FPK2−FPKnの各々は、さらに、ノードND1の電圧レベルに従ってヒューズ素子FSの切断状態を判定する切断判定回路CJCと、プログラムスキャンフリップフロップPSRの出力信号と切断判定回路CJCの出力信号の一方を選択して出力するマルチプレクサSX2を含む。マルチプレクサSX2の出力信号は、また、対応の同じヒューズプログラム回路内に設けられるマルチプレクサSX1へ与えられる。このマルチプレクサSX1は、前段のプログラムスキャンフリップフロップPSRの出力信号と対応のマルチプレクサSX2の出力信号の一方を、スキャン選択信号SCSELに従って選択する。ここで、「切断」と「溶断」とを同じ意味で用いる。
1つのヒューズプログラム回路において2つのマルチプレクサSX1およびSX2を用い、そのデータ転送経路を切換えることにより、以下の効果を得ることができる。マルチプレクサSX1によりマルチプレクサSX2の出力信号を選択してプログラムスキャンフリップフロップPSRへ伝達する。マルチプレクサSX2は、テスト動作時、プログラムフリップフロップ選択信号PRFFSELに従って切断判定回路CJCの出力信号を選択する。この接続態様により、切断判定回路CJCの出力信号は、順次プログラムスキャンフリップフロップPSRを介して転送され、対応のヒューズ素子FSの状態をシリアル出力SOUTとして外部へ読出すことができる。これにより、外部でヒューズ素子FSの切断不良の有無を判定することができる。
また、マルチプレクサSX2において、プログラムスキャンフリップフロップPSRの出力信号を選択し、マルチプレクサSX1においてスキャン選択信号SCSELに従ってマルチプレクサSX2の出力信号を選択する。この接続態様において、ヒューズプログラム回路FPK1−FPKn各々において、プログラムスキャンフリップフロップPSRの保持データをフィードバックしてループ状に転送することができる。したがって、プログラムスキャンクロック信号PSCLKを自走状態に設定することができ(各ヒューズプロ
グラム回路FPK1−FPKnのフリップフロップPSRの保持データが維持され)、クロック信号の制御および設計の自由度が高くなる(タイミング関係の制御が簡略化され、またタイミング関係の自由度が高くなる)。
また、マルチプレクサSX2から、ヒューズ素子FSの溶断/非溶断に応じたプログラム情報FOS1−FOSnが出力される。マルチプレクサSX2の出力信号をマルチプレクサSX1で選択して対応のプログラムスキャンフリップフロップPSRに格納する。この後、マルチプレクサSX1を前段のフリップフロップPSRの出力信号を選択する状態に設定して、プログラムスキャンフリップフロップPSRの列を介して順次格納データを転送する。この転送データを外部のテスタまたはBIST(ビルトインセルフテスト回路)で書込情報と比較する。これにより、マルチプレクサSX2が正常にプログラムフリップフロップ選択信号PRFFSELに従って切換動作を行なっているかをテストすることができる。
初段のヒューズプログラム回路FPK1は、以下の点を除いて、2段以降のヒューズプログラム回路FPK2−FPKnと構成が同じである。すなわち、FSスキャンフリップフロップFSSRおよびプログラムスキャンフリップフロップPSRへは、前段のヒューズプログラム回路の出力信号に代えて、外部のテスタまたは同一チップ上に形成されるBIST(ビルトイン・セルフ・テスト回路)からの切断制御情報CTSCINおよびヒューズプログラム用のスキャン入力SCINがそれぞれ与えられる。
このヒューズプログラム回路FPK1−FPKnの出力信号FOS1−FOSnがヒューズ情報利用回路3の対応の内部状態を設定する回路へ与えられる。
ヒューズ情報利用回路3は、前述のように、メモリ回路における冗長セル置換を行なうための冗長デコーダであってもよく、またアナログ回路の定数を決定する、すなわちアナログ回路の抵抗素子の抵抗値のトリミングまたはトランジスタ素子の駆動電流量の調整または基準電圧レベルの調整)を行なう回路のいずれであってもよい。したがって、ヒューズ情報利用回路3は、これらのヒューズプログラム回路FPK1−FPKnのプログラム情報に従って動作態様または動作状態が設定されればよく、配線溶断プログラム回路4において記憶される情報は、内部回路(コア回路)2の内部状態に関連する情報であればよい。
FF選択スキャンフリップフロップFSSRの記憶データに従って、各ヒューズプログラム回路において対応のヒューズ素子FSの切断サイクルが規定される。ヒューズプログラム回路FPK1−FPKnにおいて、順次、プログラムスキャンフリップフロップPSRの格納データおよびヒューズカットクロック信号FCCLKに従って選択的に溶断電流が供給され、書込情報に応じてヒューズ素子FSが選択的に溶断される。
ヒューズ素子FSは、本実施の形態1においては、内部回路(コア回路)に対する電源ノードからの電源電圧VDDが供給される。この構成の場合、ヒューズプログラム回路FPK1−FPKnに対して設けられるヒューズ溶断のための専用のパッドの数を低減することができる。
ヒューズプログラム回路FPK1−FPKnおよび図2においては示されない制御回路のトランジスタとしては、図1に示す内部回路(コア回路)2において用いられるトランジスタと同一構造(ゲート絶縁膜の膜厚および材質が同じ)を用いる。これにより、配線溶断プログラム回路4の占有面積の増大および製造工程の増加を抑制する。
通常、ヒューズ素子FSの溶断のために必要とされる電流(溶断電流)は、20mAか
ら40mAと比較的大きい。しかしながら、後に説明するように、ヒューズプログラム回路FPK1−FPKnにおいては、順次、FS選択スキャンフリップフロップFSSRの記憶情報に従って順次選択的にヒューズ素子のプログラム(溶断)が実行されるため、その消費電流は小さく、電源を、内部回路(コア回路)の電源と共有することができ、パッド数を低減することができる。
ANDゲートAG1に対し、ヒューズゲート電源電圧FGVD1が動作電源電圧として与えられる。ヒューズ溶断時には、ヒューズゲート電源電圧FGVD1として、外部からのヒューズゲート電源電圧FGVDDが選択される。この場合に、単に溶断電流供給トランジスタCTrのゲートを駆動することが要求されるだけであり、AND回路AG1の消費電流は、交流電流(AC電流)を含めてもわずかである。したがって、ヒューズ素子FSが数多く設けられる場合においても、1つのヒューズゲート電源電圧FGVDD供給用のパッド(図1のパッドP2)を設けることが要求されるだけであり、配線溶断プログラム回路4のレイアウト面積を低減することができる。
また、マルチプレクサSX2を用いてプログラムスキャンフリップフロップPSRの格納データと切断判定回路CJCの出力信号の一方を選択して出力する。したがって、ヒューズ素子FSの切断前に、冗長デコーダなどの対象回路(ヒューズ情報利用回路3)の状態をプログラム情報に従って設定してテストを行なうことができる。たとえばメモリ回路などにおいて、ヒューズ情報利用回路の対象回路が冗長デコーダの場合、外部から順次、冗長アドレスを印加して冗長セル行/列を選択し、冗長デコーダおよび冗長セルが正常であるかのテストを行なうことができる。これにより、不良発生時、ヒューズ素子の切断不良と冗長セル系の不良とを分離することができる。
図2に示す各ヒューズプログラム回路FPK1−FPKnに含まれるスキャンフリップフロップPSRおよびFSSRの構成としては、二相のクロック信号に従ってホールド状態およびスルー状態を繰返す2段のラッチ回路が用いられればよく、その構成としては、任意の構成を利用することができる。
図3は、図2に示すAND回路AG1の構成の一例を示す図である。図3において、AND回路AG1は、内部回路(コア回路)2の電源電圧VDDを動作電源電圧として受ける3入力NANDゲート10と、3入力NANDゲート10の出力信号の振幅を、内部ヒューズゲート電源電圧FGVD1レベルに変換するレベル変換器12と、レベル変換器12の出力信号を反転するインバータ14を含む。このインバータ14の出力信号が、図2に示す溶断電流供給トランジスタCTrのゲートへ与えられ、インバータ14の出力信号に従って溶断電流供給トランジスタCTrのゲート電圧が制御される。
このAND回路AG1において、NANDゲート10に対し、プログラムスキャンフリップフロップPSRと、FS選択スキャンフリップフロップFSSRの出力信号と、ヒューズカットクロック信号FCCLKとが与えられる。これらの信号の振幅は、内部回路(コア回路)の電源電圧VDDのレベルである。NANDゲート10は、これらの与えられた信号に従って電源電圧振幅の信号を生成し、すべての入力信号がHレベルのときにLレベルの信号を出力する。
レベル変換器12およびインバータ14は、電源ノード13に、内部ヒューズゲート電源電圧FGVD1を動作電源電圧として受け、NANDゲート10の出力信号の振幅を、内部ヒューズゲート電源電圧FGVD1レベルに変換する。
レベル変換器12は、交差結合される1対のPチャネルMOSトランジスタと、これらの1対のPチャネルMOSトランジスタと接地ノードの間にそれぞれ接続され、NANDゲート10の出力信号およびその反転信号を受ける1対のNチャネルMOSトランジスタを含む。NANDゲート10の出力信号がHレベルのとき、レベル変換器12においてインバータ14への出力信号がHレベルとなり、応じて、Lレベルの信号がインバータ14から出力される。一方、NANDゲート10の出力信号がLレベルのとき、レベル変換器12においてインバータ14への出力信号がLレベルとなり、インバータ14の出力信号が、ヒューズゲート電源電圧FGVD1レベルとなる。
インバータ14は、このレベル変換器12の出力信号を反転し、NANDゲート10の出力信号と反対の論理値の信号を出力する。従って、フリップフロップFSSRおよびPSRからのデータとヒューズカットクロック信号FCCLKが全てHレベルの時に、インバータ14の出力信号がHレベルとなり、溶断電流供給トランジスタCTrがオン状態となり、対応のヒューズ素子が溶断される。
このレベル変換器12およびインバータ14のヒューズゲート電源ノード13は、図1に示すヒューズゲート電源パッドP2に、図2のヒューズゲート電源選択回路(MUX)9を介して結合される。ヒューズ溶断時には、外部からのヒューズゲート電源電圧FGVDDが選択されて内部ヒューズゲート電源線に伝達される。したがって、ヒューズゲート電源パッドP2からの電圧FGVDDの電圧レベルを調整することにより、図2に示す溶断電流供給トランジスタCTrのゲート電圧を調整することができる。応じて、ヒューズ素子FSの溶断電流を調整することができ、ヒューズ素子FSのプログラム時の溶断電流を最適化することができる。
このヒューズ選択スキャンフリップフロップFSSRからの信号がHレベルとなると、対応のヒューズプログラム回路が選択されたことが示される。プログラムスキャンフリップフロップFSRからの信号のHレベル/Lレベルにより、対応のヒューズ素子の溶断/非溶断が設定される。すなわち、プログラムスキャンフリップフロップPSRからの信号がHレベルのときには、対応のヒューズ素子を切断することが指定される。
ヒューズカットクロック信号FCCLKは、所定のパルス幅で与えられる。したがってこのヒューズカットクロック信号FCCLKのパルス幅および印加回数を調整することにより、ヒューズ素子溶断に必要な電流パルス幅および電流パルス印加回数を実現することができる。
電源電圧VDDの投入時においては、内部ヒューズゲート電源電圧FGVD1としてヒューズゲート電源電圧FGVDDが選択される。内部回路電源電圧VDDが安定化すると、たとえばパワーオンリセット信号に従ってリセット信号RSTがワンショットパルスの形態で生成される。このリセット信号RSTが活性化されると、ヒューズプログラム回路FPK1−FPKnのプログラムスキャンフリップフロップPSRおよびFS選択スキャンフリップフロップFSSRの内部ノードがLレベルに設定される。これらの出力信号CTS(1)−CTS(n)およびSC(1)−SC(n)がすべてLレベルに固定される。応じて、AND回路AG1からの出力信号が、Lレベルに初期設定される。この状態においては、溶断電流供給トランジスタCTrが、確実に非導通状態に設定され、電源投入時に非切断状態のヒューズ素子FSを介して貫通電流が流れるのを防止することができる。
また、内部回路電源電圧VDD投入時、ヒューズゲート電源電圧FGVDDは、溶断電流供給トランジスタCTrのしきい値電圧Vthよりも低い電圧レベルに維持される。これは、以下の効果を得るために行なわれる。すなわち、電源投入時においてヒューズゲート電源電圧FGVDDが、溶断電流供給トランジスタCTrのしきい値電圧Vthよりも高い電圧レベルとなると、不安定な状態でAND回路AG1の出力信号がHレベルとなり
、溶断電流供給トランジスタCTrが導通する可能性がある。非切断状態のヒューズ素子においては溶断電流供給トランジスタCTrのゲート電圧を、このしきい値電圧Vthよりも低い電圧レベルに設定することにより、非切断状態のヒューズ素子および溶断電流供給トランジスタを介して大きな貫通電流が流れるのを防止する。
また、レベル変換器12において、不安定なNANDゲート10の出力信号に従って内部ノードの電圧レベルが中間電圧レベルとなる場合がある。この場合、ヒューズゲート電源電圧FGVDDを、溶断電流供給トランジスタCTrのしきい値電圧Vthよりも低い電圧レベルに維持することにより、インバータ14の出力信号を、溶断電流供給トランジスタCTrのしきい値電圧Vthよりも低い電圧レベルに維持することができる。これにより、溶断電流供給トランジスタCTrが導通するのを防止することができる。
したがって、電源投入時、リセット信号RSTが活性化されるまで、ヒューズゲート電源電圧FGVDDは、溶断電流供給トランジスタCTrのしきい値電圧Vthよりも低い電圧レベル(例えば接地電圧レベル)に設定して、電源ノードから接地ノードへ大きな電流が流れる状態が生じるのを防止する。
ヒューズゲート電源電圧FGVDDおよび内部回路電源電圧VDDは、先の図1に示すように、半導体装置(半導体集積回路装置)外部から与えられる。したがって、外部の電源制御部において、この電源電圧VDDの供給開始時のパワーオンリセット信号を用いてリセット信号RSTを生成し、配線溶断プログラム回路4の内部を初期設定した後に、ヒューズゲート電源電圧FGVDDを供給する(その電圧レベルを上昇させる)。この電源制御は、プロセッサなどのシーケンスコントローラにより、この電源供給シーケンスが制御されればよい。
図4は、ヒューズ素子FSの上から見た平面レイアウトを概略的に示す図である。図4において、ヒューズ素子FSの形成領域は、ヒューズFUと、ヒューズFU両端に配置されるパッド/ベッド配線領域20,22とを含む。パッド/ベッド配線領域20,22は、一方がノードND1に接続され、他方が、電源電圧VDDを供給する電源線に結合される。
ヒューズFUの一方側に2本のダミーヒューズDFUが設けられ、ヒューズFUの他方側に2本のダミーヒューズDFUが設けられる。ここでダミーヒューズDFUとは、回路動作に用いられないヒューズ、フローティング状態にされているヒューズ、固定電位が与えられているヒューズのうちのいずれかのヒューズである。通常、ダミーヒューズDFUは、回路動作に関係するものではない。ヒューズFUおよびダミーヒューズDFUの各々の配線幅は、ヒューズ素子FSが形成される領域の中の最小線幅に設定されている。また、ヒューズFUと4本のダミーヒューズDFUは等間隔で配置され、それらの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
ヒューズFUおよび4本のダミーヒューズDFUの両側に第1の拡散防護壁構造を形成する第1のサブ拡散防護壁構造24Aおよび24Bが配置され、この第1の拡散防護壁構造の外部に、第2の拡散防護壁構造を形成する第2のサブ拡散防護壁構造26A、26Bおよび26Cがコの字形状に連続的に延在して形成される。この第1のサブ拡散防護壁構造24Aおよび24Bが電源電圧VDDを供給する電源線に結合され、第2のサブ拡散防護壁構造26A、26Bおよび26Cが接地電圧VSSを伝達する接地線に結合される。これらの拡散防護壁構造24A,24Bおよび26A−26Cにより、ヒューズFU溶断時に生成された銅(Cu)原子の熱拡散の経路を遮断する。
このパッド/ベッド配線領域20の外部に、さらにグローバル配線領域28が配置される。このグローバル配線領域28は、複数のヒューズ素子FSに共通に設けられ、また溝形状ビアと協働してヒューズボックス外部に銅原子が熱拡散するのを防止する拡散防護壁構造を実現する。複数のヒューズ素子FSは、ヒューズFUの延在方向と直交する方向(図4中の上下方向)に1列に配列される。
また、図4においては明確に示していないが、ヒューズFUの上部(ヒューズトリミング領域上部)には、電源配線を用いて銅拡散防護壁が形成される。
図5は、図4に示す線L5−L5に沿った断面構造を概略的に示す図である。図5において、ヒューズ素子FSは、Pウェル(半導体基板領域)30表面上に形成される。このPウェル30表面に互いに間をおいて不純物領域32x、32a−32dおよび32yが形成される。不純物領域32aおよび32dは、それぞれ隣接するヒューズ素子間で共有される。不純物領域32a−32dにより、1つのヒューズ素子に対する溶断電流供給トランジスタの単位トランジスタのソース/ドレイン不純物領域が形成され、隣接ヒューズ素子の不純物領域32xおよび32yも、それぞれ対応の溶断電流供給トランジスタのドレイン領域を形成するために利用される。
これらの不純物領域34x、32a−32dおよび32yの間の基板領域表面上にゲート電極配線34x、34a−34cおよび34yが配置される。これらの不純物領域およびゲート電極配線により、溶断電流供給単位トランジスタが実現される。
不純物領域32x、32a−32dおよび32yそれぞれに対応して第1メタル配線層M1において第1メタル配線35x、35a−35dおよび35yが配置される。これらの配線はそれぞれ、コンタクト36x、36a−36dおよび36yを介して対応の不純物領域に接続される。
第2メタル配線層M2において、第1メタル配線35x、35a−35dおよび35yに対応してかつ整列して第2メタル配線37x、37a−37dおよび37yが配置される。これらの第2メタル配線37x、37a−37dおよび37yは、それぞれ溝形状の第1ビア38x、38a−38dおよび38yを介して第1メタル配線35x、35a−35dおよび35yに接続される。第2メタル配線37bおよび37cが、ノードND1に結合され、溶断電流供給トランジスタのドレイン不純物領域32bおよび32cに結合される。隣接ヒューズ素子においても、同様、第2メタル配線37xおよび37yが、対応のヒューズの端部が接続されるノードND1を構成し、ドレイン不純物領域32xおよび32yに結合される。
第3メタル配線層M3においては、第2メタル配線37aおよび37dに対応してかつ整列して第3メタル配線39aおよび39bが配置される。これらの第2メタル配線37bおよび37c上には、第3メタル配線は配設されない。第3メタル配線39aおよび39bは、それぞれ溝形状の第2ビア40aおよび40bを介して下層の第2メタル配線37aおよび37dに結合される。
第4メタル配線層M4において、第3メタル配線39aおよび39bに対応してかつ整列して第4メタル配線41および41bが配設される。また、これらの第4メタル配線41aおよび41bの間に、第4メタル配線(銅配線)を用いてヒューズFUと4本のダミーヒューズDFUが配設される。
第4メタル配線41aおよび41bは、それぞれ溝形状の第3ビア42aおよび42bを介して下層の第3メタル配線39aおよび39bに結合される。
第5メタル配線層M5において、第5メタル配線43aおよび43bがそれぞれ第4メタル配線41aおよび41bに対応してかつ整列して配置され、これらの第5メタル配線43aおよび43bの内側に、第5メタル配線44aおよび44bが配置される。第5メタル配線43aおよび43bは、それぞれ、溝形状の第4ビア45aおよび45bを介して第4メタル配線41aおよび41bに結合される。第5メタル配線44aおよび44bは、それぞれ溝形状の第5ビア46aおよび46bを介して第6メタル配線層M6に形成される第6メタル配線48に結合される。
第5メタル配線43aおよび43bは、接地線に結合され、接地電圧VSSを伝達する。第6メタル配線48は、電源線に結合され電源電圧VDDを伝達する。この第6メタル配線48は、ヒューズFUのトリミング領域49を蔽うように配置され、上部拡散防護壁配線を構成する。第6メタル配線48は、グローバル電源線を構成し、電源電圧VDDを伝達する。ヒューズFU直上部に形成される第6メタル配線48の形状は、ベタ配線であってもよく、ストライプ形状の配線であってもよい。
第5メタル配線43aから第1メタル配線35aおよび第5メタル配線43bから第1メタル配線35dが縦方向に連続的に配設され、図4に示す第2拡散防護壁構造26Bおよび26Aを、それぞれ構成する。第5メタル配線44aおよび44bと第5ビア46aおよび46bにより、図4に示す第1拡散防護壁構造24Bおよび24Aが形成される。
この図5に示すように、ヒューズFUのトリミング領域49からの破線矢印で示す銅熱拡散経路は、この上層に形成される第5メタル配線44aおよび44bにより遮断される。したがって、ヒューズFUの銅切片からの銅原子が熱拡散により隣接ヒューズへ伝搬するのを確実に抑制することができる。
また、少なくとも第4メタル配線層M4および第5メタル配線層M5の層間絶縁膜はポーラスな低誘電率材料で形成されており、ヒューズFUおよび4本のダミーヒューズDFUはポーラスな低誘電率材料で形成された絶縁層内に形成されている。これにより、層間絶縁膜の熱伝導率を下げ、ヒューズFUの熱がダミーヒューズDFUに伝達するのを抑制することができる。このため、ダミーヒューズDFUを設けても、ヒューズFUを容易に溶断することができる。
ここで、ポーラスな低誘電率材料で形成された絶縁膜としては、SiOC膜がある。このSiOC膜は、…−Si−O−Si−O−Si−…と続く分子結合鎖において、Siの残りの2つの結合対にCH3等が結合されたような酸化シリコン材料で形成される。このSiOC膜は、たとえばプラズマCVD工程によって形成される。
また、ポーラスな低誘電率材料で形成された他の絶縁膜としては、HSQ(ハイドロジェンシルセスキオキサン)膜がある。このHSQ膜は、Si−H結合を持つ酸化シリコン、または水素含有シルセルキオキサンで形成される。このHSQ膜は、塗布工程によって形成される。
また、ポーラスな低誘電率材料で形成されたさらに他の絶縁膜としては、MSQ(メチルシルセスキオキサン)膜がある。このMSQ膜は、Si−C結合をもつ酸化シリコン、または炭素含有シルセスキオキサンで形成される。このMSQ膜は、塗布工程により形成される。これらSiOC膜、HSQ膜およびMSQ膜の各々は、空孔を有している。空孔の大きさは1〜5nm程度である。
また、各配線層の境界領域においては、メタル配線の上面と接するように層間絶縁膜の間に銅拡散防止膜CDPが配置され、層間絶縁膜を介して銅が熱拡散するのは抑制される。銅拡散防止膜CDPは、SiCN、SiN、SiC、SiCO、SiONのうちの少なくとも1つを含む材料で形成される。また、拡散防護壁構造26Aおよび26Bは、それぞれ隣接するヒューズ素子間で共有され、ヒューズ素子のレイアウト面積を低減することができる。
図6は、図4に示す線L6−L6に沿った断面構造を概略的に示す図である。この図6に示す断面構造において、図5に示す断面構造の対応する構成要素(メタル配線、ビア、不純物領域等)に対しては、同一参照番号を付し、その詳細説明は省略する。
この図6に示す構造においては、図4に示すパッド/ベッド配線領域20において、第4メタル配線層M4において第4メタルパッド/ベッド配線50が配置される。この第4メタルパッド/ベッド配線50は、複数の単位ビア51を介して第5メタル配線層M5に形成されるパッド/ベッド配線52に結合される。この第5メタルパッド/ベッド配線52は、その上層に形成される第6メタル配線層M6のメタル配線55に単位第5ビア53を介して結合される。
第6メタル配線55は、グローバル電源線を構成し、電源電圧VDDを伝達する。ヒューズFU直上部に形成される第6メタル配線48(図5参照)は、ヒューズFUのトリミング領域49が覆われる構造であればよいため、図6においては、第6メタル配線55と第6メタル配線48とは別の参照番号を付しているが、これらは図示しない第6メタル配線により電気的に結合される。
このヒューズ素子FSの端部においても、第4メタル配線層M4において、第4メタル配線41a、パッド/ベッド配線50および第5メタル配線41bが配置されており、このヒューズ素子外部への銅原子の熱拡散経路は遮断される(図6に示す領域においてはヒューズFUは設けられていないが、ヒューズFUと同一メタル配線層M4において、パッド/ベッド配線50が配置されているため)。
図7は、図4に示す線L7−L7に沿った断面構造を概略的に示す図である。この図7に示す断面構造は、以下の点で、図5に示すヒューズ素子の断面構造とその構造が異なる。すなわち、図4に示すパッド/ベッド配線領域22においてヒューズは配置されず、代わりに、ノードND1を構成するパッド/ベッド配線64が第4メタル配線層M4において配置される。パッド/ベッド配線64は、第3メタル配線層M3に配置される第4メタル中間配線60u−60wに単位ビア62を介してそれぞれ結合される。これらの第4メタル中間配線60u−60wは、第2メタル配線層M2に配置される第2メタル配線37b−37cそれぞれに対応して配置され、それぞれ単位ビア61u−60wを介して対応の第2メタル配線に結合される。このヒューズ素子FS形成領域内においては、溶断電流供給トランジスタが複数の単位トランジスタで形成され、各単位トランジスタのドレイン電極に対応して第3メタル中間配線60(60u−60w)が配置される。図7においては、この単位トランジスタが多く形成されることを示すために、第2メタル配線層M2における第2メタル配線37b,37cよりも多くの第4メタル中間配線60が配置されるように示す。
この図7に示すヒューズ素子の断面構造の他の構造は、図5に示すヒューズ素子の断面構造と同じであり、対応する部分には同一参照番号を付しその詳細説明は省略する。
図7に示すヒューズ素子FSの構造においても、ヒューズFUが形成される第4メタル配線層M4と同一配線層にパッド/ベッド配線64が形成され、その上部に第5メタル配線43a、43b、44aおよび44bが配置されおり、ヒューズ終端部においても、溝形状ビア45a、45b、46aおよび46bにより、隙間のない拡散防護壁構造が形成されており、ヒューズボックス外部への銅の熱拡散経路を遮断することができる。
また、図5から図7に示すように、隣接ヒューズ素子で第1の拡散防護壁構造を共有しており、また、その内部に第2の防護壁を第5メタル配線層に形成しており、確実に、銅の熱拡散が隣接ヒューズ素子へ生じる経路を遮断することができるとともに、ヒューズ素子の占有面積を低減することができる。
図8は、図4から図7に示すヒューズ素子FSの第2メタル配線層M2の配線レイアウトを概略的に示す図である。この図8において線L5−L5に沿って切断すると図5に示す断面構造の第2メタル配線層M2の配置が得られ、線L7−L7に沿って切断すると図7に示す第2メタル配線層下部の断面構造が得られる。
図8において、第2メタル配線37aおよび37dが、縦方向に連続的に延在してヒューズ素子形成領域内に配置される。第2メタル配線37aおよび37d上に溝形状の第2ビア40aおよび40bが連続的に縦方向に延在して形成される。この第2メタル配線37aおよび37dに対し、横方向に連続的に延在する第2メタル配線70が形成され、また、この第2メタル配線70表面に横方向に延在する溝形状第2ビア71が形成される。溝形状第2ビア40aおよび40bが溝形状第2ビア71に結合され、また、第2メタル配線37aおよび37dが、第2メタル配線70に結合される。
第2メタル配線37bおよび37cが、縦方向に延在して形成され、その端部においてビア61uおよび61wが形成される。この第2メタル配線配置領域外部のグローバル配線領域28に、横方向に連続的に延在する第2メタル配線72が形成され、第2メタル配線72表面上に溝形状第2ビア73が形成される。これらの配線72およびビア73は、電源電圧VDDを伝達する。
なお、図8において、接地電圧VSSが印加される配線は、櫛歯状に形成される。接地電圧VSSが印加される配線(たとえば37a,37d)とノードND1を構成する配線群(たとえば37b,37c)とは、交互に配置される。接地電圧VSSが印加される配線(たとえば37a,37d)は、図5で示した溶断電流供給トランジスタの単位トランジスタのソース不純物領域(たとえば32a,32d)に接続される。ノードND1を構成する配線(たとえば37b,37c)は、図5で示した溶断電流供給トランジスタの単位トランジスタのドレイン不純物領域(たとえば32b,32c)に接続される。
図8に示すように、第2メタル配線層M2において、破線矢印で示すように、トリミング領域49からの銅の熱伝搬経路はすべて遮断され、特にヒューズボックス外部への銅の熱拡散経路は確実に遮断される。また、第2メタル配線層において溝形状第2ビア40aおよび40bに沿って銅の熱拡散経路が破線矢印で示すように存在するものの、この経路長は、銅の熱拡散距離より十分長く、隣接ヒューズ素子への銅の熱拡散は確実に抑制される。
図9は、図4から図7に示すヒューズ素子の第3メタル配線層M3の配線レイアウトを概略的に示す図である。図9においても、図5および図7に示す断面構造の切断線L5−L5およびL7−L7を併せて示す。
図9において、第3メタル配線39aおよび39bが縦方向に延在して形成され、これらの第3メタル配線39aおよび39b表面上に溝形状第3ビア42aおよび42bが連続的に縦方向に延在して形成される。これらの第3メタル配線39aおよび39bの間に矩形形状の第3メタル中間配線60が配置される。この第3メタル中間配線60は、図7に示す第3メタル中間配線60u,60vおよび60wに対応し、それぞれ第3ビア62が設けられる。この第3メタル中間配線60は、図8に示す第2メタル配線37b,37cにそれぞれビア61uおよび61wを介して結合される。この第3メタル中間配線は、下層の第2メタル配線それぞれに対応して分離されて配置されてもよい(配線60u、540w個々に配設してもよい)。ここでは、図面を簡略化するため、矩形形状の中間配線60を示す。
第3メタル配線39aおよび39bに対応して横方向に連続的に延在して第3メタル配線80が形成され、この第3メタル配線80表面に、溝形状第3ビア81が形成される。第3メタル配線39aおよび39bが、第3メタル配線80に結合され、第3ビア42aおよび42bが第3ビア81に結合される。この第3メタル配線80は、接地線に結合され、接地電圧VSSを伝達する。
領域28において、横方向に連続的に延在して第3メタル配線82が配設され、この第3メタル配線82表面上に横方向に連続的に延在する溝形状第3ビア83が配設される。この第3メタル配線82は、電源電圧VDDを伝達する。
この図9において破線矢印で示すように、第3メタル配線層M3においても、第3メタル配線39a,39bおよび80と第3ビア42a,42bおよび81とにより、ヒューズトリミング領域49からの銅(Cu)の熱拡散経路は確実に遮断されており、ヒューズボックス外部への銅の熱拡散は確実に抑制される。
図10は、図4から図7に示すヒューズ素子FSの第4メタル配線層M4の配線レイアウトを概略的に示す図である。図10において、図5に示す断面構造に対する切断線L5−L5を併せて示す。
図10において、第4メタル配線41aおよび41bが縦方向に延在して配置され、これらの第4メタル配線41aおよび41b表面上に、それぞれ、溝形状の第4ビア45aおよび45bが配置される。ヒューズFUと4本のダミーヒューズDFUが第4メタル配線層M4の銅配線を用いて形成される。2本のダミーヒューズDFUがヒューズFUの一方側の中央部に隣接して配置され、2本のダミーヒューズDFUがヒューズFUの他方側の中央部に隣接して配置されている。フューズFUおよびダミーヒューズDFUの各々の配線幅は、ヒューズ形成領域の中の最小線幅に設定されている。また、フューズFUと4本のダミーヒューズDFUは等間隔で平行に配置され、それらの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
また、ヒューズFUの両端部それぞれに、パッド/ベッド配線50およびベッド配線64が配置される。パッド/ベッド配線50は、パッド配線50aとベッド配線50bとを含み、互いに結合される。パッド配線50aがヒューズFUの一端に結合され、ベッド配線50bの表面に単位ビア51が複数個整列して配置される。ベッド配線64は、第3メタル中間配線60にビア62を介して結合され、ノードND1を構成する。
ベッド配線64外部領域に、第4メタル配線90が連続的に横方向に延在して配置され、また、第4メタル配線90表面上に溝形状第4ビア91が配置される。第4メタル配線90が、第4メタル配線41aおよび41bに結合され、溝形状第4ビア91が溝形状第4ビア45aおよび45bに結合される。この第4メタル配線90においては、また上部配線との接続を取るための単位第4ビア92が複数個整列して配置される。この第4メタル配線90は、図9に示す第3メタル配線80にビア81を介して結合される。
このパッド/ベッド配線50外部のグローバル配線領域28に、また横方向に延在して第4メタル配線93が配置され、またこの第4メタル配線93上に溝形状の第4ビア94が配置される。第4メタル配線93は、図9に示す第3メタル配線82に第3ビア83を介して電気的に結合される。第4メタル配線90が接地線に結合され、接地電圧VSSを伝達し、第4メタル配線93が、電源線に結合され、電源電圧VDDを伝達する。
この図10に示すように、第4メタル配線層M4においても、ヒューズトリミング領域49からの破線矢印で示す銅の熱拡散経路は確実に遮断されており、ヒューズボックス外部への銅の熱拡散は抑制される。また、隣接ヒューズ素子に対する銅の熱拡散経路は存在するものの、この経路の長さは、銅の熱拡散距離より十分長く、隣接ヒューズへの銅原子の熱拡散は確実に抑制される。
図11は、図4から図7に示すヒューズ素子FSの第5メタル配線層M5の配線レイアウトを概略的に示す図である。図11において、ヒューズ素子FSにおいて、第5メタル配線43aおよび43bがヒューズ素子形成領域内に連続的に縦方向に延在して配置される。第5メタル配線43aおよび43bの内側に、ヒューズ形成領域内において連続的に延在する第5メタル配線44aおよび44bが配設される。これらの第5メタル配線44aおよび44b表面上に、溝形状第5ビア46aおよび46bがそれぞれ連続的に縦方向に延在して形成される。第5メタル配線43aおよび43b表面にはビアは形成されない。
図10に示すベッド配線50bに対応して第5メタルベッド配線52が配設され、これらの第5メタル配線44aおよび44bが、第5メタルベッド配線52により相互結合される。この第5メタルベッド配線52は、下層のヒューズFUのパッド/ベッド配線に結合される。図11においては、このヒューズFUに対して配置されるパッド配線50aを示す。また、ヒューズFUの第4メタルパッド配線64もこのヒューズに対する第5メタル配線層の配置を示すために併せて示す。第5メタルベッド配線52表面には上層配線との電気的接続を取るために、単位第4ビア53が、複数個整列して配置される。
この第5メタル配線43aおよび43bは、ともに、横方向に連続的に延在して配置される第5メタル配線100に結合される。この第5メタル配線100は、グローバル接地線を構成し、ヒューズボックス内のヒューズ素子に対して共通に接地電圧VSSを伝達する。グローバル接地線を構成する第6メタル配線100には、上層に電源電圧VDDを伝達する電源線が配置されるため、溝形状ビアは形成されない。同様、第5メタル配線43aおよび43bに対しても、その上層に電源配線が配置されるためビアは配置されない。
一方、このベッド配線52外部のグローバル配線領域28に、横方向に連続的に延在する第6メタル配線101が形成され、この第5メタル配線101表面上に、溝形状第5ビア102が形成される。溝形状の第5ビア102は、溝形状第5ビア46aおよび46bに結合され、また、第5メタル配線44aおよび44bならびにベッド配線52が、第5メタル配線101に結合される。第5メタル配線101は、図10に示す第4メタル配線93に、溝形状第4ビア94を介して結合される。
この図11に示す構成においても、第5メタル配線層M5においても、第5メタル配線および溝形状ビアにより、トリミング領域49からの破線矢印で示す銅の熱拡散経路は確実に遮断され、隣接ヒューズへの銅原子の熱拡散は確実に抑制されるとともに、ヒューズボックス外部への銅の熱拡散も防止される。
図12は、図4から図7に示すヒューズ素子の第6メタル配線層M6の配線レイアウトを概略的に示す図である。この図12においては、下層のヒューズFUに対する配線部分および第5メタル配線43aおよび43bの配置を併せて示す。
図12に示す線L5−L5、L6−L6およびL7−L7は、それぞれ、図5から図7に示す断面構造を得るための切断線を示す。図12において、第6メタル配線55が横方向に連続的に延在してベッド配線52上部に配置される。この第6メタル配線55は複数のヒューズ素子に共通に設けられ、電源電圧VDDを伝達し、図11に示すビア53を介して下層のベッド配線52に電気的に結合される。同様、ヒューズ素子の下側領域においても、第6メタル配線56が、図11に示す第5メタル配線100上層に配置され、電源電圧VDDを複数のヒューズ素子に対して共通に伝達する。
中央部のヒューズFUの溶断領域(トリミング領域)49上部に、図5に示す第6メタル配線48に対応するメタル配線110が配置される。この第6メタル配線110は、ベタ配線であり、それぞれ第6メタル配線112a,112bおよび114aおよび114bを介してそれぞれ第6メタル配線55および56に結合される。第6メタル配線112a,112bは、図11に示す第5メタル配線44aにビア46aを介して結合され、また、第6メタル配線114aおよび114bは、図11に示す第5メタル配線44bに第5ビア46bを介して結合される。
この図12に示すように、ヒューズFUの溶断領域(トリミング領域)直上部に電源電圧VDDを伝達する第6メタル配線110を配置することにより、ヒューズ溶断部近傍からの銅の熱拡散を抑制することができる。またノードND1を構成する配線をヒューズ上部の拡散防止配線として利用していないため、銅の熱拡散を防止するために必要とされる配線層の数を低減することができる。
次に、ヒューズFUを溶断させる方法について説明する。図13(a)はフューズFUの構成を示す断面図であり、図13(b)はフューズFUの構成を示す平面図である。図13(b)に示す線L13A−L13Aは、図13(a)に示す断面構造を得るための切断線を示す。図13(a)(b)において、ヒューズFUは、絶縁層120の表面に形成された溝内に形成されており、溝の底面および側壁を覆うように形成されたバリア層121と、バリア層121で囲まれた領域に充填された銅からなる主配線層122とを含む。絶縁層120の上には、銅の拡散を防止するための銅拡散防止膜123と、絶縁層124が積層されている。絶縁層120,124は、ポーラスな低比誘電率材料で形成されている。
図14(a)(b)(c)(d)および図15(a)(b)(c)(d)は、ヒューズFUに大電流を流して溶断させる従来の方法を示す図であって、ヒューズFUに電流を流し始めてからヒューズFUが溶断されるまでの状態を時系列で示す図である。図15(a)(b)(c)(d)に示す線L14A−L14A,L14B−L14B,L14C−L14C,L14D−L14Dは、図14(a)(b)(c)(d)に示す断面構造を得るための切断線を示す。また、図中のドットの密度は、銅原子の密度を示している。
まず図14(a)および図15(a)において、ヒューズFUに電流を流すと、ヒューズFUの中央部で温度が最高になり、ヒューズFUの中央部が膨張する。これにより、ヒューズFUの上面の両側のエッジにストレスが集中し、2つのクラック125が発生する。図14(b)および図15(b)においてクラック125はさらに大きくなり、図14(c)および図15(c)において液状化した銅がクラック125に毛細管現象で吸い上げられる。図14(d)および図15(d)において、クラック125に銅が吸い上げられてヒューズFUがあった溝内の銅の密度が小さくなり、ヒューズFUにギャップ126が発生し、ヒューズFUの切断が完了する。
図16(a)(b)は、溶断されたヒューズFUのSEM写真図である。図16(a)は、溶断されたヒューズFUの中央断面図であって、図14(d)に対応する図である。また、図16(b)は、溶断されたヒューズFUを上から見た図であって、図15(d)に対応する図である。図16(a)(b)から、ヒューズFUの両側に羽状のクラック125が発生し、その近傍にギャップ126が発生していることが分かる。
本願発明者は、クラック125に銅が吸い上げられて形成された羽状の金属部分をバタフライ・ウィングと呼ぶこととした。この従来の溶断方法では、バタフライ・ウィングが他の配線(たとえばダミーヒューズDFU)に接触する恐れがある。そこで、クラック125を発生させずにヒューズFUを溶断させる必要がある。
ここで、クラック125が発生するメカニズムを考察する。上記方法では、ヒューズFUを溶断させるために、ヒューズFUに大電流を流した。その大電流のため、ジュール加熱(100nsec当たり約500℃)でヒューズFUの温度は急速に上昇する。
しかし、ヒューズFUの周りの絶縁層120,124の熱伝導率が低いので、絶縁層120,124の温度は、ヒューズFUと同じ速度で上昇しない。このため、ヒューズFUと絶縁層120,124の間の温度勾配は非常に急となる。同じ温度状態において、絶縁層120,124とヒューズFUの熱膨張率の比率は、およそ10:1である。このため、非常に大きな熱ストレスがヒューズFUの上面部のエッジに発生し、クラック125がヒューズFUの上面部のエッジに発生すると考えられる。
この仮定より、クラック125の発生を抑えるためには、ヒューズFUの温度が銅の融点(700℃)以下である期間は、溶断時の熱ストレスを絶縁層120,124のブレークダウン強度よりも低く保つ必要があると考えた。そこで、クラック125の発生を抑えてヒューズFUを溶断するために、溶断電流の制御と、ピンチ効果の利用について検討した。
まず、溶断電流の制御について説明する。上記従来の溶断方法では、溶断電流供給トランジスタCTrにより大電流をヒューズFUに流して溶断を行なう。この場合、図17(a)に示すように、トランジスタCTrのI−V特性の飽和領域を使用する。ヒューズFUに電流を流すと、ヒューズFUの温度が上昇してヒューズFUの抵抗値が増大する(R→2R→3R→4R)。しかし、トランジスタCTrのI−V特性の飽和領域を使用するので、図17(b)に示すように、ヒューズFUに流れる電流は一定である。したがって、ヒューズFUで発生するジュール熱(IR2)は指数関数的に増加する。
このため、ヒューズFUと絶縁層120,124間の温度勾配は非常に急峻となる。その結果、ヒューズFUの上面のエッジの熱ストレスは絶縁層120,124のブレークダウン強度を超え、クラック125がヒューズFUの上面のエッジで発生する。このため、クラック125の発生を防ぐためには、ヒューズFUを溶断させる間、ヒューズFUと絶縁層120,124の間の温度勾配を制御する必要がある。
この温度勾配を減少させるために、図18(a)に示すように、ヒューズFUを溶断させる期間は、トランジスタCTrのI−V特性の線形領域から飽和領域の間の電流が変化する領域を使用する。具体的には、トランジスタCTrのゲートに印加するヒューズゲート電源電圧FGVDDを電源電圧VDDよりも低い適値に設定する。ヒューズFUに電流を流すと、ヒューズFUの温度が上昇してヒューズFUの抵抗値が増大する(R→2R→3R→4R)。しかし、トランジスタCTrのI−V特性の線形領域を使用するので、図18(b)に示すように、ヒューズFUに流れる電流は徐々に低下する。これにより、ジュール熱により引き起こされるヒューズFUの急速な温度上昇を抑えることができ、その結果、温度勾配を減少させることができる。この現象を利用することにより、クラック125の発生を防ぐことができる。また、溶断電流供給トランジスタCTrとして上述の低耐圧トランジスタを用いることにり、ヒューズFUの急速な温度上昇を抑えることができ、その結果、温度勾配を減少させることができる。なお、溶断電流供給トランジスタCTrとして高耐圧トランジスタを用いた場合には、図17で示した飽和領域を使用することとなるので、クラックが発生してしまう。
次に、ピンチ効果の利用について説明する。図19(a)(b)に、フレミングの左手の法則を示す。図19(a)(b)より、ヒューズFUに電流を流すと、ヒューズFUの周囲から中心に向かってローレンツ力が作用することが分かる。FEM解析によりシミュレーションした結果、ヒューズFUに働くローレンツ力は200GN/m3もの値となることが分かった。地球表面において質量1kgの物体の重力は約9.81N(ニュートン)である。つまり、200GN(ニュートン)の力は、1kgの重力の約10桁も大きな力である。
図20(a)(b)(c)に、ヒューズFUを溶断させるときにヒューズFUに作用するピンチ効果のFEM解析を用いたシミュレーション結果を示す。解析を容易にするために、ヒューズFUの形状を円筒とし、ヒューズFUは空気中に配置されていると仮定した。図20(a)に示すように、ヒューズFUが固相である場合は、非常に大きなローレンツ力が作用してもヒューズFUの形状は変化しない。しかし、ヒューズFUが液相になると、ヒューズFUの形状はローレンツ力によって変化する。この現象は一般にピンチ効果と呼ばれる。図20(b)(c)に示すように、ヒューズFUが液相になると、ヒューズFUの一部がピンチ効果により急速に中心に向かって縮小する。そして、液相の銅が急速にヒューズFUの両端に向かって動くことによりギャップが形成される。その結果、ヒューズFUの溶断が完了する。このように、本願発明では、ヒューズFUに流す電流をうまく制御して、クラック125の発生を抑え、ピンチ効果を利用してヒューズFUを溶断させる。
図21(a)は4本の溶断されたヒューズFUを上方から見たSEM写真図であり、図21(b)は溶断されたヒューズFUの中央部を拡大したSEM写真図であり、図21(c)は図21(b)のA−A′線断面写真図である。図21(a)(b)(c)から分かるように、図16(a)(b)で示したバタフライ・ウィングは発生していない。また、ヒューズFUの溶断箇所は、必ずヒューズFUの中央部で見られる。これは、図20(a)(b)(c)で示したシミュレーションにおいて、最も温度の上がるヒューズFUの中央部でピンチ効果によってヒューズFUが溶断された結果と一致している。ヒューズFUを溶断するために電流を流す時間は、ヒューズ1本当たり10μsecと非常に短くて済む。
図22は、溶断されたヒューズFUの中央部を立体的に示す図である。この図22は、溶断されたヒューズFUの中央部に対して、少しずつ複数回のドライエッチングを施し、1回のドライエッチングが終了する毎にSEM写真撮影を行ない、全部のSEM写真を合成したものである。この図22から、ヒューズFUの中央部にギャップが発生し、そのギャップにあった銅が両側に移動し、ギャップの両側が銅によって膨らんでいることが分かる。すなわち、ヒューズFUは、その中央部で溶断されて2つのヒューズ片に分割されており、2つのヒューズ片の互いに対向する部分は、各ヒューズ片の他の部分よりも太くなっている。
ヒューズFUの溶断前後でヒューズFUの抵抗値を測定したところ、ヒューズFUの抵抗値は溶断前後で5桁以上変化し、抵抗値の分布も非常に安定していることが分かった。これは、単純な構成の切断判定回路を使用できることを意味している。また、溶断されたヒューズFUのリーク電流の高温保存試験を行なった。リーク電流は、1500時間後でも十分に安定であった。
以上のように、この実施の形態1では、ヒューズFUに隣接してダミーヒューズDFUを設け、ヒューズFUおよびダミーヒューズDFUの各々の配線幅を最小線幅に設定し、ヒューズFUおよびダミーヒューズDFUの間隔を最小間隔に設定した。したがって、OPCによってヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
図23(a)はヒューズFUおよびダミーヒューズDFUの設計図であり、図23(b)はその設計図に基づいてシリコンウェハ上に実際に形成されたヒューズFUおよびダミーヒューズDFUを示す図である。図23(a)(b)から分かるように、設計図におけるヒューズFUの寸法と製品におけるヒューズFUの寸法は同じになっている。
図24は、本願の比較例を示す図であって、図10と対比される図である。この比較例が実施の形態1と異なる点は、ダミーヒューズDFUが設けられていない点である。この場合、ヒューズFUは孤立配線となっているので、OPCによりマスクでの配線幅は設計図よりも大きく設定される。
図25(a)はヒューズFUの設計図であり、図25(b)はその設計図に基づいてシリコンウェハ上に実際に形成されたヒューズFUを示す図である。図25(a)(b)から分かるように、製品におけるヒューズFUの配線幅は設計図におけるヒューズFUの配線幅よりも大きくなっている。したがって、ヒューズFUを溶断させるためには、本願発明よりも大きな電流を流す必要がある。
また、この実施の形態1では、ヒューズFUとダミーヒューズDFUの間にポーラスな低比誘電率材料で形成された絶縁層を設けたので、ヒューズFUの熱がダミーヒューズDFUに伝導してヒューズFUの温度上昇が抑制されるのを防止することができる。したがって、ダミーヒューズDFUを設けたことによりヒューズFUの溶断が妨げられることはない。
また、ピンチ効果を利用してヒューズFUを溶断させるので、バタフライ・ウィングがダミーヒューズDFUなどに接触することは無い。なお、図17や図18を用いて説明したように、ヒューズFUの温度を急激に上昇させるとクラックが発生するが、ある一定温度まで上昇させないとヒューズFUを溶断させることはできない。この実施の形態1では、ピンチ効果を利用してヒューズFUを溶断させ、溶断電流供給トランジスタCTrとして低耐圧トランジスタを使用し、ヒューズFUの周りの絶縁膜をポーラスな低比誘電率材料で形成している。したがって、ヒューズFUを溶断するだけの十分な駆動能力の溶断電流供給トランジスタCTrを小面積の領域に配置することができる。また、ポーラスな低比誘電率材料により熱を逃がし難くしたので、小面積の溶断電流供給トランジスタCTrによってヒューズFUを溶断するだけの十分なエネルギーをヒューズFUに与えることができ、配線溶断プログラム回路4の小面積化を図ることができる。
また、ヒューズFUおよびダミーヒューズDFUの周りを拡散防護壁で囲み、メタル配線層間に銅拡散防止膜を設けたので、ヒューズFUを溶断させたときに発生した銅原子が周辺回路に拡散することを防止することができ、拡散した銅原子によって周辺回路が誤動作するのを防止することができる。
[変更例1]
図26は、実施の形態1の変更例1を示す図であって、図10と対比される図である。図26において、この変更例1では、ヒューズFUの両側の各々に複数本(図では8本)のダミーヒューズDFUが配置される。ヒューズFUは縦方向に延在し、ダミーヒューズDFUは横方向に延在している。
フューズFUおよびダミーヒューズDFUの各々の配線幅は、ヒューズ形成領域の中の最小線幅に設定されている。また、フューズFUと各ダミーヒューズDFUの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。また、複数のダミーヒューズDFUは等間隔で配列され、隣接する2つのダミーヒューズDFUの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
図27(a)はヒューズFUおよびダミーヒューズDFUの設計図であり、図27(b)はその設計図に基づいてシリコンウェハ上に実際に形成されたヒューズFUおよびダミーヒューズDFUを示す図である。図27(a)(b)から分かるように、設計図におけるヒューズFUの寸法と製品におけるヒューズFUの寸法は同じになっている。
[変更例2]
図28は、実施の形態1の変更例2を示す断面図であって、図5と対比される図である。図28において、P型ウェル(Pウェル)130表面に、N型活性領域(不純物領域)134a−134dが互いに間をおいて形成される。このPウェル130下部にディープNウェル132が形成され、Pウェル130が、他の回路形成領域と分離される。Pウェル130は、ヒューズプログラム回路に対して共通に配置される。
不純物領域134a−134dの間のPウェル130表面上に、たとえばポリシリコンで形成されるゲート電極配線136a、136b、…136cが配置される。これらのゲート電極配線136a−136cおよび活性領域(不純物領域)134a−134dにより、溶断電流供給トランジスタCTrが形成される。すなわち、溶断電流供給トランジスタCTrは、複数の並列に配置される単位MOSトランジスタで構成され、これらの単位MOSトランジスタが、図示の活性領域およびゲート電極配線により形成される。
不純物領域134a−134dは、それぞれコンタクト141a−141dを介して第1メタル配線層M1の配線140a−140dにそれぞれ結合される。第1メタル配線140bおよび140cは、第1ビア143cおよび143dを介して第2メタル配線層M2の配線142cおよび142dに結合される。この第2メタル配線142cおよび142dは、それぞれ接地線に結合され、接地電圧VSSを受ける。
第1メタル配線140aは、第1ビア143bを介して第2メタル配線142bに結合され、第1メタル配線140dは、第1ビア143eを介して第2メタル配線142eに結合される。
第2メタル配線層M2において、さらに、第2メタル配線142bおよび142e外部に、第2メタル配線142aおよび142fが配置される。これらの第2メタル配線142aおよび142fは、後に説明するように、電源電圧VDDを伝達する。
第3メタル配線層M3において、第3メタル配線144a、144b、144cおよび144dが互いに間をおいて配置され、それぞれ第2ビア145a、145b、145cおよび145dを介して第2メタル配線142a、142b、142eおよび142fにそれぞれ電気的に接続される。第2メタル配線142cおよび142d上部には、第3メタル配線は配置されない。
第4メタル配線層M4において、第4メタル配線148a、148b、148cおよび148dが互いに間をおいて配置され、それぞれ、第3ビア147a、147b、147cおよび147dを介して第3メタル配線144a、144b、144cおよび144dに電気的に接続される。この第4メタル配線M4において、第4メタル配線を用いて形成されるヒューズFUが配置される。ヒューズFUの両側の各々に第4メタル配線を用いて形成された1本のダミーヒューズDFUが配置される。ヒューズFU直下部において第3メタル配線層M3においては配線が配置されず、また、第2メタル配線層M2における第2メタル配線142cおよび142dとヒューズFUとは整列しない位置に配置される。
第5メタル配線層M5において、第5メタル配線150a、150b、150cおよび150dが互いに間をおいて配置され、それぞれ第4ビア149a、149b、149cおよび149dを介して第4メタル配線148a、148b、148cおよび148dに電気的に接続される。
第5メタル配線150bおよび150cが、ノードベッド領域ND1Bに結合され、ノードND1に結合される。
一方、第5メタル配線150a、および150dは、第6ビア151aおよび151bを介して第6配線層M6の第6メタル配線152に結合される。この第6メタル配線152へは、電源電圧VDDが伝達される。この第6メタル配線152は、ヒューズ素子FUの上部にヒューズFUを蔽うように配置される。したがって、ヒューズFUの直上部および直下部においては、少なくとも2層の配線層の隙間が確保される。ヒューズFUのトリミング領域155は、その溶断電流によるジュール熱により溶断される領域であり、このトリミング領域155から、溶断時の銅原子が熱拡散により移動する。このヒューズトリミング領域155周辺にダメージ予想領域157が存在する。このダメージ予想領域157は、ジュール熱によりヒューズFUが溶断される場合、銅の融点(1000℃以上)にまで温度が上昇し、その内に銅が拡散すると予想される領域である。現実には、熱による絶縁膜の品質劣化が生じることが予想される領域であり、銅原子のマイグレーションによる絶縁不良は生じないと予想される領域である。
銅拡散防護壁構造により、このダメージ予想領域157内において、銅原子の熱拡散による配線短絡(絶縁不良)およびヒューズFUの溶断不良が発生するのを抑制する。このヒューズFUの周辺に配置されるビアおよび配線により、銅(Cu)拡散防止壁を形成し、銅拡散防止構造を実現する。この図28に示すように、第6メタル配線層の配線を用いてヒューズFUの上部銅拡散防止壁を形成することにより、ヒューズ素子形成に利用される配線層の数を低減でき、またノードND1を形成する配線150bおよび150cを利用して、ヒューズ上部に防護膜を形成する構成に比べて占有面積を低減することができる。
また、図28に示すように、第5メタル配線150bおよび150c上部の空隙領域を越えた銅の熱拡散は、第5ビア151aおよび151bにより防止される。これにより隣接して配置されるヒューズ素子に対して銅が熱拡散するのを抑制することができる。また、防護壁は第6メタル配線から第2メタル配線までの中間メタル配線およびビアで構成されるプラグと基板領域から第5メタル配線層までの中間メタル配線およびビアとで構成されるプラグとで2重壁構造としており、確実に銅の熱拡散経路を遮断することができる。
なお、各メタル配線層のメタル配線間には、層間絶縁膜が配置され、この層間絶縁膜の
配線層毎に銅(Cu)拡散を防止するSiCNなどで構成される銅拡散係数の小さな拡散防止膜が配置される。この銅拡散防止膜(図28中のCu拡散防止膜)を配置することにより、ダメージ領域における銅拡散を抑制し、絶縁膜の劣化を抑制するとともに、絶縁膜中を銅原子が熱拡散するのを抑制する。特に、この銅拡散防止膜は、第2−第5メタル配線層M2−M5に配置されるものであり、電源電圧VDDが印加される配線とノードND1の電圧が印加される配線との間に配置される拡散防止膜は、隣接するヒューズFUが溶断されたことにより拡散した銅原子が拡散するのを防止するために重要となる。
図29は、図13に示す第4メタル配線層M4の配線レイアウトを示す図であって、時10と対比される図である。図29において、線L28−L28に沿った断面構造は、図28に示す第4メタル配線層および第4ビアおよび下層の断面構造となる。
図29において、ヒューズ素子FSの第4メタル配線層M4において、第4メタル配線148aおよび148dが縦方向に延在して配置され、これらの第4メタル配線148aおよび148d上に、溝形状第4ビア149aおよび149dが直線的に連続的に延在して形成される。この第4メタル配線148aおよび148dに対し、横方向に連続的に延在する第4メタルベッド配線162が設けられ、この第4メタルベッド配線162に対し、溝形状第4ビア163が形成される。第4メタルベッド配線162に、第4メタル配線148aおよび148dが結合され、また第4ビア163に、第4ビア149aおよび149dが結合される。この第4メタルベッド配線162表面に上層配線との電気的接続を取るための、単位第4ビア164が互いに間をおいて複数個整列して配置される。第4メタルベッド配線162は、電源電圧VDDを伝達する。
これらの第4メタル配線148aおよび148dの内部に、直線的に延在して第4メタル配線148bおよび148cが配置される。これらの第4メタル148bおよび148c上に、溝形状第4ビア149bおよび149cが配置される。
第4メタル配線148bおよび148cに対し、第4メタルベッド配線165が配置され、第4メタルベッド配線165表面に、溝形状第5ビア166が形成される。第4メタル配線148bおよび148cが、第4メタルベッド配線165に結合され、第4溝形状ビア166が、第4ビア149bおよび149cに結合される。
この第4メタル配線148bおよび148cの内側に、ヒューズFUと2本のダミーヒューズDFUが第4メタル配線層M4の銅配線を用いて形成される。1本のダミーヒューズDFUがヒューズFUの一方側の中央部に隣接して配置され、もう1本のダミーヒューズDFUがヒューズFUの他方側の中央部に隣接して配置されている。フューズFUおよびダミーヒューズDFUの各々の配線幅は、ヒューズ形成領域の中の最小線幅に設定されている。また、フューズFUと4本のダミーヒューズDFUは等間隔で平行に配置され、それらの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
また、ヒューズFUの両端に、第4メタルパッド配線160および161が配置される。第4メタルパッド配線160は、第4メタルベッド配線165に接続され、第4メタルパッド配線161が第4メタル配線162に結合される。これにより、ヒューズFUの両端が、それぞれノードND1および電源ノードに結合される。この変更例2でも、実施の形態1と同じ効果が得られる。
[変更例3]
図30は、実施の形態2の変更例3を示す断面図であって、図5と対比される図である。図30において、Pウェル170下部にディープNウェル172が設けられる。このPウェル170およびディープNウェル172が、ヒューズボックス内のヒューズ素子に共通に配置される。ここで、ヒューズボックスは、ヒューズ素子が複数個整列して配置される領域を示す。
Pウェル170表面に互いに間をおいて活性領域(N型不純物領域)174a−174dが配置され、また、隣接ヒューズ素子領域において活性領域174xおよび174yが配置される。不純物領域174aおよび174dは、各々、隣接するヒューズプログラム回路に含まれるヒューズ素子に対する溶断電流供給トランジスタにより共有される。
不純物領域174a−174dの間のPウェル170表面上にゲート絶縁膜を介してゲート電極配線176a、176b、176cが配置される。また、隣接ヒューズ素子領域においても、不純物領域174xおよび174aの間の領域上にゲート電極配線176xが配置され、また、不純物領域174dおよび174yの間の領域上にゲート電極配線176yが配置される。
不純物領域174a−174dおよび174x、174y各々に対応して第1メタル配線層M1の第1メタル配線178a−178d、178xおよび178yが配置される。これらの第1メタル配線178A−178d、178xおよび178yは、それぞれコンタクト180a−180d、180xおよび180yを介して対応の不純物領域174a−174d、174xおよび174yにそれぞれ接続される。
第2メタル配線層M2において、これらの第1メタル配線178a−178d、178xおよび178y各々に対応して第2メタル配線181a−181d、181xおよび181yが配置される。第2メタル配線181a−181d、181xおよび181yは、それぞれ溝形状第1ビア182a−182b、182xおよび182yを介して下層の対応の第1メタル配線178a−178d、178xおよび178yに接続される。第2メタル配線181aおよび181bは、それぞれ接地線に結合され、接地電圧VSSを伝達する。第2メタル配線181bおよび181cは、それぞれノードND1に接続される。
第3メタル配線層M3においては、第2メタル配線181aおよび181d各々に対応して、第3メタル配線183aおよび183bが配置される。第3メタル配線183aおよび183b下部にはビアは形成されず、第2メタル配線181aおよび181dと第3メタル配線183aおよび183bの間には隙間が存在する。
第4メタル配線層M4において、第3メタル配線183aおよび183bに対応して第4メタル配線184aおよび184bが配置され、それぞれ、溝形状第3ビア185aおよび185bを介して対応の第3メタル配線183aおよび183bに電気的に接続される。
この第4メタル配線層M4の配線を用いて、第4メタル配線184aおよび184bの間にヒューズFU(M4)が形成される。この第4メタル配線M4において、第4メタル配線を用いて形成されるヒューズFUが配置される。ヒューズFUの両側の各々に第4メタル配線を用いて形成された1本のダミーヒューズDFUが配置される。
第5メタル配線層M5において、第4メタル配線184aおよび184bに対応して第5メタル配線186aおよび186bが配置され、それぞれ、溝形状第4ビア187aおよび187bを介して対応の第4メタル配線184aおよび184bに電気的に接続される。
第5メタル配線186aおよび186b各々に対応して溝形状第5ビア188aおよび188bが配置され、これらの第5ビア188aおよび188bは、第6メタル配線層M6の電源配線190に電気的に接続される。この第6メタル配線190で構成される電源線は、複数のヒューズ素子に対して共通に配置されるとともに、ヒューズトリミング領域195を蔽うように配置され、ヒューズに対する上部拡散防護壁配線として機能する。
この図30に示す構成において、ヒューズFU(M4)のトリミング領域195を中心として、ダメージ領域197が存在する。このダメージ領域197は、ヒューズFU(M4)を構成する銅(Cu)溶断時の銅の融点以上に加熱されるため、この影響による劣化
が生じる可能性のある領域である。また、各メタル配線層の層間絶縁膜においては、銅拡散防止膜(図30中のCu拡散防止膜)が配置される。
この図30に示す構成においても、第3メタル配線層から第6メタル配線層の配線を用いてヒューズFU(M4)の銅(Cu)に対する拡散防止膜を形成し、銅拡散防護壁構造を実現する。
この図30に示す構成においては、第2メタル配線181bおよび181cがノードND1に接続される構成を利用しており、ヒューズFU(M4)と第2メタル配線181bおよび181cの距離を十分長くすることができ、また、ノードND1を上層の第4または第5メタル配線層に配置する必要がなく、ノードND1を延在させるための配線およびビアを配置する空間を確保する必要がなく、ヒューズのレイアウト面積を低減することができる。
また、ヒューズFU(M4)の溶断時の銅の熱拡散については、拡散防護壁構造により、図30に示す構成における水平方向の銅拡散経路を遮断することができる。
ただし、第3メタル配線層M3の配線183aおよび183bの下部に隙間が存在するため、この領域において銅(Cu)が熱拡散する可能性がある。しかしながら、この場合、第3メタル配線183aおよび183bとヒューズFU(M4)のトリミング領域195の距離を、銅の熱拡散距離を考慮して十分に大きくとることにより、この図30の破線で示す銅が隣接ヒューズに熱拡散するのを防止することができる。
特に、ヒューズボックス内における配線は、回路的に電源電圧VDDレベルと同一電位に維持されるため、銅の熱拡散距離を十分短い距離に設定することができ、隣接ヒューズ素子領域への銅の熱拡散は確実に抑制することができる。
図31は、図30に示すヒューズ素子FSの第4メタル配線層M4および第4ビアの平面レイアウトを概略的に示す図である。図31において、図30に示すヒューズ素子の断面構造に対する断面線L30−L30を示す。
図31において、第4メタル配線184aおよび184bが縦方向に長く形成され、また第4メタル配線184aおよび184bに対して溝形状第4ビア187aおよび187bがヒューズ素子形成領域内において連続的に延在して形成される。
第4メタル配線184aおよび184bの間に、ヒューズFUと2本のダミーヒューズDFUが第4メタル配線層M4の銅配線を用いて形成される。1本のダミーヒューズDFUがヒューズFUの一方側の中央部に隣接して配置され、もう1本のダミーヒューズDFUがヒューズFUの他方側の中央部に隣接して配置されている。フューズFUおよびダミーヒューズDFUの各々の配線幅は、ヒューズ素子FSが形成される領域の中の最小線幅に設定されている。また、フューズFUと2本のダミーヒューズDFUは等間隔で平行に配置され、それらの間隔は、ヒューズ形成領域の中の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
ヒューズFU(M4)の両端に、第4メタルパッド配線200および201が形成される。これらの幅の広いパッド配線200および201により、ヒューズFU(M4)に対して溶断時に電流集中が生じるのを抑制する。
第4メタルパッド配線200に隣接して、第5メタルベッド配線202が配置され、これらのパッド配線200およびベッド配線202が結合される。一方、第4メタル配線184aおよび184bと第4メタルパッド配線201に接して、横方向に連続的に延在する第4メタル配線203が配置される。この第4メタル配線203表面上に溝形状第4ビア204が配置される。この第5メタル配線184a、184bおよびパッド配線181が第4メタル配線203に結合され、また溝形状第4ビア204が、第4ビア187aおよび187bに結合される。この第4メタル配線203は、複数のヒューズ素子に共通に配置され、その表面に形成される複数の単位第4ビア205により上層の配線に電気的に結合される。
また、ベッド配線202外部領域に、第4メタル配線206が配置され、この第4メタル配線206表面に溝形状第4ビア207が形成される。第4メタル配線203および206は、電源電圧VDDを伝達する。
図31に示すように、第4メタル配線層M4においても、破線矢印で示すヒューズトリミング領域195からの銅の熱拡散経路において、第4メタル配線203およびビア204によりヒューズボックス外部へ到達する拡散経路は遮断される。
また、図31においても、破線矢印で示す銅の熱拡散経路において隣接ヒューズ素子へ銅が熱拡散する可能性はあるものの、ヒューズボックス内の配線は、通常、同一電位に維持されており、この配線層においても、銅の熱拡散距離は、十分短くすることができ、隣接ヒューズ素子への銅の拡散は十分に抑制される。この変更例3でも、実施の形態1と同じ効果が得られる。
[実施の形態2]
図32は、この発明の実施の形態2による半導体記憶装置の構成を示すブロック図である。図32において、この半導体記憶装置は、メモリセルアレイ210、拡散防護壁211、Xデコーダ212、Yデコーダ213、およびセンスアンプ+トリミング回路214を備える。なお、これらメモリセルアレイ210、拡散防護壁211、Xデコーダ212、Yデコーダ213、およびセンスアンプ+トリミング回路214は、図1の配線溶断プログラム回路4の構成要素である。したがって、この半導体記憶装置は、図1に記載の内部回路2、ヒューズ情報利用回路3、配線溶断プログラム回路4、および信号入出力回路5を備えている。なお、メモリセルアレイ210、拡散防護壁211、Xデコーダ212、Yデコーダ213、およびセンスアンプ+トリミング回路214を構成するトランジスタは、上述の低耐圧トランジスタである。
メモリセルアレイ210は、図33に示すように、複数行複数列に配置された複数のメモリセルMCと、それぞれ複数行に対応して設けられた複数のワード線WLと、それぞれ複数列に対応して設けられた複数のビット線BLとを含む。各メモリセルMCは、ヒューズFUおよびNチャネルMOSトランジスタQを含む。ヒューズFUおよびトランジスタQは、ヒューズ電源電圧VDDQのラインと対応のビット線BLとの間に直列接続される。トランジスタQのゲートは、対応のワード線WLに接続される。ヒューズFUは、溶断されるか否かによってデータ信号を記憶する。ヒューズFUは、銅配線で形成される。銅拡散防護壁211は、メモリセルアレイ210に含まれる全メモリセルMCを囲むように形成され、メモリセルアレイ210の外部に銅原子が拡散するのを防止する。
図32に戻って、Xデコーダ212は、行アドレス信号に従って、複数のワード線WLのうちのいずれかのワード線WLを選択し、そのワード線WLを選択レベルの「H」レベルにして、そのワード線WLに対応する各トランジスタQを導通させる。Yデコーダ213は、列アドレス信号に従って、複数のビット線BLのうちのいずれかのビット線BLを選択する。センスアンプ+トリミング回路214は、Xデコーダ212によって選択されたワード線WLとYデコーダ213によって選択されたビット線BLとの交差部に配置されたメモリセルMCのデータ信号の書込/読出を行なう。
書込動作時は、ヒューズ電源電圧VDDQは高電圧にされる。行アドレス信号によって選択されたワード線WLはXデコーダ212によって選択レベルの「H」レベルにされ、そのワード線WLに対応する各トランジスタQが導通する。また、列アドレス信号に従ってYデコーダ213によって選択されたビット線BLは、センスアンプ+トリミング回路214によって所定時間だけ接地される。これにより、行アドレス信号および列アドレス信号によって選択されたメモリセルMCのヒューズFUに電流が流れ、ヒューズFUが溶断される。このとき、トランジスタQは線形領域で動作し、ヒューズFUはピンチ効果を用いて溶断される。なお、書込動作時にXデコーダ212からワード線WLに印加される選択レベルの電圧(トランジスタQのゲート電圧)は、トランジスタQの動作点が飽和領域から線形領域に移動するように、高電圧にされたヒューズ電源電圧VDDQよりも低く接地電圧よりも高い所定の電圧VDDFに設定される。
読出動作時は、ヒューズ電源電圧VDDQは接地電圧にされる。行アドレス信号によって選択されたワード線WLはXデコーダ212によって選択レベルの「H」レベルにされ、そのワード線WLに対応する各トランジスタQが導通する。また、列アドレス信号に従ってYデコーダ213によって選択されたビット線BLは、センスアンプ+トリミング回路214によって所定時間だけ読出電圧が印加される。行アドレス信号および列アドレス信号によって選択されたメモリセルMCのヒューズFUが溶断されている場合は、選択されたビット線BLは読出電圧に充電される。選択されたメモリセルMCのヒューズFUが溶断されていない場合は、選択されたビット線BLは読出電圧に充電されず、接地電圧となる。センスアンプ+トリミング回路214は、選択されたビット線BLに読出電圧を所定時間だけ与えた後に、そのビット線BLの電圧に応じた論理レベルのデータ信号を出力する。
図34は、拡散防護壁211の構成を示す図である。図34において、拡散防護壁211は、環状に形成されたメタル配線211aと、メタル配線211aの上に環状に形成されたビア211bとを含む。ビア211bは、直線的に連続的に形成される溝形状のビアである。メタル配線211aは、ヒューズFUと同じメタル配線層の配線である。ヒューズFUが第4メタル配線層の配線で形成されている場合は、メタル配線211aも第4メタル配線層の配線である。メタル配線211aには切れ目がない。この拡散防護壁211により、ヒューズFUを溶断させるときに発生した銅原子が周辺回路に拡散することが防止される。なお、複数のメタル配線層の各間には、銅拡散防止膜が形成されているので、銅原子が上下方向に拡散することもない。
各ワード線WLは、メタル配線211aと異なるメタル配線層のメタル配線215を介してXデコーダ212に接続される。各ビット線BLは、メタル配線211aと異なるメタル配線層のメタル配線216を介してYデコーダ213およびセンスアンプ+トリミング回路214に接続される。メタル配線211aが第4メタル配線層の配線である場合は、メタル配線215および216は、たとえば第1メタル配線層あるいは第2メタル配線層の配線である。あるいは、メタル配線215および216は、第4メタル配線層よりも上のメタル配線層の配線である。
図35は、メモリセルアレイ210に含まれる複数のメモリセルMCの要部のレイアウトを示す図である。複数のメモリセルMCは、各々が2行2列の4つのメモリセルMCを含む複数のメモリセルグループに分割されている。図35は、1つのメモリセルグループに含まれる4つのメモリセルMCのレイアウトを示している。
メモリセルMCのヒューズFUが形成されるメタル配線層(たとえば第4メタル配線層)は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A1〜A4に分割されている。矩形領域A1〜A4の長辺がX1軸に沿って配置され、矩形領域A1〜A4の短辺がY1軸に沿って配置されている。矩形領域A1,A2はY1軸の一方側(図中の右側)に配置され、矩形領域A3,A4はY1軸の他方側(図中の左側)に配置される。矩形領域A1,A4はX1軸の一方側(図中の上側)に配置され、矩形領域A2,A3はY1軸の他方側(図中の下側)に配置される。
領域A1において、X1軸と所定の間隔を開けて、X1軸に沿ってヒューズFUが配置される。ヒューズFUの中央部に隣接してダミーヒューズDFUが配置される。ダミーヒューズDFUの中央部に隣接して、矩形領域A1のX1軸と反対側の長辺に沿ってメタル配線220が配置される。矩形領域A1のX1軸と反対側の長辺に沿って、メタル配線220の一方側(図中の左側)にメタル配線221が配置され、メタル配線220の他方側(図中の右側)にメタル配線222が配置される。
メタル配線220の上方にビット線BLが形成され、メタル配線220は複数のビア223を介してビット線BLに接続される。ビット線BLは、Y1軸と平行な方向に延在している。メタル配線221の一方側(図中の左側)はヒューズFUの一方端に接続されている。メタル配線221の上方にメタル配線224が形成され、メタル配線221は複数のビア225を介してメタル配線224に接続されている。メタル配線224は、Y1軸の延びる方向に形成されており、ヒューズ電源電圧VDDQを伝達する。
メタル配線222の他方側(図中の右側)はヒューズFUの他方端に接続されている。メタル配線222は、複数のビア(図示せず)を介して下方のトランジスタQのドレインに接続されている。ビット線BLおよびメタル配線222,224にはヒューズFUを溶断させるための電流が流されるので、各々の幅は十分に広く設定されている。
領域A1,A2におけるレイアウトと領域A4,A3におけるレイアウトは、Y1軸を中心線として線対称になっている。また、領域A1,A4におけるレイアウトと領域A2,A3におけるレイアウトは、X1軸を中心線として線対称になっている。このため、領域A1,A4のメタル配線221は連続的に形成され、領域A2,A3のメタル配線221は連続的に形成されている。また、領域A1−A4に対応するメタル配線224は連続的に形成されている。
各ヒューズFUおよびダミーヒューズDFUの各々の配線幅は、メモリセルアレイ210内で最小線幅に設定されている。また、Y1軸方向に隣接する2本のヒューズFUの間隔、ヒューズFUとそれに隣接するダミーヒューズDFUとの間隔、ダミーヒューズDFUとそれに隣接するメタル配線220−222との間隔は、それぞれメモリセルアレイ210内の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
また、2本のヒューズFUの間と、ヒューズFUとダミーヒューズDFUの間には、ポーラスな低比誘電率の絶縁材料が充填されている。このため、ヒューズDFUを溶断させるときに、ヒューズFUの熱が隣接するヒューズFUおよびダミーヒューズDFUに伝導することにより、ヒューズFUの温度上昇が妨げられることがない。また、ピンチ効果を利用してヒューズFUを溶断させるので、ヒューズFUの中央部がトリミング領域226となる。
図36は、メモリセルMCのトランジスタQのレイアウトを示す図であって、図35と対比される図である。メモリセルMCのトランジスタQが形成されるシリコン基板の表面は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A11〜A14に分割されている。矩形領域A11〜A14は、図35の矩形領域A1〜A4に対応している。矩形領域A11〜A14の長辺がX2軸に沿って配置され、矩形領域A11〜A14の短辺がY2軸に沿って配置されている。矩形領域A11,A12はY2軸の一方側(図中の右側)に配置され、矩形領域A13,A14はY2軸の他方側(図中の左側)に配置される。矩形領域A11,A14はX2軸の一方側(図中の上側)に配置され、矩形領域A12,A13はY2軸の他方側(図中の下側)に配置される。
領域A11〜A14において、X2軸の方向に延在する8本のポリシリコン配線230が等間隔で形成される。領域A11,A12において、両端の2本以外の6本のポリシリコン配線230の間および両側の各々に不純物領域が形成される。領域A13,A14において、両端の2本以外の6本のポリシリコン配線230の間および両側の各々に不純物領域が形成される。領域A11〜A14の各々に配置された3本のポリシリコン配線230と、それらの間および両側の不純物領域がトランジスタQを構成する。3本のポリシリコン配線230は、そのトランジスタQのゲート電極を構成する。
図中の上側の4本のポリシリコン配線230の各々の中央部は、ビアを介して上方の第1メタル配線層のメタル配線231に接続される。メタル配線231は、図中の上端に形成されたポリシリコン配線230の上方の第1メタル配線層のメタル配線であるワード線WLに接続される。
図中の下側の4本のポリシリコン配線230の各々の中央部は、ビアを介して上方の第1メタル配線層のメタル配線232に接続される。メタル配線232は、図中の下端に形成されたポリシリコン配線230の上方の第1メタル配線層のメタル配線であるワード線WLに接続される。
各トランジスタQの4つの不純物領域のうちの1番目と3番目の不純物領域がドレイン領域となり、2番目と4番目の不純物領域がソース領域となる。領域A11のトランジスタQと領域A12のトランジスタQは、4番目の不純物領域(X2軸に沿った不純物領域)を共有している。領域A13のトランジスタQと領域A14のトランジスタQは、4番目の不純物領域(X2軸に沿った不純物領域)を共有している。各不純物領域は、複数のビアを介して上方の第1メタル配線層のメタル配線233に接続される。
図37は、メモリセルMCのトランジスタQの上方の第1メタル配線層のレイアウトを示す図であって、図36と対比される図である。第1メタル配線層は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A21〜A24に分割されている。矩形領域A21〜A24は、図36の矩形領域A11〜A14に対応している。矩形領域A21〜A24の長辺がX3軸に沿って配置され、矩形領域A21〜A24の短辺がY3軸に沿って配置されている。矩形領域A21,A22はY3軸の一方側(図中の右側)に配置され、矩形領域A23,A24はY3軸の他方側(図中の左側)に配置される。矩形領域A21,A24はX3軸の一方側(図中の上側)に配置され、矩形領域A22,A23はY3軸の他方側(図中の下側)に配置される。
領域A21,A24の上側の長辺に沿ってワード線WLが配置され、領域A21,A24の間の短辺に沿ってメタル配線231が配置され、メタル配線231の上端はワード線WLに接続される。領域A22,A23の下側の長辺に沿ってワード線WLが配置され、領域A22,A23の間の短辺に沿ってメタル配線232が配置され、メタル配線232の下端はワード線WLに接続される。
領域A21,A22において、2本のワード線WLの間に、X3軸の方向に延びる7本のメタル配線233が配置される。メタル配線233の中央部の上方に、Y3軸方向に延びるメタル配線240が形成され、2番目と4番目と6番目のメタル配線233の各々が複数のビアを介してメタル配線240に接続される。メタル配線240は、さらに上方のビット線BLに接続される。
1〜3番目のメタル配線233の一方端部(メタル配線231と反対側の端部)の上方に、Y3軸方向に延びるメタル配線241が形成され、1番目と3番目のメタル配線233の各々が複数のビアを介してメタル配線241に接続される。メタル配線241は、さらに上方の図35のメタル配線222を介してヒューズFUに接続される。
5〜7番目のメタル配線233の一方端部(メタル配線232と反対側の端部)の上方に、Y3軸方向に延びるメタル配線242が形成され、5番目と7番目のメタル配線233の各々が複数のビアを介してメタル配線242に接続される。メタル配線242は、さらに上方の図35のメタル配線222を介してヒューズFUに接続される。領域A24,A23におけるレイアウトと領域A21,A22におけるレイアウトとは、Y3軸を中心線として線対称になっている。
以上のように、実施の形態2では、メモリセルアレイ210に含まれる複数のヒューズFUを1つの拡散防護壁211で囲むので、各ヒューズ毎に拡散防護壁で囲んでいた従来に比べ、レイアウト面積の縮小化を図ることができる。メモリセルアレイ210の周りを拡散防護壁211で囲んだので、銅の拡散を防止することができ、拡散した銅によって周辺回路が誤動作するのを防止することができる。
また、ヒューズFUに隣接してダミーヒューズDFUを設け、ヒューズFUおよびダミーヒューズDFUの各々の配線幅を最小線幅に設定し、隣接する2本のヒューズFUの間隔を最小間隔に設定し、ヒューズFUおよびダミーヒューズDFUの間隔を最小間隔に設定した。したがって、OPCによってヒューズFUおよびダミーヒューズDFUの露光条件が最適化されるので、設計図におけるヒューズFUの寸法と製品におけるヒューズFUの寸法は同じになる。したがって、最小線幅のヒューズFUを形成することができ、小さな電流でヒューズFUを溶断させることができる。
また、隣接する2本のヒューズFUの間と、隣接するヒューズFUとダミーヒューズDFUの間とにポーラスな低比誘電率材料で形成された絶縁層を設けたので、ヒューズFUの熱が他のヒューズFUやダミーヒューズDFUに伝導してヒューズFUの温度上昇が抑制されるのを防止することができる。したがって、ダミーヒューズDFUを設けたことによりヒューズFUの溶断が妨げられることはない。
また、ピンチ効果を利用してヒューズFUを溶断させるので、バタフライ・ウィングが他のヒューズFUやダミーヒューズDFUなどに接触することは無い。
なお、この実施の形態2では、メモリセルアレイ210の周りを拡散防護壁211で囲んだが、半導体記憶装置の周りに他のロジック回路が搭載されており、かつXデコーダ212、Yデコーダ213、およびセンスアンプ+トリミング回路214に対する銅の拡散の影響が小さい場合は、図38に示すように、半導体記憶装置全体の周りを拡散防護壁211で囲んでもよい。
[変更例]
図39は、この実施の形態2の変更例を示す図であって、図35と対比される図である。図39において、図35と同様に、メモリセルMCのヒューズFUが形成されるメタル配線層(たとえば第4メタル配線層)は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A1〜A4に分割されている。矩形領域A1〜A4の長辺がX1軸に沿って配置され、矩形領域A1〜A4の短辺がY1軸に沿って配置されている。矩形領域A1,A2はY1軸の一方側(図中の右側)に配置され、矩形領域A3,A4はY1軸の他方側(図中の左側)に配置される。矩形領域A1,A4はX1軸の一方側(図中の上側)に配置され、矩形領域A2,A3はY1軸の他方側(図中の下側)に配置される。
領域A1−A4において、X1軸を挟むようにして2本のワード線WLが所定の間隔を開けて平行に配置される。領域A1において、ワード線WLと所定の間隔を開けて、ワード線WLに平行にヒューズFUが配置される。ヒューズFUの中央部に隣接して、矩形領域A1のX1軸と反対側の長辺に沿ってメタル配線250が配置される。矩形領域A1のX1軸と反対側の長辺に沿って、メタル配線250の一方側(図中の左側)にメタル配線251が配置され、メタル配線250の他方側(図中の右側)にメタル配線252が配置される。
メタル配線250の上方にビット線BLが形成され、メタル配線250は複数のビア23を介してビット線BLに接続される。ビット線BLは、Y1軸と平行に形成されている。メタル配線251の一方側(図中の左側)はヒューズFUの一方端に接続されている。メタル配線251の上方にメタル配線254が形成され、メタル配線251は複数のビア255を介してメタル配線254に接続されている。メタル配線254は、Y1軸の延びる方向に形成されており、ヒューズ電源電圧VDDQを伝達する。
メタル配線252の他方側(図中の右側)はヒューズFUの他方端に接続されている。メタル配線252は、複数のビア(図示せず)を介して下方のトランジスタQのドレインに接続されている。ビット線BLおよびメタル配線252,254にはヒューズFUを溶断させるための電流が流されるので、各々の幅は十分に広く設定されている。
領域A1,A2におけるレイアウトと領域A4,A3におけるレイアウトは、Y1軸を中心線として線対称になっている。また、領域A1,A4におけるレイアウトと領域A2,A3におけるレイアウトは、X1軸を中心線として線対称になっている。このため、領域A1,A4のメタル配線251は連続的に形成され、領域A2,A3のメタル配線251は連続的に形成されている。また、領域A1−A4に対応するメタル配線254は連続的に形成されている。
ヒューズFUおよびワード線WLの各々の配線幅は、メモリセルアレイ210内で最小線幅に設定されている。また、隣接する2本のワード線WLの間隔、ヒューズFUとそれに隣接するワード線WLとの間隔、ヒューズFUとそれに隣接するメタル配線250−252との間隔は、それぞれメモリセルアレイ210内の最小間隔に設定されている。したがって、製造プロセスのOPCにおいてヒューズFUおよびワード線WLの露光条件が最適化されるので、最小線幅のヒューズFUを形成することができる。
また、ヒューズFUとワード線WLの間と、ヒューズFUとメタル配線250−252の間には、ポーラスな低比誘電率の絶縁材料が充填されている。このため、ヒューズDFUを溶断させるときに、ヒューズFUの熱が隣接するワード線WLおよびメタル配線250−252に伝導することにより、ヒューズFUの温度上昇が妨げられることがない。また、ピンチ効果を利用してヒューズFUを溶断させるので、ヒューズFUの中央部がトリミング領域256となる。なお、ピンチ効果を利用してヒューズFUを溶断させるので、バタフライ・ウィングがワード線WLなどに接触することは無い。
図40は、メモリセルMCのトランジスタQのレイアウトを示す図であって、図39と対比される図である。メモリセルMCのトランジスタQが形成されるシリコン基板の表面は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A11〜A14に分割されている。矩形領域A11〜A14は、図39の矩形領域A1〜A4に対応している。矩形領域A11〜A14の長辺がX2軸に沿って配置され、矩形領域A11〜A14の短辺がY2軸に沿って配置されている。矩形領域A11,A12はY2軸の一方側(図中の右側)に配置され、矩形領域A13,A14はY2軸の他方側(図中の左側)に配置される。矩形領域A11,A14はX2軸の一方側(図中の上側)に配置され、矩形領域A12,A13はY2軸の他方側(図中の下側)に配置される。
領域A11〜A14において、X2軸と平行な方向に延在する8本のポリシリコン配線260が等間隔で形成される。領域A11,A12において、8本のポリシリコン配線260の間および両側の各々に不純物領域が形成される。領域A13,A14において、8本のポリシリコン配線260の間および両側の各々に不純物領域が形成される。領域A11〜A14の各々に配置された4本のポリシリコン配線260と、それらの間および両側の不純物領域がトランジスタQを構成する。4本のポリシリコン配線260は、対応するトランジスタQのゲート電極を構成する。
図中の上側の4本のポリシリコン配線260の各々の中央部は、ビアを介して上方の第1メタル配線層のメタル配線261に接続される。図中の下側の4本のポリシリコン配線260の各々の中央部は、ビアを介して上方の第1メタル配線層のメタル配線262に接続される。
各トランジスタQの5つの不純物領域のうちの1番目と3番目と5番目の不純物領域がソース領域となり、2番目と4番目の不純物領域がドレイン領域となる。領域A11のトランジスタQと領域A12のトランジスタQは、5番目の不純物領域(X2軸に沿った不純物領域)を共有している。領域A13のトランジスタQと領域A14のトランジスタQは、5番目の不純物領域(X2軸に沿った不純物領域)を共有している。各不純物領域は、複数のビアを介して上方の第1メタル配線層のメタル配線263に接続される。
図41は、メモリセルMCのトランジスタQの上方の第1メタル配線層のレイアウトを示す図であって、図40と対比される図である。第1メタル配線層は、それぞれ4つのメモリセルMCに対応する4つの矩形領域A21〜A24に分割されている。矩形領域A21〜A24は、図40の矩形領域A11〜A14に対応している。矩形領域A21〜A24の長辺がX3軸に沿って配置され、矩形領域A21〜A24の短辺がY3軸に沿って配置されている。矩形領域A21,A22はY3軸の一方側(図中の右側)に配置され、矩形領域A23,A24はY3軸の他方側(図中の左側)に配置される。矩形領域A21,A24はX3軸の一方側(図中の上側)に配置され、矩形領域A22,A23はY3軸の他方側(図中の下側)に配置される。
領域A21,A24の間の短辺に沿ってメタル配線261が配置される。メタル配線261の下端部の上方に、X3軸方向に延びるメタル配線273が形成され、メタル配線261はビアおよびメタル配線273を介して、さらに上方のワード線WLに接続される。また、領域A22,A23の間の短辺に沿ってメタル配線262が配置される。メタル配線262の下端部の上方に、X3軸方向に延びるメタル配線274が形成され、メタル配線262はビアおよびメタル配線274を介して、さらに上方のワード線WLに接続される。
領域A21,A22において、X3軸の方向に延びる9本のメタル配線263が配置される。メタル配線263の中央部の上方に、Y3軸方向に延びるメタル配線270が形成され、1番目と3番目と5番目と7番目と9番目のメタル配線263の各々が複数のビアを介してメタル配線270に接続される。メタル配線270は、さらに上方のビット線BLに接続される。
2〜4番目のメタル配線263の一方端部(メタル配線261と反対側の端部)の上方に、Y3軸方向に延びるメタル配線271が形成され、2番目と4番目のメタル配線263の各々が複数のビアを介してメタル配線271に接続される。メタル配線271は、さらに上方の図39のメタル配線252を介してヒューズFUに接続される。
6〜8番目のメタル配線263の一方端部(メタル配線262と反対側の端部)の上方に、Y3軸方向に延びるメタル配線272が形成され、6番目と8番目のメタル配線263の各々が複数のビアを介してメタル配線272に接続される。メタル配線272は、さらに上方の図39のメタル配線252を介してヒューズFUに接続される。領域A24,A23におけるレイアウトと領域A21,A22におけるレイアウトとは、Y3軸を中心線として線対称になっている。この変更例でも、実施の形態2と同じ効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。