CN101150113A - 半导体器件和提高电熔断器的电阻值的方法 - Google Patents

半导体器件和提高电熔断器的电阻值的方法 Download PDF

Info

Publication number
CN101150113A
CN101150113A CNA2007100069083A CN200710006908A CN101150113A CN 101150113 A CN101150113 A CN 101150113A CN A2007100069083 A CNA2007100069083 A CN A2007100069083A CN 200710006908 A CN200710006908 A CN 200710006908A CN 101150113 A CN101150113 A CN 101150113A
Authority
CN
China
Prior art keywords
electric fuse
insulating layer
fuse
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100069083A
Other languages
English (en)
Other versions
CN101150113B (zh
Inventor
岩本猛
河野和史
荒川政司
米津俊明
大林茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101150113A publication Critical patent/CN101150113A/zh
Application granted granted Critical
Publication of CN101150113B publication Critical patent/CN101150113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

所提供的是一种具有电熔断器结构的半导体器件，所述电熔断器结构接收电流的供给以便可以在不损坏熔断器周围部分的情况下被切断。电熔断器电连接在电路和作为备用电路的冗余电路之间。在利用树脂密封这些电路之后，熔断器可以通过从外部接收电流的供给而被切断。电熔断器形成在精细层中，且由主布线和阻挡膜制成。主布线和阻挡膜中每一个的线性膨胀系数大于每一个绝缘层的线性膨胀系数。主布线和阻挡膜中每一个的熔点低于每一个绝缘层的熔点。

Description

半导体器件和提高电熔断器的电阻值的方法
相关申请的交叉引用
本申请要求于2006年9月21日提交的日本专利申请No.2006-256226的优先权，据此将其内容通过参考引入本申请。
技术领域
本发明涉及一种接收电流供给以便允许增加器件本身的电阻的半导体器件和一种提高电熔断器的电阻的方法。
背景技术
迄今为止，已经使用了一种接收电流供给以允许增加熔断器本身的电阻的熔断器。在本说明书中，将这样的熔断器称为电熔断器。电熔断器设置在绝缘层内部。在本说明书中，将具有绝缘层和电熔断器的结构称为电熔断器结构。在本说明书中，电熔断器电阻的增加例如为这样的现象：流入到电熔断器中的电流的值变小，也就是说，电熔断器变成具有比以前高的电阻的状态；或者为这样的现象：与电熔断器的两端相连接的两个元件之间的电流流动完全停止，也就是说，电熔断器被切断或熔融/切断，或者是电熔断器的电阻变为无限大。本说明书中所描述的电熔断器的示例包括用于使电路不可能使用的熔断器、用在模拟器件等中以调整器件电压的熔断器以及用作标志以便留下工艺、测试结果等的痕迹的熔断器。
[专利文件1]WO97/12401的小册子
[专利文件2]USPNo.5969404
[专利文件3]USPNo.6323535
[专利文件4]USPNo.6433404
[非专利文件1]由V.Klee等人发表于IEDM会议(2001)的题为“A 0.13μm logic based embedded DRAM technology with electricalfuse，Cu interconnect in SiLkTM，sub-7ns access and its extension to the0.10μm generation”的文章。
发明内容
常规的电熔断器的电阻增加是通过电迁移现象实现的。为此，在一些情况下，需要向电熔断器供给大电流。在这样的情况下，电熔断器周围的结构会被从熔断器产生的热所损坏。
考虑到上述问题，得出了本发明。因而，本发明的一个目的是提供一种允许增加器件本身的电阻而不损坏任何周围结构的半导体器件和一种提高电熔断器的电阻的方法。
本发明的一个方面在于一种半导体器件，其包括绝缘层和形成在该绝缘层中的电熔断器。该电熔断器具有比绝缘层的线性膨胀系数大的线性膨胀系数，且进一步地具有比绝缘层的熔点低的熔点。
根据此结构，即使供给到电熔断器的电流值较小，也可以提高电熔断器的电阻。因而，从电熔断器产生的热量也较小。结果，可以防止电熔断器周围的结构受到损坏。
本发明的另一方面在于一种半导体器件，其包括：半导体衬底；形成在半导体衬底上方的栅电极；覆盖栅电极的层间电介质；形成在层间电介质上方的精细层；形成在精细层上方的半球形层；形成在半球形层上方的球形层；以及形成在选自精细层、半球形层和球形层中的至少一个中的电熔断器。
根据此结构，当向电熔断器供给电流时，从电熔断器产生的热到达半导体衬底所经历的距离较大；因此，可以增加电熔断器的电阻而不损坏半导体衬底。
本发明的又一方面在于一种半导体器件，其包括：绝缘层；以及电熔断器，该电熔断器形成在绝缘层中且具有包括直线部分和弯曲部分的曲折形状，其中在靠近弯曲部分的部位之间的距离小于在除了靠近弯曲部分的部位以外的部位之间的距离。
根据此结构，由于电熔断器是曲折的，来自电熔断器中心部分的热不易于扩散到外部。因此，可以阻止电熔断器周围的结构被从电熔断器产生的热所损坏。此外，由于大量的热只是局部地供给到弯曲部分，所以可缩短电熔断器电阻增加所需的时间。
本发明的一个不同方面在于一种增加电熔断器的电阻的方法，其中将电流供给到上述电熔断器中的任意一个中。这样，电熔断器熔融且进一步断裂。此后，利用毛细现象将熔融的电熔断器的一部分吸收到裂缝中。结果，在电熔断器中形成了不连续的部分。根据此方法，电熔断器可以通过比使用电迁移来切断电熔断器的任意常规方法中供给到电熔断器的电流更小的电流而被切断。
本发明的又一不同方面在于一种增加电熔断器的电阻的方法，包括以下步骤：将电流供给到上述电熔断器中的任意一个中，从而利用箍缩效应使电熔断器变窄；以及然后停止电流供给，从而利用电熔断器的保持力在电熔断器中形成腔。根据此方法，电熔断器可以通过比上述利用毛细现象来切断电熔断器的方法中供给到电熔断器的电流更小的电流而被切断。
附图说明
图1是图示安装了本发明实施例的电熔断器的电路的结构的示意图。
图2是图示其中形成了实施例的电熔断器结构的整个半导体器件的结构的视图。
图3是图示具有曲折形状的实施例的电熔断器的示意图。
图4是沿图3中的线IV-IV所获得的截面视图。
图5是图示只由直线部分制成的实施例的电熔断器的示意图。
图6是沿图5中的线VI-VI所获得的截面视图。
图7是图示具有曲折形状的实施例的电熔断器的另一示例的示意图。
图8是图示具有曲折形状的实施例的电熔断器的直线部分通过泄漏或固体溶解而彼此接触的状态的照片。
图9是图示实施例的电熔断器结构的基本示例的视图。
图10是实施例的电熔断器结构的第一不同示例。
图11A是实施例的电熔断器结构的第二不同示例。
图11B是实施例的电熔断器结构的第三不同示例。
图12A是实施例的电熔断器结构的第四不同示例。
图12B是实施例的电熔断器结构的第五不同示例。
图13是实施例的电熔断器结构的第六不同示例。
图14A是实施例的电熔断器结构的第七不同示例。
图14B是实施例的电熔断器结构的第八不同示例。
图15是实施例的电熔断器结构的第九不同示例。
图16A是实施例的电熔断器结构的第十不同示例。
图16B是实施例的电熔断器结构的第十一不同示例。
图17是实施例的电熔断器结构的第十二不同示例。
图18A是实施例的电熔断器结构的第十三不同示例。
图18B是实施例的电熔断器结构的第十四不同示例。
图19是实施例的电熔断器结构的第十五不同示例。
图20A是实施例的电熔断器结构的第十六不同示例。
图20B是实施例的电熔断器结构的第十七不同示例。
图21是用于解释当电流流入到作为实施例基本示例的电熔断器中时，作用在此电熔断器上的力的方向的视图。
图22是用于解释基本示例的电熔断器膨胀的状态的视图。
图23是图示当基本示例的电熔断器被切断时其第一状态的顶视图。
图24是沿图23中的线XXIV-XXIV所获得的截面视图。
图25是图示当基本示例的电熔断器被切断时其第二状态的顶视图。
图26是沿图25中的线XXVI-XXVI所获得的截面视图。
图27是图示当基本示例的电熔断器被切断时其第三状态的顶视图。
图28是沿图27中的线XXVIII-XXVIII所获得的截面视图。
图29是图示当基本示例的电熔断器被切断时其第四状态的顶视图。
图30是沿图29中的线XXX-XXX所获得的截面视图。
图31是图示当基本示例的电熔断器被切断时其第五状态的顶视图。
图32是沿图31中的线XXXII-XXXII所获得的截面视图。
图33是示出电熔断器被吸收到在电熔断器结构中的绝缘层中形成的裂缝中的状态的(横截面)照片。
图34是示出电熔断器被吸收到在电熔断器结构中的绝缘层中形成的裂缝中的状态的(顶表面)照片。
图35是图示作为不合适脉冲的电流脉冲以及作为合适脉冲的电流脉冲的视图。
图36是示出通过作为不合适脉冲的电流脉冲而被切断的电熔断器以及通过作为合适脉冲的电流脉冲而被切断的电熔断器的照片。
图37是示出电流脉冲的上升时间与电熔断器被切断后和切断前的电阻比之间的关系的图。
图38是图示只由直线部分制成的电熔断器的切断部分的位置的示例的顶视图。
图39是其中绘制了每个只由直线部分制成的多个电熔断器的切断部分的位置的图表。
图40是用于解释其中中心部分要被选择性切断的电熔断器结构的视图。
图41是示出了其中中心部分被选择性切断的电熔断器结构的照片。
图42是图示直线部分之间的距离的视图。
图43是图示直线部分通过切片(cut piece)而短路的状态的视图。
图44是图示具有用于防止直线部分短路的构造的电熔断器结构的视图。
图45是用于解释利用箍缩效应来切断电熔断器的方法的视图。
图46是示出通过箍缩效应来切断电熔断器的照片。
图47是时间与距离之间的关系的曲线图，所述距离为当电熔断器的温度保持在1200℃时温度为600℃的部位和电熔断器之间的距离。
具体实施方式
此后将参考附图来描述根据本发明的半导体器件的实施例以及根据本发明的增加电熔断器电阻的方法。
实施例1
本发明实施例1的电熔断器并非如现有技术的在形成栅电极的同一层中所形成的任意电熔断器。实施例1的电熔断器形成在半导体器件中包括精细层(fine layer)、半球形层(semiglobal layer)和球形层(global layer)的多层结构中的精细层中。因此，可以防止电熔断器损坏其半导体衬底。
根据实施例1的半导体器件的结构，诸如为了增加熔断器电阻而用于控制电流流动的晶体管之类的其它元件可以设置在从半导体衬底到电熔断器的空间中。因此，可以使在平行于半导体器件的半导体衬底主表面的方向上设置的元件的占用面积较小。
实施例1的电熔断器的电阻增加不是通过任意的电迁移现象而是通过毛细现象来实现的。因而，只通过使相对较小的电流流入到电熔断器中，就可以增加电熔断器的电阻。结果，可以防止电熔断器周围的结构受到损坏。此外，可以大大缩短电熔断器电阻增加所需的时间。
在实施例1中，电熔断器是用于将冗余电路与任何其它电路彼此电隔离的部件。然而，本发明的电熔断器的用途不限于此。本发明的电熔断器可以应用于任意产品，只要该产品具有可以通过接收电流供给而增加的电阻即可。较为适合地，电熔断器的原材料是金属或金属化合物。然而，本发明的电熔断器的原材料不限于此，只要是以下要描述的电阻增加方法可以应用的原材料即可。
首先，这里具体描述实施例1的电熔断器结构。如图1所示，实施例1的电熔断器(电熔断器10)设置在半导体器件内部，且其连接到电源电极VDD和接地电极VSS以处于它们之间。电阻器60设置在电熔断器10的端子10a与电源电极VDD之间，且电阻器70设置在电熔断器10的端子10b和接地电极VSS之间。晶体管40和判决电路50连接到晶体管70和端子10b之间的布线。判决电路50是用于检测电熔断器10的电阻是否变为预定值或更高的电路。反相器电路30连接到晶体管40的栅电极。根据从反相器电路30供给到晶体管40的电信号，电流从电源电极VDD经过电熔断器10流到接地电极VSS。因而，在实施例1的增加电熔断器10的电阻的方法中，可以根据从外部供给到晶体管40的电信号来控制是否增加电熔断器的电阻。通过判决电路50来判定电熔断器10的电阻是否超过预定值。
接着，这里参考图2来描述实施例1的半导体器件的结构。实施例1的半导体器件具有多个堆叠的金属布线层。这些金属布线层按照从半导体衬底SC一侧向上的顺序分别被称作M1，M2，......，M8和M9。金属布线层通过过孔而彼此连接。这些过孔按照从半导体衬底SC一侧向上的顺序分别被称作V1，V2，......，V7和V8。
在包括金属布线层M1，M2，......，M8和M9和过孔V1，V2，......，V7和V8的层中，位于下侧的层称为精细层100，而位于上侧的层称为球形层300。位于精细层100和球形层300之间的层称作半球形层200。
在构成半导体器件的金属布线层中，精细层100中的金属布线层均具有最小的布线宽度和厚度。半球形层200中的金属布线层均具有比精细层100中的金属布线层更大的布线宽度和更大的厚度。球形层300中的金属布线层均具有比半球形层200中的金属布线层更大的布线宽度和更大的厚度。在表1中示出了精细层100、半球形层200和球形层300的尺寸的示例。
表1
 布线宽度(μm)   布线厚度(nm)
  精细层  0.12   200
  半球形层  0.3   400
  球形层  0.6   1000
精细层100、半球形层200和球形层300的尺寸根据半导体器件的种类以及布线的材料而变化。因而，表1仅示出了这三层的尺寸之间的关系的示例。
在常规的半导体器件中，与图2中所示覆盖有层间电介质CA(TEOS，原硅酸四乙酯)的栅电极层GA等同的布线层部分地用作电熔断器。因此，当大电流供给到电熔断器从而使电熔断器的预定部分的电阻较高时，常规器件的半导体衬底及其周围的部分会受到从电熔断器所产生的热的损坏。为此，在实施例1中，将电熔断器10设置在精细层100中的金属布线层M1至M5附近。
构成精细层100的金属布线层M1至M5根据用于多层(一般地，层的数目约从4至6)的单一规则而形成，这点与用于构成半球形层200的金属布线层M6和M7以及构成球形层300的金属布线层M8和M9的规则不同。因此，电熔断器10可以形成在精细层100中的任意一层中。例如，电熔断器10可以形成在金属布线层M5附近，该金属布线层5形成在离半导体衬底SC最远的位置处。
因而，当电流供给到电熔断器10时，可以防止从电熔断器10中产生的热在半导体衬底SC上产生不利的效应。即使电熔断器10形成在半球形层200或球形层300中，也可以防止电熔断器10在半导体衬底SC上产生不利的效应。换句话说，即使电熔断器10形成在精细层100、半球形层200和球形层300中的任意一层中，或者电熔断器10和与其等同的一个或多个电熔断器形成在这些层中的任意两个或全部中时，也可以防止电熔断器10在半导体衬底SC上产生不利的效应。
在实施例1的半导体器件中，具有低电阻的金属布线层用作电熔断器10。因而，即使供给到电熔断器10的电流值较小，也可以增加电熔断器10的电阻。
图3和图4分别是实施例1的电熔断器10和其周围部分的顶视图和截面视图。实施例1的电熔断器10具有由直线部分10d和弯曲部分10c组成的曲折形状。实施例1的电熔断器结构可以具有仅由直线部分制成的电熔断器10，如图5和图6中所示。然而，当具有曲折形状的电熔断器10与仅由直线部分制成且具有与曲折的电熔断器10相同长度的任意电熔断器相比时，曲折的电熔断器10具有的优势在于，即使当供给到熔断器10的电流值较小时，也可以使熔断器10的电阻较大。
如图3至图6所示，在实施例1的电熔断器结构中，电熔断器10被均由导电材料制成的金属布线层M1至M5和过孔V1至V4围绕。图3至图6中所示的金属布线层M1至M5和过孔V1至V4均是与其它导电层电绝缘的电浮置导电层。因而，即使电熔断器10熔融而泄漏到熔断器10周围的一个或多个绝缘层中，金属布线层M1至M5以及过孔V1至V4也可以防止泄漏的熔断器在任何不同电路上产生不利的效应。
实施例1的电熔断器10可以具有图7所示的结构。具体而言，弯曲部分10c的数目和直线部分10d的数目均不限于任意特定的数值。
图8是示出电熔断器10被实际切断的示例的状态的照片。从图8中可以理解到，当曲折的电熔断器10被切断时，其彼此相邻的部分相互形成了接触从而产生泄漏，且进一步地，在电熔断器10以下的一部分由于转变成固体溶液的部分的体积膨胀而断裂。换句话说，应理解到只将电熔断器10曲折的想法并不可能增加电熔断器10的电阻且同时防止电熔断器10在其周围的结构上产生不利的效应。
因而，实施例1的电熔断器10具有图9所示的结构，以便增加电熔断器10的电阻同时可以防止电熔断器10在其周围的结构上产生不利的效应。
如图9所示，电熔断器10由主布线1和覆盖主布线1的下表面和布线1的两个侧表面的阻挡膜3制成。电熔断器10在由绝缘层2制成且平行于半导体衬底SC的主表面的沟槽2a内部延伸。电熔断器10和绝缘层2覆盖有绝缘层4。绝缘层5形成在绝缘层4上。
主布线1由金属层或金属化合物层制成，且具有比绝缘层2、绝缘层4和绝缘层5中每一个都低的熔点。阻挡膜3是金属层或金属化合物层，或者具有堆叠这些层的结构。阻挡膜3的熔点高于主布线1的熔点且低于绝缘层2和4的熔点。此外，主布线1的线性膨胀系数大于阻挡膜3的线性膨胀系数，且阻挡膜3的线性膨胀系数大于或等于绝缘层2、4和5每一个的线性膨胀系数。
在实施例1的半导体器件中，主布线1由铜膜制成，且阻挡膜3是钽膜。绝缘层2和5都是SiOC膜，其是具有3或更小的介电常数的低k膜，而绝缘膜4是SiN膜。然而，主布线1、阻挡膜3和绝缘体层2、4和5的材料不限于上述的材料，只要这些材料满足上述的关于线性膨胀系数和熔点的关系即可。例如，绝缘层4可以是氮化硅膜(SiN膜)。如表2所示，主布线1的材料可以是Al、Cu、Ta、Ti或W。
表2
  线性膨胀系数(10-6/K) 熔点(℃)
  300K   600K   800K   1000K
  Al   23.2   28.4   34   -   660.4
  Cu   16.6   18.9   20.3   22.4   1084.5
  Ta   6.3   -   -   7.3   2996
  Ti   8.7   10.4   11.1   11.5   1675
  W   4.5   4.7   5   5.2   3387
  在半导体领域中使用的氧化物膜或氮化物膜 0.5-10 - - -   约1000-1600
本发明的电熔断器结构不限于图9所示的结构，且可以是图10至图20B中每一个所示的结构。图10至图20B中所示的结构基本上具有与图9中所示的电熔断器结构类似的结构，因此，在这些结构中对彼此公共的每个部件或部分使用相同的参考标号，并且不再重复对其的描述。图11A、12A、14A、16A、18A和20A分别对应于图11B、12B、14B、16B、18B和20B。形成图11A中所示结构和图11B中所示结构中的哪一个取决于使用的生产工艺。因而，在一个器件中，可以形成图11A、12A、14A、16A、18A和20A中所示结构中的任何一个结构以及图11B、12B、14B、16B、18B和20B中所示结构中与其对应的一个结构。
在图10所示的结构中，绝缘层4由绝缘层4a和绝缘层4b组成。绝缘层4a是SiCO层且绝缘层4b是SiCN层。
在图11A、11B、12A、12B中所示的每个结构中，阻挡膜3具有三层结构。该三层结构由形成在沟槽2a的侧面上的Ti膜3a、形成在Ta膜3a的内侧面上的TaN膜3b以及形成在TaN膜3b的内侧面和沟槽2a的底表面上的Ta膜3c组成。
在图13至图20B中所示的结构中，由CoW、CoWP、CoP或CoPB制成的金属盖膜9形成在主布线1上。金属盖膜9的电阻高于主布线1的电阻。因而，当金属盖膜9制作在主布线1上时，相对于仅由主布线1产生的热量，产生了更大的热量。简而言之，电熔断器10的电阻可以在更短的时间内增加。金属盖膜9可以形成在阻挡膜3上。金属盖膜9形成在主布线1的整个上表面上，从而具有防止产生主布线1的电迁移的功能。在实施例1中，将由CoW、CoWP、CoP或CoPB制成的金属盖膜9作为盖膜的示例来进行描述。然而，可以在主布线1上形成任何膜，只要该膜具有比主布线1的电阻更高的电阻即可。
在图17至图20B所示的结构中，没有形成绝缘层4。在这种情况下，在绝缘层5中形成裂缝6。
以下将描述当实施例1的电熔断器的电阻增加时所产生的效应，特别地，当电熔断器被切断时所产生的效应。
首先，这里使用表3来描述当金属液化时在实施例1中构成主布线1的金属的体积膨胀系数。
表3
  室温下的密度(g/cm3)   液化金属密度(g/cm3)   参考熔点(℃)
  铝   2.69   2.5(800℃)   660.4
  铜   8.93   7.8(1200℃)   1084.5
  铁   7.86   7.1(1550℃)   1535
从表3可以理解，这些金属中的每一种的密度在液化后比在液化前小。这点证明了液化后的每个金属的体积比液化前的金属体积有所增加。如表3所示，与液化有关的金属的体积膨胀系数如下：Al的体积膨胀系数为8％(2.69/2.5＝1.08)；铜的体积膨胀系数为14％(8.93/7.8＝1.14)；且铁的体积膨胀系数为11％(7.86/7.1＝1.11)。因此，可以看出在铝、铜和铁之中，铜的体积膨胀系数最大。
考虑上述内容，参考图21和图22，描述当电熔断器10的电阻增加时所产生的效应，特别地，当电熔断器10被切断时所产生的效应。
在图21中所示的电熔断器10中，电流沿着与纸面正交的方向流动，即，沿着主布线1延伸的方向，由此在主布线1中产生焦耳热。因而，主布线1的温度开始升高。结果，基于金属布线1、阻挡膜3和绝缘层2、4和5的线性膨胀系数之间的差别，在其每一个中产生了热应力。
在实施例1的电熔断器结构中，绝缘层4的线性膨胀系数远低于主布线1的线性膨胀系数。由此，绝缘层4的膨胀程度小于主布线1的膨胀程度。绝缘层4与主布线1形成接触。因而，即使主布线1膨胀，绝缘层4也限制该膨胀。结果，如图21所示，在主布线1的上部产生了张力，而在绝缘层4的下部产生了压力，使得在图21中所圈出的部分中产生了应力集中。
当主布线1的温度进一步升高时，构成主布线1的金属从固体变为液体。简而言之，金属经历了相变。这样，主布线1的体积进一步增加。这时，主布线1的膨胀受到了阻挡膜3的限制。由此，主布线1只向上膨胀，如图22中的黑线所围住的白色箭头所示，因而将绝缘层4向上推动。
基于在主布线1被液化前在主布线1的上部两端产生应力集中以及绝缘层4被向上推动的共同效应，在绝缘层4和5中从产生应力集中的点产生裂缝6，且这些点起开始点的作用。
通过产生裂缝6，在绝缘层4中产生了一个腔。该腔的宽度非常小。主布线1液化，且因而通过毛细现象将液化的主布线1吸收到裂缝6中。结果，在主布线1中，在与产生裂缝6的位置不同的位置处形成了不连续的部分。
在图23至图32中，按时间顺序图示了上述切断电熔断器10所经历的一系列状态。这些图的标号越大，所图示的状态越靠后。图23、25、27、29和31均为顶视图，而图24、26、28、30和32均为截面视图。
如图31和图32所示，当预定量的液化主布线1通过毛细现象而被吸收到裂缝6中时，主布线1和阻挡膜3被切断。阻挡膜3通过当吸收主布线1时所产生的力而被切断。即使这时略微留下了阻挡膜3的残留物，通过使非常小的电流连续地流入到主布线1中也可以在没有故障的情况下切断阻挡膜3。在图33和图34中，图示了具有实际的切断部分1000的电熔断器10。
当如上所述通过使用毛细现象来切断电熔断器10时，没有在主布线1以下的绝缘层2中产生裂缝。而且，当电熔断器10加热到略高于主布线1熔点的温度时，可以切断电熔断器10。因此，可以防止在电熔断器10周围产生不利的热效应并防止诸如晶体管之类的元件损坏所形成的半导体衬底SC。
实施例2
这里参考图35至图44来描述实施例2的方法，其中增加了电熔断器的电阻。在实施例2中使用的电熔断器结构可以与实施例1中的相同。
在实施例2中，描述一种用于更为确实地切断在实施例1中所述的电熔断器10的方法。具体而言，所描述的内容为调整电脉冲上升时间所必需的内容，所述电脉冲是为了更为确实地切断电熔断器10而流入到电熔断器10中的。
当切断电熔断器时，主布线1的温度需要达到熔点或更高的温度。然而，当电熔断器10切断时所产生的现象根据时段而变化，所述时段为从主布线1的温度开始上升的时间到主布线1的温度达到熔点或更高温度的时间。因而，除非调整此时段，否则不可能在不损坏电熔断器10周围的情况下切断电熔断器。
图35示出两种电流脉冲，它们具有相同的流入到电熔断器10中的电流值但具有不同的上升时间和下降时间。如图35所示，作为合适脉冲而示出的电流脉冲比作为不合适脉冲而示出的电流脉冲具有更短的下降时间(即，从开始供给电流的时间到开始供给具有恒定值的电流的时间的时段)。
图36示出了电熔断器10通过接收如图35中所示的不合适脉冲的电流脉冲供给而被切断的状态，以及电熔断器10通过接收如图35中所示的合适脉冲的电流脉冲供给而被切断的状态。
如上所述，在实施例1中增加电熔断器10的电阻的方法，特别是切断熔断器10的方法，是一种在绝缘层4中产生裂缝以使得液化主布线1被吸收到裂缝6中从而切断主布线1的方法。然而，如果绝缘层4由于来自主布线1的焦耳热而软化，则在绝缘层4中不产生裂缝6，因此，不能在短时间内切断电熔断器10。如果在这种情况下，使得电流流入到电熔断器10中较长时间，使得在较长时间中连续从电熔断器10中产生热，则电熔断器10周围的结构可能会受到损坏。
因而，此后将讨论用于在绝缘层4中产生裂缝6以便在短时间内切断电熔断器10的电流脉冲的形状。
首先，考虑具有与电熔断器10相同体积的金属立方体在绝热状态下均匀加热时其温度的增加。考虑此内容的原因如下：由于熔断器10被绝缘层2和4围绕，所以可估计出电熔断器10处于和绝热状态等同的状态中。
此处考虑这样的情况：其中向金属立方体供给分别具有15mA和30mA的电流值且均具有0μs的上升时间的电流脉冲。这些电脉冲是理论上的脉冲。在表4中示出了在这样情况下直到每种金属被液化所需的时间。
表4中所示的各种金属的熔点到达时间是直至金属立方体液化所需的最短时间ts。当供给到Cu立方体的电流值例如是15mA时，直至该立方体液化所需的最短时间ts约为0.5μs。当供给到Cu立方体的电流值为30mA时，最短时间ts约为0.1μs。
由于最短时间ts是直到金属立方体达到其熔点所需的时间，所以该时间没有精确地表示出作为长且细的线的电熔断器10温度升高所需的时间。由于供给到立方体的电流脉冲是不具有任何上升时间(上升时间＝0μs)的理论上的脉冲，所以这些脉冲不同于具有上升时间的电流脉冲。
表4
  材料   特定热量(kJ/(kgK))   熔点(℃)   熔融的热量(kJ/kg)   沸点(℃)   蒸发热量(kJ/kg)   电流(mA)  体积电阻率(×10-8Ωm)   布线膜厚度(μm)   布线宽度(μm)  布线长度(μm)   密度(kg/m3)   熔点到达时间(μs)
  Al   1   660.4   311.3   2486   10888.9   15  2.7   0.2   0.1  8   2690   0.113
  Cu   0.47   1084.5   213   2580   4789   15  1.6   0.2   0.1  8   8500   0.470
  Al   1   660.4   311.3   2486   10888.9   30  2.7   0.2   0.1  8   2690   0.028
  Cu   0.47   1084.5   213   2580   4789   30  1.6   0.2   0.1  8   8500   0.118
计算条件
布线宽度：0.1μm，布线厚度：0.2μm，布线长度：8μm，
布线体积：0.16μm3，以及
施加的电流：15mA，以及30mA。
图37示出了电脉冲的上升时间(2μs)与熔断器10被切断后电熔断器10的电阻和熔断器10切断前电熔断器10的电阻之比之间的关系。通过图37可以看出，当电流脉冲的电流值为15mA且其上升时间为0.5μs时，电熔断器10被切断。然而，当电流脉冲的电流值为15mA而其上升时间超过0.5μs时，电熔断器10的电阻几乎不增加。图37示出了向实际的电熔断器10施加电流脉冲的实验结果。
通过图37所示的实验结果与通过使用表4所示的值而理论估计的值的比较，可以看出，可使用上述最短时间ts作为用于确定供给到实际使用的长且细的电熔断器10的实际脉冲的上升时间的索引。换句话说，可以认为当供给到实际电熔断器10的电流脉冲的上升时间比理论估计的最短时间ts短时，可以适当地切断电熔断器10。
考虑到上述内容，假设上升时间、引起恒定电流流动的时间和下降时间(tm)彼此相等时，电熔断器10的切断时间可以通过以下表达式来表示：
切断时间＝[上升时间]+[引起恒定电流流动的时间]+[下降时间]＝3×[最短时间(ts)]。
通过此表达式可以看出，当使15mA的电流流入到电熔断器10中时，可以在1.5μs或更短时间内切断电熔断器10。
当上升时间实际上更短时，即使主布线1的宽度和厚度分散，以下内容也是允许的：调整引起恒定电流流动的时间，使得可以在短于1μs的时间内切断电熔断器10。
根据实施例2的电熔断器切断方法，可以在大约若干微秒的时间内切断电熔断器10。具体而言，根据实施例2的电熔断器切断方法，可以在非常短的时间内切断电熔断器10，该非常短的时间是上述常规电熔断器切断方法中切断电熔断器所需时间的1/133(＝1.5μs/200μs)。
然而，当如图5和图6中所示的只具有直线形状的电熔断器10通过上述方法来切断时，在产生毛细现象处的两侧中任何一处进行切断。然而，不能指定切断部分1000的位置。图38和图39示出了当切断只由直线形状制成的电熔断器10时所产生的裂缝6的位置的示例以及切断部分1000的位置的示例。
理论上可知，当电熔断器10的长度为12μm时，裂缝6出现在距离电熔断器10一端6.6μm的位置，且切断位置1000形成在距离该端部5.1μm的位置。
从图39还可以看出，切断部分1000的位置的大多数示例都是在裂缝6的位置的示例上游，但关于由椭圆所围绕的这些测量结果，它们与其它测量结果不同，切断部分1000的位置的示例位于裂缝6的位置的示例下游。看来这种趋势的出现是与电熔断器10的长度无关的。如本文中所述，当使用了仅由直线形状制成的电熔断器10时，出现了不易指定切断部分1000位置的问题。
用于解决这一问题的一种方法是在两处产生裂缝6，并将所熔融的主布线1都吸收到这两处的每一处中，由此在这两处之间的一个位置切断电熔断器10。对这种方法而言，使用具有图3和图4中所示的曲折形状的电熔断器10即具有弯曲部分10c和直线部分10d的电熔断器10是有效的。
根据这种具有曲折形状的电熔断器，诸如图40和图41所示的电熔断器10，可以在位置2000产生应力集中，所述位置2000中的每个都靠近电熔断器10的弯曲部分10c中的一个。由此，可以指定切断部分1000的位置。换句话说，切断部分1000可以形成在两个弯曲部分10c之间的一个位置。
然而，当图42中所示的直线部分10d之间的距离S较小时，切片分散，使得电熔断器10的切断的直线部分10d可能短路，如图43所示。
通过考虑切断部分1000向阻挡膜3外部的扩散，可以知道电熔断器10的切断的直线部分10d是否短路基本上取决于切断部分1000的大小。切断部分1000的大小约小于0.3μm；因此，期望在具有曲折形状的电熔断器10的直线部分10d之间的距离S为0.3μm或更大。简而言之，期望在靠近切断部分1000的直线部分10d之间的距离S大于切断部分1000的大小。如图44所示，在直线部分10d之间的距离S是0.3μm或更大，为了容易地产生应力集中，期望在靠近每个弯曲部分10c的直线部位(moiety)之间的距离S0小于直线部分10d之间的距离S。
实施例3
这里参考图45至图47，描述实施例3的增加电熔断器电阻的方法。实施例3中的电熔断器结构可以与实施例1中的结构相同。
在使用根据实施例1和2中每一个的增加电熔断器电阻的方法的情况下，裂缝6可以不立即在绝缘层4中扩展。其原因可能是：因为电路结构的问题而不能使相当大的电流流入到电熔断器10中，并因此在电熔断器结构中产生的热应力对产生裂缝6而言还不够大。因此，电熔断器10可能无法通过实施例1或2所述的切断方法来切断。因而，以下将描述一种在这种情况下用于确实地切断电熔断器10的方法。
当使电流流入到电熔断器10中时，随着电熔断器10的温度的上升，主布线1从固体变为液体。当没有在绝缘层4中产生裂缝时，电流流入到处于液态的主布线1中。当在这种情况下使108A/m2或更大的电流流入到主布线1中时，产生了向着主布线1中心的电磁力。这被称为箍缩效应(pinch effect)。结果，主布线1的液化部分由于表面张力和箍缩效应而收缩。以下将详细描述这种箍缩效应。
为了简化描述，假设主布线1为柱形形状。当电流流入到主布线1中时，形成了磁场，使得在与电流流动方向正交的方向上产生了洛伦兹力F。这时，磁场B通过下列等式(1)来表示：
B = μ 0 × ∫ i · ds 2 πr
当上述柱形的半径以r(m)来表示时，使用磁场B(A/m)和电流密度j(A/m2)通过下列等式(2)来表示主布线1的每单位体积中所产生的洛伦兹力F(N/m3)：
F = j · μ 0 × ∫ i · ds 2 πR
= μ 0 · I πR 2 · I 2 πR
在等式(1)中，假设电流密度j是均匀的。在公式(1)中，μ0是磁导率，S是任意闭合表面，I是供给到主布线1的电流值，R是从构成主布线1的部分到柱形中心的距离。当构成主布线1的材料的密度由ρ(kg/m3)来表示时，由洛伦兹力F在主布线1的每单位体积中所产生的加速度a等于F/ρ(m/s2)。
因而，利用加速度a，当距离变为零时的时间t(s)即当电熔断器10理论上变得最窄时的时间由 t = ( 2 r / a ) 来表示。
当假设主布线1的半径r为0.075μm时，所施加的电流为15mA，密度ρ为8780kg/m3，且磁导率μ0为1.256637×10-6(H/m)，洛伦兹力F、加速度a和时间t计算如下：
F＝3.3953×1010N/m3，
a＝3.8671×106m/s2，以及
t＝197ns。
通过上述内容可以认为当利用箍缩效应时，用于使主布线1最窄所需的时间(t)变得非常短。换句话说，即使当给定的电流脉冲的宽度较小，也可以期望电熔断器10的直径由于箍缩效应而变得非常小。该电流密度j为8.49×1011A/m2。
为了使用箍缩效应来切断电熔断器10，当电熔断器10的液化部分变得最窄时，即在上述R变为零的时间t，停止向电熔断器10供给电流(脉冲)。这时，主布线1开始固化。当停止向电熔断器10供给电流(脉冲)时，保持力作用在与电熔断器10收缩方向相反的方向上。结果，电熔断器10开始膨胀。
当电流脉冲再次供给到主布线1时，重复上述收缩力和保持力交替产生的现象，使得主布线1的洛伦兹力L作用在其上的部位的直径变得更小。因而，最后切断了主布线1的液化部分。图45图示了重复电流脉冲的导通与关断以便在电熔断器10上形成切断部分1000的步骤。
在根据实施例3的切断电熔断器的方法中，基于箍缩效应通过电流脉冲的导通而产生的收缩力(洛伦兹力L)和通过电流的关断在膨胀方向上所产生的力(保持力)交替且重复地作用在电熔断器10上。由于主布线1在产生箍缩效应的位置液化，表面张力也和洛伦兹力F一起产生。这时，在电熔断器10周围的绝缘层2、4和5通过来自电熔断器10的热而软化。因而，电熔断器10向外膨胀。结果，电熔断器10的中心位置逐渐变空。最后，电熔断器10被切断。液化的电熔断器10由于重力而容易留在其下侧。因此，电熔断器10的切断从其上侧开始。
如上所述，在根据实施例3的切断电熔断器的方法中，将预定的电流脉冲重复地供给到电熔断器10，由此重复地产生了箍缩效应。结果，如图46所示，在电熔断器10的切断部分1000处切断了电熔断器10。
还根据实施例3的切断电熔断器的方法，直至主布线1液化所需的时间和使电流(脉冲)流入到主布线1中的时间非常短，因此，抑制了在电熔断器10周围产生热损坏。
在根据实施例3的切断电熔断器的方法中，例如，电熔断器10的温度只在1200℃保持5μs。在这种情况下，在电熔断器10周围所设置的绝缘层2、4和5中温度变为600℃或更高的部位是距电熔断器10的距离小于0.4μm的部位。因而，在电熔断器10周围所设置的任意元件上几乎都不会产生由电熔断器10产生的热所带来的不利效应。
理论和实验结果证明，当通过箍缩效应来切断电熔断器10时，与电熔断器10的两端距离相等的电熔断器10的中心部分被切断。
应理解，这里所公开的所有实施例是示例性的而非限制性的。本发明的范围不由上述描述限定而由所附权利要求来限定。旨在将具有与权利要求等同的含义或在权利要求所述范围内的所有修改都包括在本发明的范围内。

Claims (15)

1.一种半导体器件，包括：
绝缘层；以及
电熔断器，其形成在所述绝缘层中并具有比所述绝缘层的线性膨胀系数大的线性膨胀系数，且进一步具有比所述绝缘层的熔点低的熔点。
2.根据权利要求1的半导体器件，
其中，所述电熔断器包括：
主布线；以及
阻挡膜，其与所述主布线和所述绝缘层中的每一个接触，
其中，所述阻挡膜的线性膨胀系数小于所述主布线的线性膨胀系数且大于所述绝缘层的线性膨胀系数，以及
其中，所述阻挡膜的熔点高于所述主布线的熔点且低于所述绝缘层的熔点。
3.根据权利要求2的半导体器件，其中所述主布线包括铜、铝或铁。
4.根据权利要求2的半导体器件，其中所述阻挡膜包括钽膜。
5.根据权利要求2的半导体器件，其中所述阻挡膜包括：
第一钽膜，其与所述绝缘层接触；
氮化钽膜，其与所述第一钽膜接触；以及
第二钽膜，其与所述氮化钽膜和所述主布线接触。
6.根据权利要求1的半导体器件，其中所述绝缘层包括具有其中形成了所述电熔断器的沟槽的第一绝缘层，以及在所述第一绝缘层和所述电熔断器上方形成的第二绝缘层。
7.根据权利要求6的半导体器件，其中所述第二绝缘层包括SiCN膜、SiN膜、具有SiCN膜和SiN膜的双层结构膜、或具有3或更小的介电常数的低k膜。
8.根据权利要求1的半导体器件，其中具有比所述主布线的电阻更高的电阻的盖膜形成在所述主布线和所述绝缘层之间。
9.根据权利要求1的半导体器件，其中所述电熔断器由电浮置的导电材料所围绕。
10.一种半导体器件，包括：
半导体衬底；
栅电极，其形成在所述半导体衬底上方；
层间电介质，其覆盖所述栅电极；
精细层，其形成在所述层间电介质上方；
半球形层，其形成在所述精细层上方；
球形层，其形成在所述半球形层上方；以及
电熔断器，其形成在选自所述精细层、所述半球形层和所述球形层中的至少一个中。
11.一种半导体器件，包括：
绝缘层；以及
电熔断器，其形成在所述绝缘层中，且具有包括直线部分和弯曲部分的曲折形状，
在靠近所述弯曲部分的部位之间的距离小于在除了所述靠近所述弯曲部分的部位以外的部位之间的距离。
12.一种增加半导体器件的电熔断器电阻的方法，所述半导体器件包括绝缘层和形成在所述绝缘层中的电熔断器，所述电熔断器具有比所述绝缘层的线性膨胀系数大的线性膨胀系数且进一步地具有比所述绝缘层的熔点低的熔点，所述增加所述电熔断器的电阻的方法包括以下步骤：
将电流供给到所述电熔断器中，由此使所述电熔断器熔融且进一步地在所述绝缘层中产生裂缝；以及
在上述步骤之后，利用毛细现象使所述熔融的电熔断器的一部分被吸收到所述裂缝中，由此在所述电熔断器中形成不连续的部分。
13.根据权利要求12的方法，其中将所述电流作为脉冲波供给到所述电熔断器，并调整所述脉冲波的上升时间，由此产生所述裂缝。
14.一种增加半导体器件的电熔断器电阻的方法，所述半导体器件包括绝缘层和形成在所述绝缘层中的电熔断器，所述电熔断器具有比所述绝缘层的线性膨胀系数大的线性膨胀系数且进一步地具有比所述绝缘层的熔点低的熔点，所述增加所述电熔断器的电阻的方法包括以下步骤：
将电流供给到所述电熔断器，从而利用箍缩效应使所述电熔断器变窄；以及
停止供给所述电流，从而利用所述电熔断器的保持力在所述电熔断器中形成腔。
15.根据权利要求14的方法，其中供给所述电流的步骤以及停止供给所述电流的步骤交替地重复。
CN2007100069083A 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法 Active CN101150113B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP061512/2006 2006-03-07
JP2006061512 2006-03-07
JP256226/2006 2006-09-21
JP2006256226A JP4959267B2 (ja) 2006-03-07 2006-09-21 半導体装置および電気ヒューズの抵抗値の増加方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100484985A Division CN102157490A (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法

Publications (2)

Publication Number Publication Date
CN101150113A true CN101150113A (zh) 2008-03-26
CN101150113B CN101150113B (zh) 2011-04-13

Family

ID=38478095

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100484985A Pending CN102157490A (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法
CN2007100069083A Active CN101150113B (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011100484985A Pending CN102157490A (zh) 2006-03-07 2007-01-30 半导体器件和提高电熔断器的电阻值的方法

Country Status (5)

Country Link
US (7) US7745905B2 (zh)
JP (1) JP4959267B2 (zh)
KR (1) KR101354389B1 (zh)
CN (2) CN102157490A (zh)
TW (1) TWI408777B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104043A (zh) * 2009-11-16 2011-06-22 瑞萨电子株式会社 半导体器件
CN102428563A (zh) * 2009-05-22 2012-04-25 国际商业机器公司 形成用于集成电路的电断金属熔丝的结构和方法
CN107615440A (zh) * 2015-06-04 2018-01-19 迪睿合株式会社 熔丝元件、熔丝器件、保护元件、短路元件、切换元件
CN108231616A (zh) * 2016-12-09 2018-06-29 矢崎总业株式会社 电压检测构造和电压检测模块

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
US7491585B2 (en) * 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US8124971B2 (en) * 2007-03-30 2012-02-28 Sandisk 3D Llc Implementation of diffusion barrier in 3D memory
US7629253B2 (en) * 2007-03-30 2009-12-08 Sandisk 3D Llc Method for implementing diffusion barrier in 3D memory
JP5245324B2 (ja) * 2007-08-20 2013-07-24 日本電気株式会社 スイッチ素子を搭載した半導体装置
KR100966975B1 (ko) 2007-12-24 2010-06-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US7737528B2 (en) * 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
KR101037539B1 (ko) * 2008-10-29 2011-05-26 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
DE102008054073A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
KR101095770B1 (ko) * 2009-03-09 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
JP5510862B2 (ja) * 2009-03-10 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8178942B2 (en) * 2009-04-03 2012-05-15 Freescale Semiconductor, Inc. Electrically alterable circuit for use in an integrated circuit device
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5581520B2 (ja) * 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8299567B2 (en) * 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
FR2972845B1 (fr) 2011-03-17 2016-05-06 Mersen France Sb Sas Procede de fabrication d'un fusible, methode de mise en oeuvre de ce procede, et fusible equipe de moyens de controle de l'environnement electromagnetique
US20130043556A1 (en) 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US10134631B2 (en) 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US8841208B2 (en) 2012-07-18 2014-09-23 International Business Machines Corporation Method of forming vertical electronic fuse interconnect structures including a conductive cap
KR20160068212A (ko) * 2014-12-05 2016-06-15 삼성전자주식회사 이퓨즈 장치 및 그 제조 방법
KR102343205B1 (ko) * 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
WO2019043806A1 (ja) * 2017-08-30 2019-03-07 三菱電機株式会社 電力変換装置
US10784195B2 (en) 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
KR102581861B1 (ko) * 2018-12-31 2023-09-21 엘지디스플레이 주식회사 유기 조명 장치
JP7319808B2 (ja) 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
KR20220032951A (ko) * 2020-09-08 2022-03-15 주식회사 엘지에너지솔루션 퓨즈라인을 구비한 필름형 케이블
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2023276520A1 (ja) * 2021-06-29 2023-01-05 ローム株式会社 電子部品

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2373117A (en) * 1944-07-17 1945-04-10 Bundy Tubing Co Method of uniting metals
US3565602A (en) * 1968-05-21 1971-02-23 Kobe Steel Ltd Method of producing an alloy from high melting temperature reactive metals
US4564284A (en) 1983-09-12 1986-01-14 Canon Kabushiki Kaisha Semiconductor exposure apparatus
JPS63160242A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JPS63260149A (ja) * 1987-04-17 1988-10-27 Nec Corp 半導体装置
DE4110285A1 (de) * 1991-03-28 1992-10-01 Schwaebische Huettenwerke Gmbh Filter- oder katalysatorkoerper
JPH0785689A (ja) * 1993-06-28 1995-03-31 Hitachi Ltd 半導体記憶装置
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
DE69432016T2 (de) * 1994-09-13 2004-01-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
EP0780851B1 (en) * 1995-12-20 2003-06-11 International Business Machines Corporation A semiconductor IC chip with electrically adjustable resistor structures
US6033939A (en) 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6162686A (en) 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP2000132990A (ja) * 1998-10-27 2000-05-12 Fujitsu Ltd 冗長判定回路、半導体記憶装置及び冗長判定方法
JP2000208635A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp 半導体装置
CN1167128C (zh) * 1999-04-14 2004-09-15 国际商业机器公司 电熔化熔断器及其阵列和排列
US6288436B1 (en) 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
US6882109B2 (en) * 2000-03-08 2005-04-19 Japan Storage Battery Co., Ltd. Electric discharge lamp
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6323535B1 (en) * 2000-06-16 2001-11-27 Infineon Technologies North America Corp. Electrical fuses employing reverse biasing to enhance programming
US6960819B2 (en) * 2000-12-20 2005-11-01 Broadcom Corporation System and method for one-time programmed memory through direct-tunneling oxide breakdown
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6495426B1 (en) * 2001-08-09 2002-12-17 Lsi Logic Corporation Method for simultaneous formation of integrated capacitor and fuse
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
JP3588612B2 (ja) * 2002-02-19 2004-11-17 株式会社東芝 半導体装置
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
US6789820B2 (en) * 2002-06-26 2004-09-14 Trw Vehicle Safety Systems Inc. Variable output inflator
JP2004096064A (ja) * 2002-07-10 2004-03-25 Mitsubishi Electric Corp 半導体集積回路
US6753210B2 (en) * 2002-09-17 2004-06-22 Taiwan Semiconductor Manufacturing Company Metal fuse for semiconductor devices
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
KR100453058B1 (ko) 2002-10-30 2004-10-15 삼성전자주식회사 잉크젯 프린트헤드
JP4364515B2 (ja) * 2003-01-09 2009-11-18 Ｏｋｉセミコンダクタ株式会社 ヒューズレイアウト，及びトリミング方法
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US20050143950A1 (en) 2003-09-10 2005-06-30 Shigeru Kawamura Apparatus and method for measuring or applying thermal expansion/shrinkage rate
JP4230334B2 (ja) 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP3808866B2 (ja) 2003-12-05 2006-08-16 株式会社東芝 半導体装置
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
JP4127678B2 (ja) 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
DE102004014925B4 (de) * 2004-03-26 2016-12-29 Infineon Technologies Ag Elektronische Schaltkreisanordnung
WO2006001356A1 (ja) * 2004-06-24 2006-01-05 Nec Corporation 半導体装置及びその製造方法
US7228931B2 (en) * 2004-07-01 2007-06-12 Cnh America Llc Agricultural applicator configuration for enhanced visibility
JP2006024698A (ja) 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US20060024414A1 (en) * 2004-07-30 2006-02-02 Kraft Foods Holdings, Inc. Methods for preserving food products
KR100585159B1 (ko) * 2004-09-13 2006-05-30 삼성전자주식회사 반도체소자의 퓨즈 형성방법
JP4747560B2 (ja) * 2004-11-17 2011-08-17 パナソニック株式会社 フィルムコンデンサおよびその製造方法
JP2006339290A (ja) * 2005-05-31 2006-12-14 Nec Electronics Corp ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
KR100695872B1 (ko) * 2005-06-22 2007-03-19 삼성전자주식회사 반도체 장치의 퓨즈 및 그 형성 방법
JP4880950B2 (ja) * 2005-09-05 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
US20080005447A1 (en) * 2006-06-30 2008-01-03 Sebastian Schoenberg Dynamic mapping of guest addresses by a virtual machine monitor
US20100117190A1 (en) * 2008-11-13 2010-05-13 Harry Chuang Fuse structure for intergrated circuit devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428563A (zh) * 2009-05-22 2012-04-25 国际商业机器公司 形成用于集成电路的电断金属熔丝的结构和方法
CN102428563B (zh) * 2009-05-22 2014-06-11 国际商业机器公司 形成用于集成电路的电断金属熔丝的结构和方法
CN102104043A (zh) * 2009-11-16 2011-06-22 瑞萨电子株式会社 半导体器件
CN102104043B (zh) * 2009-11-16 2015-09-02 瑞萨电子株式会社 半导体器件
CN107615440A (zh) * 2015-06-04 2018-01-19 迪睿合株式会社 熔丝元件、熔丝器件、保护元件、短路元件、切换元件
CN107615440B (zh) * 2015-06-04 2019-11-01 迪睿合株式会社 熔丝元件、熔丝器件、保护元件、短路元件、切换元件
CN108231616A (zh) * 2016-12-09 2018-06-29 矢崎总业株式会社 电压检测构造和电压检测模块
CN108231616B (zh) * 2016-12-09 2021-08-20 矢崎总业株式会社 电压检测构造和电压检测模块

Also Published As

Publication number Publication date
KR101354389B1 (ko) 2014-01-22
JP4959267B2 (ja) 2012-06-20
CN101150113B (zh) 2011-04-13
CN102157490A (zh) 2011-08-17
US7745905B2 (en) 2010-06-29
US20150303144A1 (en) 2015-10-22
US20070210414A1 (en) 2007-09-13
US20180138121A1 (en) 2018-05-17
US20140021559A1 (en) 2014-01-23
US20100264514A1 (en) 2010-10-21
TW200739817A (en) 2007-10-16
KR20070092161A (ko) 2007-09-12
US20170040261A1 (en) 2017-02-09
US9508641B2 (en) 2016-11-29
US10923419B2 (en) 2021-02-16
JP2007273940A (ja) 2007-10-18
US20190378796A1 (en) 2019-12-12
TWI408777B (zh) 2013-09-11
US9893013B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN101150113A (zh) 半导体器件和提高电熔断器的电阻值的方法
US6633055B2 (en) Electronic fuse structure and method of manufacturing
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
CN1188912C (zh) 垂直熔丝及其制造方法
KR100598761B1 (ko) 반도체 장치 및 그 제조 방법
CN1881576A (zh) 可再编程熔丝结构及方法
US7132348B2 (en) Low k interconnect dielectric using surface transformation
US9059175B2 (en) Forming BEOL line fuse structure
CN101241900B (zh) 半导体集成电路
US8736020B2 (en) Electronic anti-fuse
JP2009259881A (ja) 半導体装置
JP2010118646A (ja) 集積回路デバイスのヒューズ構造
US10229879B2 (en) Thickened stress relief and power distribution layer
JP2003163269A (ja) 低電圧ヒューズ素子として使用される矩形コンタクト
US20100096724A1 (en) Semiconductor device
JP2015133521A (ja) 半導体装置
US8421230B2 (en) Microelectronic device provided with an array of elements made from a conductive polymer with a positive temperature coefficient
Misra et al. Failure mechanisms of pure silver, pure aluminum and silver–aluminum alloy under high current stress
JP2009016575A (ja) 半導体装置
US9177931B2 (en) Reducing thermal energy transfer during chip-join processing
CN110556380B (zh) 熔丝单元、熔丝位单元结构及其制造方法
Kuramochi et al. Glass interposers with metalized through via
JP2002124565A (ja) 多層配線構造を有する半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100913

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100913

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder