CN1188912C - 垂直熔丝及其制造方法 - Google Patents

垂直熔丝及其制造方法 Download PDF

Info

Publication number
CN1188912C
CN1188912C CNB001026348A CN00102634A CN1188912C CN 1188912 C CN1188912 C CN 1188912C CN B001026348 A CNB001026348 A CN B001026348A CN 00102634 A CN00102634 A CN 00102634A CN 1188912 C CN1188912 C CN 1188912C
Authority
CN
China
Prior art keywords
fuse
cavity
layer
electric conducting
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001026348A
Other languages
English (en)
Other versions
CN1275807A (zh
Inventor
S·J·韦伯
A·C·布林特青格
R·伊古尔登
M·霍因基斯
C·纳拉彦
R·范登博格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infenion Tech North America Corp
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
Infenion Tech North America Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp, International Business Machines Corp filed Critical Infenion Tech North America Corp
Publication of CN1275807A publication Critical patent/CN1275807A/zh
Application granted granted Critical
Publication of CN1188912C publication Critical patent/CN1188912C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

根据本发明的半导体器件的熔丝包括表面上设置有导电路径的衬底，设置在衬底上的介质层，以及垂直于表面设置的垂直熔丝，熔丝穿过介质层并连接到导电路径，垂直熔丝形成腔体，衬里材料沿腔体的垂直表面设置，衬里材料沿垂直的表面融化熔断熔丝。还包括垂直熔丝的制造方法。

Description

垂直熔丝及其制造方法
本发明涉及半导体制造，特别涉及垂直熔丝减少半导体芯片布局面积的方法。
如存储器件等的半导体器件包括它们结构内的熔丝。在动态随机存取存储器(DRAM)芯片中，由于存储器密度的增加，对于每个新一代的DRAM芯片，熔丝的数量显著增加。在常规的DRAM设计中，激光熔断或电熔断的熔丝平行于芯片方向设置。这种取向称做水平设置的熔丝或水平方向的熔丝。水平设置的熔丝和熔丝电路一起占据了约3％的整个芯片面积。
存储器件中熔丝的一个用途是激活/无效芯片的区域或区段。这可以通过分别使用反熔丝(anti-fuse)和熔丝完成。例如，要提高芯片成品率，可以通过熔断熔丝激活冗余部分。对于下一代的DRAM，由于尤其是冗余部分的增加，熔丝的面积将显著增加。例如，如果常规的DRAM芯片包括15,000个熔丝，那么新一代DRAM芯片可能包括约30,000到约50,000个熔丝。
本发明提供一种垂直设置的熔丝，不需要附加的工艺和掩模步骤，可以和半导体器件的金属结构一起方便地形成。以下为形成接触/金属线的双金属镶嵌工艺的简要介绍。
参考图1，示出了半导体器件10。半导体器件包括衬底12。根据现有技术中已知的工艺淀积和构图介质层14。介质层14包括如TEOS或BPSG等的氧化物。导电材料16淀积在介质层14上。导电材料16包括如钨或铝等的金属。导电材料16在例如动态随机存取存储器的MO级处形成金属线或其它导电结构。
参考图2，介质层18淀积在介质层14和导电层16上。介质层18为如二氧化硅等的氧化物。构图并腐蚀介质层18形成接触孔20和金属线沟槽22，用于双金属镶嵌淀积如铝等的导电材料24，如图3所示。进行化学机械抛光(CMP)平面化上表面，并从表面上除去导电材料24。
参考图4，介质层26淀积在介质层18上和在介质层18中形成的接触/金属线28上。介质层26优选如二氧化硅等的氧化物。
参考图5和6，构图并腐蚀介质层26形成通孔32和金属线沟槽34，用于双金属镶嵌淀积如铝等的导电材料36形成通孔/金属线38，如图6所示。进行CMP平面化上表面并从表面除去导电材料36。
对半导体器件10进行图1-6中介绍的工艺。例如在存储器芯片的存储器阵列部分30内形成接触/金属线28和通孔/金属线38。
因此，需要减少半导体芯片上熔丝占据的面积。也需要一种调节半导体器件内熔丝电阻的方法。此外还需要不用附加的工艺步骤和掩模就可以制造熔丝。
根据本发明的半导体器件的熔丝包括表面上设置有导电路径的衬底，设置在衬底上的介质层，以及垂直于表面设置的垂直熔丝，熔丝穿过介质层并连接到导电路径，垂直熔丝形成腔体，衬里材料沿腔体的垂直表面设置，衬里材料沿垂直的表面融化熔断熔丝。
在另一实施例中，衬里材料优选包括氮化钛，熔丝优选包括铝。介质层包括多层介质。导电路径包括垂直于熔丝设置的导电衬里，在导电衬里和熔丝之间形成弯曲。流过熔丝的电流从弯曲朝向腔体。优选衬里材料的电阻率大于熔丝的其它部分的电阻率。
垂直熔丝的制造方法包括以下步骤：在半导体器件的介质层中垂直地形成熔丝孔，用导电层衬里熔丝孔的侧面，并在熔丝孔中淀积导电材料，其中导电层的电阻率大于导电材料的电阻率，导电材料形成腔体，导电层设置在腔体的垂直表面上。
同时制造存储器芯片的垂直熔丝及接触和通孔结构的方法包括以下步骤：提供存储器芯片，存储器芯片包括在芯片的存储器阵列部分中其上形成有器件的衬底，芯片还包括熔丝区域，在衬底上淀积第一介质层，形成穿过第一介质层的接触，淀积第二介质层，同时形成熔丝孔和通孔，熔丝孔垂直地穿过第一和第二介质层形成，通孔向下形成到接触，用导电层衬里熔丝孔和通孔的侧面，在熔丝孔和通孔中淀积导电材料，其中导电层的电阻率大于导电材料的电阻率，导电材料淀积在熔丝孔中，在熔丝孔中形成腔体，导电层设置在腔体的垂直表面上，形成的熔丝孔的开口大于通孔的开口，由此在同一工艺中在熔丝孔中形成腔体，同时填充通孔。
在另一方法中，淀积的步骤包括使用双金属镶嵌工艺淀积导电材料的步骤。淀积的步骤包括淀积导电材料的润湿层和在熔丝孔中淀积导电材料形成腔体。优选使用化学汽相淀积工艺淀积润湿层。优选使用物理汽相淀积工艺淀积导电材料。还包括调节导电层厚度和腔体尺寸中的一个为熔丝提供预定的熔断电压。导电材料优选包括铝，导电层优选包括氮化钛。方法还包括使熔丝的电阻与熔丝要连接的外电路中的电阻匹配的步骤。
通过结合附图阅读下面对示例性实施例的详细介绍，本发明的这些和其它目的、特点和优点将变得很显然。
下面将参考附图详细介绍优选的实施例。
图1为具有介质层和其上形成的金属结构的常规衬底的截面图；
图2为介质层淀积其上并且接触孔形成其内的图1的常规衬底的截面图；
图3为根据现有技术在双金属镶嵌工艺期间导电材料淀积在接触孔中的图2结构的截面图；
图4为根据现有技术其上淀积有另一介质层的图3结构的截面图；
图5为根据现有技术穿过其它介质层到达接触形成通孔的图4结构的截面图；
图6为根据现有技术在双金属镶嵌工艺期间导电材料淀积在通孔中的图5结构的截面图；
图7为根据本发明具有穿过介质层到达导电结构形成的熔丝孔的半导体器件的熔丝区域的截面图；
图8为根据本发明具有导电层或衬里淀积在熔丝孔中的图7结构的截面图；
图9为根据本发明在双金属镶嵌工艺期间在熔丝孔中淀积导电材料并形成具有衬里覆盖垂直壁的腔体由此形成垂直熔丝的图8结构的截面图；
图10为根据本发明示出了熔丝区域和存储器芯片阵列的半导体器件的截面图；
图11为根据本发明示出了衬里和腔体的图10中11的详细放大截面图；
图12为根据本发明示出了几何尺寸的衬里/导电层的截面图；
图13为根据本发明示出了熔丝中的功率消耗与具有不同的外部电阻的熔丝电阻之间的曲线图；
图14为根据本发明的一个实施例的截面图，具有衬里、润湿铝层和物理淀积的铝层的熔丝孔；
图15为根据本发明示出了图14的物理淀积的铝层的深度与不同临界尺寸(CD)的淀积时间的曲线图；以及
图16为根据本发明的另一个实施例的截面图，在熔丝中有一个弯曲以减小熔断电压。
本发明涉及半导体的制造，特别涉及垂直熔丝及减少半导体芯片布局面积的方法。本发明包括衬里方向垂直于芯片平面的熔丝的制造方法。根据本发明的熔丝垂直地设置，或为垂直方向的熔丝。根据本发明的垂直熔丝减少了熔丝占据的面积。例如，如果现有技术设计的水平熔丝长度为4微米，宽度为0.5微米，厚度为0.5微米，从水平方向改变成垂直方向减少了约8倍的面积。本发明还包括将熔丝电阻调节到熔丝的最大功率消耗进而更容易熔断熔丝的调节方法。在优选实施例中，垂直熔丝包括不需要附加掩模或工艺步骤形成的腔。引入腔的一个有利之处为减少了加热熔断熔丝的可能性。
使用形成图1-6中介绍结构的工艺形成根据本发明的垂直熔丝。本发明方便地提供垂直熔丝以减少芯片的布局面积，并且不需要额外的工艺和掩模制造熔丝。换句话说，垂直熔丝在半导体器件的熔丝区域中和器件中的其它结构同时形成。下面借助例如与垂直熔丝同时形成的具有存储器阵列器件的存储器件介绍垂直熔丝制造工艺。
现在具体参考附图，其中从图7开始，在几个图中类似的参考数字表示类似或相同的元件，显示的半导体衬底12可以包括硅、绝缘体基外延硅、砷化镓或本领域中已知的其它衬底。导电材料16淀积在介质层14上。也可以形成其它的导电结构用于其它类型的半导体器件。根据本领域中已知的工艺淀积并构图介质层14。介质层14包括如TEOS等的氧化物、热氧化物、硅烷、或高密度多晶硅。介质层18淀积在介质层14上。介质层18可以为如二氧化硅等的氧化物。
在阵列部分中构图并腐蚀介质层18，形成双金属镶嵌结构，如以上参考图2和3介绍的。进行化学机械抛光(CMP)平面化介质层18的上表面。介质层26淀积在介质层18上。介质层26优选为如二氧化硅等的氧化物。构图并腐蚀介质层26形成双金属镶嵌熔丝孔102，同时形成接触孔32和金属线沟槽34用于双金属镶嵌淀积，如图5所示。优选使用光刻工艺进行熔丝孔102的构图。可以使用反应离子腐蚀(RIE)工艺或化学下游腐蚀(CDE)工艺腐蚀熔丝孔102，也可以采用其它的腐蚀技术。
熔丝孔102延伸穿过介质层18和介质层26到达导电材料16。对介质层18和介质层26介绍的腐蚀工艺优选对导电材料16有选择性。导电材料16优选钨、铝或其它导电材料。
参考图8，在熔丝孔102中形成薄导电层104。层104优选电阻率高于基底材料电阻的材料，或用于熔丝并在随后的步骤中施加的材料。通过如化学汽相淀积(CVD)工艺等的淀积工艺形成层104。层104衬里熔丝孔102(也参见图9)。
参考图9，使用双金属镶嵌淀积工艺填充具有层104的熔丝孔102。优选使用物理汽相淀积工艺淀积导电材料106。也可以使用其它的保形涂敷工艺。导电材料106优选铝(Al)，然而也可以使用其它的导电材料。在优选的实施例，层104包括电阻率高于铝的金属氮化物，例如氮化钛(TiN)。如铜等的其它的导电材料和它们的合金可以用做层104。淀积工艺包括形成腔体108，允许熔丝熔断期间层104的体积膨胀。与常规的水平设置的熔丝相比，提供的垂直熔丝结构显著地减小了半导体器件的布局面积。
参考图10，半导体器件的截面图示出了根据本发明在相同的半导体器件上的熔丝区域160和存储阵列区域162。图11中显示的细节11更详细。
参考图11，显示了腔体区域的放大图。层104衬里腔体108并淀积导电材料106，由此形成腔体108。在熔丝110的工作期间，电流流过其中。当预定量的电流流过熔丝110时，熔丝110将熔断。由于与导电材料106相比层104有较高的电阻率并减小的截面面积，因此在I2R加热期间层104将由于融化而破损，其中I为电流，R为熔丝110的电阻。由于电流流动期间产生的高温，腔体108使层104融化。层104膨胀进入腔体108内使穿过熔丝110的导电路径断裂。
熔丝110的一个重要方面是熔丝11可以制作成在不同的电流熔断，并通过制造不同电阻(R)的熔丝达到最大的功率消耗。这可以许多方式实现。使功耗最大的一种方式是使熔丝110的电阻与外部电路的电阻(Rext)匹配。外部电路包括向熔丝110提供电流的晶体管(未示出)。参考图12，通过改变通孔宽度/半径，r1(半径或到导电材料的外直径/周边的宽度或层104的内直径/周边)，腔体108的长度“L”(参见图11)和/或厚度，层104的Δr，可以制作熔丝110的电阻。根据方程1和2这些关系如下：
A＝π((2·r1·Δr)-Δr2)                     方程1
R＝ρL/A                                     方程2
其中A为沿水平平面截取的熔丝110的截面面积，ρ为层104的电阻率。
参考图13，显示了根据本发明功耗与垂直熔丝中的电阻的关系曲线图。曲线示出了对应于基本等于图例中显示的外部电阻(Rext)的熔丝电阻的最大功耗的点A、B和C。U为熔丝上的电压。
本发明人进行的电测试显示带和不带腔体108的铝栓柱(导电材料106)的电阻之间没有显著的差异。电阻之间的差异变化约因数2。由于腔体108中栓柱的截面面积减少，因此电流密度增加，进而增加了电阻和温度。
参考图14，根据本发明的一个实施例，导电材料106优选不完全填充熔丝孔102。在一个实施例中，使用“冷铝填充”技术填充熔丝孔102，并将腔体108留在其中。“冷铝填充”使用CVD铝润湿层114，后接物理汽相淀积(PVD)或其它保形涂敷处理的铝淀积层116。在铝淀积之前形成层104，并起扩散阻挡层的作用，以在熔丝孔102中容纳铝。层104用做衬里材料，封闭为根据本发明的垂直熔丝形成的腔体108。层104包括注入的(IMP)钛(约250厚)和/或CVD氮化钛(约50)。优选使用氮化钛。
“冷铝填充”包括以下特性。层104优选为向下到熔丝孔102底部的连续膜。润湿层114优选为不连续膜，意味着没有附加的导体，即仅有需要层116的表面需要润湿。层116的填充深度随通孔/接触直径(熔丝孔102)减小而增加。这些特点能通过尤其是改变垂直熔丝110的临界尺寸(CD)控制腔体108的尺寸(电阻)。如图15所示，图示的曲线示出了PVD铝填充的深度与熔丝孔的不同临界尺寸(如图例说明中指示的)的淀积时间。
在一个实施例中，垂直熔丝110与阵列接触(图1-6)一起形成。对于其内有腔体108的垂直熔丝110，临界尺寸(通孔/熔丝孔102的直径或宽度)优选大于接触/通孔38。以此方式，确保腔体108并与导电材料淀积工艺无关。此外，不连续的铝膜和连续的氮化钛层形成电阻高于接触/通孔28和38(图1-6)的垂直熔丝。
参考图16，通过填加弯曲152或弯入熔丝150内可以减小垂直熔丝150的熔断电压。本发明进行的模拟和实验显示这种结构将熔断电压降低约2的因子。这种改变取决于熔丝的几何形状。在一个实施例中，由于腔体位于熔丝150的直线部分中，因此电流流动的优选方向在箭头“D”的方向内从弯曲152到腔体154。由此可以实现熔断电压的更大差异。
现已介绍了垂直熔丝及其制造方法的优选实施例(意在说明而不是限定)，应该注意鉴于以上教导本领域的技术人员可以进行修改和变形。因此应该理解可以在附带的权利要求书界定的本发明的范围和精神内对公开的本发明的特定实施例进行改变。现已按专利法的要求详细并具体介绍了本发明，由专利文字要求和需要保护的陈述在附带的权利要求书中。

Claims (40)

1.一种半导体器件的熔丝，包括：
其表面上设置有导电路径的衬底；
设置在衬底上的介质层；以及
垂直于该表面设置的垂直熔丝，其穿过介质层并连接到导电路径，垂直熔丝形成腔体，使衬里材料沿介质材料的垂直表面并与该垂直表面接触设置，衬里材料具有至少部分地限定腔体内部的表面，沿垂直表面的衬里材料被融化以熔断熔丝，其中腔体的内部至少部分地由第一数量的与衬里材料不同的导电材料占据。
2.根据权利要求1的熔丝，其中衬里材料包括氮化钛。
3.根据权利要求1的熔丝，其中垂直熔丝包括铝。
4.根据权利要求1的熔丝，其中介质层包括多层介质层。
5.根据权利要求1的熔丝，其中导电路径包括与垂直熔丝垂直设置的导电衬里，在导电衬里和垂直熔丝之间形成弯曲部。
6.根据权利要求5的熔丝，其中流过熔丝的电流从弯曲部朝向腔体。
7.根据权利要求1的熔丝，其中衬里材料的电阻率大于导电材料的电阻率。
8.根据权利要求1的熔丝，其中腔体的内部包括未被占据的间隙。
9.根据权利要求8的熔丝，其中腔体的内部至少部分地由与第一数量的导电材料隔开的第二数量的导电材料占据。
10.根据权利要求1的熔丝，其中第一数量的导电材料包括通过化学汽相淀积淀积在衬里材料上的导电材料的润湿层和通过物理汽相淀积淀积在润湿层上的第二导电材料层。
11.一种半导体器件的熔丝，包括：
其表面上设置有导电路径的衬底；
设置在衬底上的介质层；以及
垂直于该表面设置的垂直熔丝，其穿过介质层并连接到导电路径，垂直熔丝形成腔体，使衬里材料沿介质材料的垂直表面并与该垂直表面接触设置，衬里材料具有至少部分地限定腔体内部的表面，沿垂直表面的衬里材料形成导电路径，其中在向衬里材料施加足够的电流以熔化衬里材料时导电路径断开，其中腔体内部的一部分由电阻率小于衬里材料的电阻率的导电材料占据，并且其中导电材料不同于衬里材料。
12.根据权利要求11的熔丝，其中腔体内部的第二部分包括未被占据的间隙。
13.根据权利要求12的熔丝，其中腔体内部的第三部分由导电材料占据使得第二部分的未被占据的间隙将腔体内部的第一部分和第三部分分开。
14.根据权利要求11的熔丝，其中衬里材料是氮化钛。
15.根据权利要求11的熔丝，其中导电材料是铝。
16.根据权利要求11的熔丝，其中导电材料包括通过化学汽相淀积淀积在衬里材料上的导电材料的润湿层和通过物理汽相淀积淀积在润湿层上的第二导电材料层。
17.一种垂直熔丝的制造方法，包括以下步骤：
在半导体器件的介质层中垂直地形成熔丝孔；
用导电层在熔丝孔的各侧形成衬里；以及
在熔丝孔中淀积导电材料，其中导电层的电阻率大于导电材料的电阻率，导电材料形成腔体，使导电层邻近腔体沿垂直表面设置。
18.根据权利要求17的方法，其中淀积的步骤包括使用双金属镶嵌工艺淀积导电材料的步骤。
19.根据权利要求17的方法，其中淀积的步骤包括以下步骤：
淀积导电材料的润湿层；以及
在熔丝孔中淀积导电材料形成腔体。
20.根据权利要求19的方法，其中使用化学汽相淀积工艺淀积润湿层。
21.根据权利要求17的方法，其中使用物理汽相淀积工艺淀积导电材料。
22.根据权利要求17的方法，还包括调节导电层厚度和腔体尺寸中的一个以提供预定的熔丝熔断电压的步骤。
23.根据权利要求17的方法，其中导电材料包括铝，导电层包括氮化钛。
24.根据权利要求17的方法，还包括使熔丝的电阻与熔丝连接的外部电路的电阻匹配的步骤。
25.一种同时制造垂直熔丝及接触和通孔结构的方法，包括以下步骤：
提供衬底；
在衬底上淀积第一介质层；
形成穿过第一介质层的接触；
淀积第二介质层；
同时形成熔丝孔和通孔，熔丝孔垂直地穿过第一和第二介质层形成，通孔向下形成到接触；
用导电层在熔丝孔和通孔的各侧形成衬里；以及
在熔丝孔和通孔中淀积导电材料，其中导电层的电阻率大于导电材料的电阻率，导电材料在熔丝孔中形成腔体，使导电层邻近腔体沿垂直表面设置，形成熔丝孔由此同一工艺在熔丝孔中形成腔体，同时填充通孔。
26.根据权利要求25的方法，其中淀积的步骤包括使用双金属镶嵌工艺淀积导电材料的步骤。
27.根据权利要求25的方法，其中淀积的步骤包括淀积导电材料的润湿层的步骤。
28.根据权利要求27的方法，其中使用化学汽相淀积工艺淀积润湿层。
29.根据权利要求28的方法，其中使用物理汽相淀积工艺淀积导电材料。
30.根据权利要求25的方法，还包括调节导电层厚度和腔体尺寸中的一个为熔丝提供预定的熔断电压的步骤。
31.根据权利要求25的方法，其中导电材料包括铝，导电层包括氮化钛。
32.根据权利要求25的方法，还包括使熔丝的电阻与熔丝连接的外电路中的电阻匹配的步骤。
33.一种垂直熔丝的制造方法，包括以下步骤：
在半导体器件的介质层中垂直地形成熔丝孔；
用导电层在熔丝孔的各侧形成衬里；以及
在熔丝孔中淀积导电材料，导电材料形成腔体，使导电层邻近腔体沿垂直表面设置。
34.根据权利要求33的方法，其中淀积的步骤包括以下步骤：
淀积导电材料的润湿层；以及
在熔丝孔中淀积导电材料以形成腔体。
35.根据权利要求34的方法，其中使用化学汽相淀积工艺淀积润湿层。
36.根据权利要求33的方法，其中使用物理汽相淀积工艺淀积导电材料。
37.根据权利要求33的方法，还包括调节导电层厚度和腔体尺寸中的一个以提供预定的熔丝熔断电压的步骤。
38.根据权利要求33的方法，其中导电材料包括铝，导电层包括氮化钛。
39.根据权利要求33的方法，还包括使熔丝的电阻与熔丝连接的外部电路的电阻匹配的步骤。
40.根据权利要求33的方法，其中导电层具有大于导电材料的电阻率。
CNB001026348A 1999-02-23 2000-02-23 垂直熔丝及其制造方法 Expired - Fee Related CN1188912C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/255,767 1999-02-23
US09/255767 1999-02-23
US09/255,767 US6242789B1 (en) 1999-02-23 1999-02-23 Vertical fuse and method of fabrication

Publications (2)

Publication Number Publication Date
CN1275807A CN1275807A (zh) 2000-12-06
CN1188912C true CN1188912C (zh) 2005-02-09

Family

ID=22969768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001026348A Expired - Fee Related CN1188912C (zh) 1999-02-23 2000-02-23 垂直熔丝及其制造方法

Country Status (7)

Country Link
US (2) US6242789B1 (zh)
EP (1) EP1032039B1 (zh)
JP (1) JP2000243213A (zh)
KR (1) KR100374214B1 (zh)
CN (1) CN1188912C (zh)
DE (1) DE60034611T2 (zh)
TW (1) TW448561B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19926107C1 (de) * 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
KR100340906B1 (ko) * 1999-08-23 2002-06-20 박종섭 반도체 장치의 퓨즈 구조
KR100359158B1 (ko) * 1999-12-30 2002-10-31 주식회사 하이닉스반도체 반도체소자의 퓨즈 형성방법
DE10030444A1 (de) * 2000-06-22 2002-01-10 Infineon Technologies Ag Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
US6444503B1 (en) 2002-02-07 2002-09-03 Taiwan Semiconductor Manufacturing Company Fabricating electrical metal fuses without additional masking
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US7067897B2 (en) * 2002-02-19 2006-06-27 Kabushiki Kaisha Toshiba Semiconductor device
KR100449029B1 (ko) * 2002-04-04 2004-09-16 삼성전자주식회사 패드영역에 퓨즈박스를 구비한 반도체 장치 및 그의제조방법
US6828652B2 (en) 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
JP2005109116A (ja) * 2003-09-30 2005-04-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100621773B1 (ko) * 2005-02-07 2006-09-14 삼성전자주식회사 전기적 퓨즈 회로 및 레이아웃 방법
KR100735529B1 (ko) * 2006-02-09 2007-07-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2007258371A (ja) * 2006-03-22 2007-10-04 Elpida Memory Inc ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
US7470929B2 (en) * 2006-07-24 2008-12-30 International Business Machines Corporation Fuse/anti-fuse structure and methods of making and programming same
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US7785934B2 (en) * 2007-02-28 2010-08-31 International Business Machines Corporation Electronic fuses in semiconductor integrated circuits
JP5283975B2 (ja) * 2007-06-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置ならびにそのデータ書込方法およびデータ読出方法
US7671444B2 (en) * 2007-06-25 2010-03-02 International Business Machines Corporation Empty vias for electromigration during electronic-fuse re-programming
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US10600902B2 (en) * 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US8609534B2 (en) 2010-09-27 2013-12-17 International Business Machines Corporation Electrical fuse structure and method of fabricating same
US8299567B2 (en) * 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
US8633707B2 (en) 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
US8962467B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
US8916461B2 (en) 2012-09-20 2014-12-23 International Business Machines Corporation Electronic fuse vias in interconnect structures
US8921167B2 (en) 2013-01-02 2014-12-30 International Business Machines Corporation Modified via bottom for BEOL via efuse
US9059170B2 (en) * 2013-02-06 2015-06-16 International Business Machines Corporation Electronic fuse having a damaged region
US8896090B2 (en) 2013-02-22 2014-11-25 International Business Machines Corporation Electrical fuses and methods of making electrical fuses
CN104103460B (zh) * 2013-04-03 2016-04-27 功得电子工业股份有限公司 垂直绕线中空保险丝的制法
US9646929B2 (en) 2013-06-13 2017-05-09 GlobalFoundries, Inc. Making an efuse
US9666528B1 (en) * 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US9728542B1 (en) * 2016-05-25 2017-08-08 International Business Machines Corporation High density programmable e-fuse co-integrated with vertical FETs
US20190287898A1 (en) * 2018-03-16 2019-09-19 Applied Materials, Inc. Methods and apparatus for embedded antifuses
US10483201B1 (en) 2018-10-26 2019-11-19 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
CN111223839A (zh) * 2020-01-17 2020-06-02 上海华力微电子有限公司 一种efuse熔丝的版图结构
US11239160B2 (en) 2020-06-16 2022-02-01 International Business Machines Corporation E-fuse with dielectric zipping

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5264725A (en) * 1992-12-07 1993-11-23 Micron Semiconductor, Inc. Low-current polysilicon fuse
EP0853341A2 (en) * 1997-01-14 1998-07-15 Nec Corporation Semiconductor device and method of manufacturing the same
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring

Also Published As

Publication number Publication date
KR100374214B1 (ko) 2003-03-03
CN1275807A (zh) 2000-12-06
US6242789B1 (en) 2001-06-05
EP1032039B1 (en) 2007-05-02
JP2000243213A (ja) 2000-09-08
TW448561B (en) 2001-08-01
EP1032039A3 (en) 2000-12-20
EP1032039A2 (en) 2000-08-30
DE60034611T2 (de) 2008-01-31
US6218279B1 (en) 2001-04-17
DE60034611D1 (de) 2007-06-14
KR20000058155A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
CN1188912C (zh) 垂直熔丝及其制造方法
US6611039B2 (en) Vertically oriented nano-fuse and nano-resistor circuit elements
US8610244B2 (en) Layered structure with fuse
US5705849A (en) Antifuse structure and method for manufacturing it
US7572682B2 (en) Semiconductor structure for fuse and anti-fuse applications
US6586761B2 (en) Phase change material memory device
US6661330B1 (en) Electrical fuse for semiconductor integrated circuits
JP3268554B2 (ja) ヒューズ構造及びその形成方法
US7470613B2 (en) Dual damascene multi-level metallization
US5625219A (en) Programmable semiconductor device using anti-fuse elements with floating electrode
US6252292B1 (en) Vertical electrical cavity-fuse
US8101505B2 (en) Programmable electrical fuse
JP2003115574A (ja) ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル
JP2003163269A (ja) 低電圧ヒューズ素子として使用される矩形コンタクト
US6756655B2 (en) Fuse for a semiconductor configuration and method for its production
US9024411B2 (en) Conductor with sub-lithographic self-aligned 3D confinement
US20010055840A1 (en) Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact
US6472740B1 (en) Self-supporting air bridge interconnect structure for integrated circuits
US10522593B2 (en) Phase-change memory cell
US20040262638A1 (en) Integrated circuit with dram memory cell
US20030109125A1 (en) Fuse structure for a semiconductor device and manufacturing method thereof
US9196527B2 (en) Fuse structure for high integrated semiconductor device
KR100954417B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR19990017092A (ko) 반도체 소자의 초미세 콘택 형성 방법
KR19980047431A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1033033

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050209