KR19980047431A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR19980047431A KR19980047431A KR1019960065924A KR19960065924A KR19980047431A KR 19980047431 A KR19980047431 A KR 19980047431A KR 1019960065924 A KR1019960065924 A KR 1019960065924A KR 19960065924 A KR19960065924 A KR 19960065924A KR 19980047431 A KR19980047431 A KR 19980047431A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive film
- semiconductor device
- contact hole
- manufacturing
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 제조시 정렬키로서 사용되는 포토 얼라인 키의 신호 특성을 향상시킬 수 있는 반도체 장치의 제조 방법에 관한 것으로, 제 1 도전막상에 층간절연막을 형성하는 공정과; 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀을 포함하여 상기 층간절연막상에 제 2 도전막을 형성하는 공정과; 상기 콘택홀을 포함하여 상기 제 2 도전막상에 화학기상증착법으로 제 3 도전막을 형성하는 공정과; 상기 제 3 도전막을 플로우하는 공정과; 상기 제 3 도전막상에 스퍼터링법으로 제 4 도전막을 형성하는 공정을 포함한다. 이와 같은 방법에 의해서, 반도체 장치의 제조시 포토 얼라인 키로 사용되는 콘택홀을 충전시킬 수 있고, 따라서, 포토 얼라인 키의 신호 특성을 향상시킬 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는, 반도체 장치의 제조시 정렬키(align key)로서 사용되는 포토 얼라인 키(photo align key)의 신호 특성을 향상시키는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 디자인 룰(design rule)이 미세화되고 고집적화됨에 따라 서브 마이크론(sub-micron)급의 소자에서는 다층 배선에 의한 반도체 장치의 디자인이 필수적이 요소로 취급되고 있다.
이와 같은 다층 배선 기술에 있어서, 각 도전층은 절연층들에 의하여 전기적으로 분리되어 있는데, 각 도전층의 전기적인 회로 동작은 각 절연층에 콘택홀(contact hole)을 형성하고, 이 콘택홀을 도전 물질로 충전하여 절연된 도전층을 전기적으로 접속시키므로써 이루어지게 된다.
이러한 도전층간의 전기적인 접속을 위해 종래에는 스퍼터링(sputtering)방식을 사용하는 PVD 알루미늄 플로우(flow)방식과 텅스텐 플러그(W-plug)방식이 주를 이루는 금속 플러그 방식이 널리 사용되었다.
그러나, PVD 알루미늄 플로우 방식은 콘택홀의 크기가 마이크로급 이하인 경우에는 PVD 방식으로 증착된 알루미늄의 스텝 커버리지(step coverage)가 불량하여 콘택홀을 완전히 충전시키기 어려운 문제점이 있고, 텅스텐 플러그 방식은 높은 제조 경비와 파티클(particle)에 의한 수율 저하 등의 문제점을 안고 있다.
이와 같은 문제점을 해결하기 위해 근래에는 CVD(chemical vapor deposition)알루미늄 플로우 방식이 널리 사용되고 있는데, 도 1은 미세 콘택홀을 CVD 알루미늄 플로우 방식으로 충전시킨 반도체 장치의 구조를 개략적으로 보여주고 있다.
도 1을 참조하면, 반도체기판(10)상에 절연막(12)이 형성되어 있고, 상기 절연막(12)에는 후속 공정에서 형성될 도전막과의 접속을 위한 미세 콘택홀이 형성되어 있다. 그리고, 상기 콘택홀을 포함하여 상기 절연막(12)상에는 Ti, TiN, Ti/TiN, 그리고 TiW 중, 어느 하나를 사용한 Ti 합금박막(14)이 형성되어 있고, 상기 Ti 합금박막(14)상에는 상기 콘택홀을 충전하면서 알루미늄막(16)이 형성되어 있다.
그러나, 상술한 바와 같은 CVD 알루미늄 플로우 방식은 콘택홀의 크기가 미세한 경우에는 완전한 충전이 가능하지만, 콘택홀의 크기가 지나치게 큰 경우에는 콘택홀을 완전하게 충전시키지 못하는 문제점이 발생된다.
즉, 도 2에 도시된 바와 같이, 반도체 장치의 제조시, 포토 얼라인 키로 사용되는 콘택홀을 상술한 CVD 알루미늄 플로우 방식으로 충전시키게 되면, 포토 얼라인 키로 사용되는 콘택홀의 크기(b)가 도 1에 도시된 도전층간의 전기적 접속의 위한 콘택홀의 크기(a)에 비해 지나치게 크기 때문에 콘택홀의 경계면(c)이 완만한 곡선을 갖게 되는 것이다.
이로 인해, 반도체 장치의 제조시, 포토 얼라인 키의 신호 특성이 크게 저하되고, 결국 반도체 장치를 제조할 수 없게 되는 심각한 문제점이 발생된다.
상술한 문제점을 해결하기 위해 제안된 본 발명은, 포토 얼라인 키의 신호 특성을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 데 그 목적이 있다.
도 1은 종래 반도체 장치의 제조 방법을 설명하기 위한 수직 단면도;
도 2는 종래 반도체 장치의 제조 방법의 문제점을 설명하기 위한 수직 단면도;
도 3은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 보이는 수직 단면도.
* 도면의 주요 부분에 대한 부호 설명
10 : 반도체기판12 : 층간절연막
14 : Ti 합금박막16, 18 : 알루미늄 합금막
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 제조 방법은, 제 1 도전막상에 층간절연막을 형성하는 공정과; 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀을 포함하여 상기 층간절연막상에 제 2 도전막을 형성하는 공정과; 상기 콘택홀을 포함하여 상기 제 2 도전막상에 화학기상증착법으로 제 3 도전막을 형성하는 공정과; 상기 제 3 도전막을 플로우하는 공정과; 상기 제 3 도전막상에 스퍼터링법으로 제 4 도전막을 형성하는 공정을 포함한다.
이 방법에 있어서, 상기 제 1 도전막은 반도체기판이고, 제 2 도전막은 Ti, TiN, Ti/TiN, 그리고 TiW 중, 어느 하나이다.
이 방법에 있어서, 상기 제 3 및 제 4 도전막은 Al 과 Al이 함유된 합금 중, 어느 하나이다.
(작용)
이와 같은 방법에 의해서, 반도체 장치의 제조시 포토 얼라인 키로 사용되는 콘택홀을 충전시킬 수 있고, 따라서, 포토 얼라인 키의 신호 특성을 향상시킬 수 있다.
(실시예)
이하, 본 발명의 실시예를 첨부 도면 도 3에 의거해서 상세히 설명한다.
도 3에 있어서, 도 1 내지 도 2에 도시된 반도체 장치의 구성 요소와 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
도 3에는 본 발명의 실시예에 따른 반도체 장치의 구조가 개략적으로 도시되어 있다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 반도체기판(10)상에 층간절연막(12)을 형성하고, 이어, 상기 층간절연막(12)을 식각하여 콘택홀을 형성한다.
다음, 상기 콘택홀을 포함하여 상기 층간절연막(12)상에 Ti, TiN, Ti/TiN, 그리고 TiW 중, 어느 하나의 Ti 합금박막(14)을 형성한 후, 상기 콘택홀을 포함하여 상기 Ti 합금박막(14)상에 화학기상증착(CVD)법으로 알루미늄(Al) 또는 알루미늄이 함유된 제 1 알루미늄 합금막(16)을 형성한다.
이어서, 상기 제 1 알루미늄 합금막(16)을 알루미늄 융점 이상의 고온으로 가열하여 제 1 알루미늄 합금막(16)을 플로우시키고, 그리고, 상기 제 1 알루미늄 합금막(16)상에 스퍼터링법을 이용하여 제 2 알루미늄 합금막(18)을 형성한다.
상술한 바와 같은 반도체 장치의 제조 방법에 의해서, 반도체 장치의 제조시 포토 얼라인 키로 사용되는 콘택홀을 충전시킬 수 있고, 따라서, 포토 얼라인 키의 신호 특성을 향상시킬 수 있다.
Claims (3)
- 제 1 도전막(10)상에 층간절연막(12)을 형성하는 공정과;상기 층간절연막(12)을 식각하여 콘택홀을 형성하는 공정과;상기 콘택홀을 포함하여 상기 층간절연막(12)상에 제 2 도전막(14)을 형성하는 공정과;상기 콘택홀을 포함하여 상기 제 2 도전막(14)상에 화학기상증착법으로 제 3 도전막(16)을 형성하는 공정과;상기 제 3 도전막(16)을 플로우하는 공정과;상기 제 3 도전막(16)상에 스퍼터링법으로 제 4 도전막(18)을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 제 1 도전막(10)은 반도체기판이고, 제 2 도전막(14)은 Ti, TiN, Ti/TiN, 그리고 TiW 중, 어느 하나인 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 제 3 및 제 4 도전막((16, 18)은 Al 과 Al이 함유된 합금 중, 어느 하나인 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065924A KR19980047431A (ko) | 1996-12-14 | 1996-12-14 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065924A KR19980047431A (ko) | 1996-12-14 | 1996-12-14 | 반도체 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980047431A true KR19980047431A (ko) | 1998-09-15 |
Family
ID=66522112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960065924A KR19980047431A (ko) | 1996-12-14 | 1996-12-14 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980047431A (ko) |
-
1996
- 1996-12-14 KR KR1019960065924A patent/KR19980047431A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275099B1 (ko) | 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법 | |
| US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
| US5693568A (en) | Reverse damascene via structures | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| KR100522130B1 (ko) | 웨이퍼 패시베이션 구조 및 제조방법 | |
| US7301216B2 (en) | Fuse structure | |
| US6847077B2 (en) | Capacitor for a semiconductor device and method for fabrication therefor | |
| US7564133B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20000023210A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
| US20100013045A1 (en) | Method of Integrating an Element | |
| US5447880A (en) | Method for forming an amorphous silicon programmable element | |
| JPH11330231A (ja) | 金属被覆構造 | |
| KR100225946B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6455412B1 (en) | Semiconductor contact via structure and method | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| US20040251552A1 (en) | Semiconductor device and manufacturing method the same | |
| WO1988001102A1 (en) | Semiconductor devices having improved metallization | |
| JP2001313372A (ja) | キャパシタ構造およびその製造方法 | |
| KR19980047431A (ko) | 반도체 장치의 제조 방법 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7005377B2 (en) | Bimetal layer manufacturing method | |
| KR19990061060A (ko) | 반도체 소자의 콘택 형성방법 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| US7115501B2 (en) | Method for fabricating an integrated circuit device with through-plating elements and terminal units |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |