DE60034611T2 - Vertikale Sicherung und deren Herstellungsverfahren - Google Patents

Vertikale Sicherung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE60034611T2
DE60034611T2 DE60034611T DE60034611T DE60034611T2 DE 60034611 T2 DE60034611 T2 DE 60034611T2 DE 60034611 T DE60034611 T DE 60034611T DE 60034611 T DE60034611 T DE 60034611T DE 60034611 T2 DE60034611 T2 DE 60034611T2
Authority
DE
Germany
Prior art keywords
fuse
conductive
layer
conductive material
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60034611T
Other languages
English (en)
Other versions
DE60034611D1 (de
Inventor
Stefan J. Fishkill Weber
Roy Newburgh Iggulden
Chandrasekhar Hopewell Junction Narayan
Axel Christoph Fishkill Brintzinger
Mark Fishkill Hoinkis
Robert Hopewell Junction van den Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Application granted granted Critical
Publication of DE60034611D1 publication Critical patent/DE60034611D1/de
Publication of DE60034611T2 publication Critical patent/DE60034611T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Diese Offenbarung bezieht sich auf die Halbleiterfertigung und insbesondere auf eine vertikale Schmelzsicherung und auf ein Verfahren zum Verringern der Halbleiterchip-Layoutfläche.
  • 2. Beschreibung des Standes der Technik
  • Halbleitervorrichtungen wie etwa Speichervorrichtungen enthalten in ihrer Struktur Schmelzsicherungen. In dynamischen Schreib-Lese-Speicherchips (DRAM-Chips) nimmt die Anzahl von Schmelzsicherungen bei jeder neuen Generation von DRAM-Chip-Entwürfen auf Grund der Zunahme der Speicherdichte erheblich zu. In herkömmlichen DRAM-Entwürfen, siehe z. B. EP 0 853 341 A2 , sind Schmelzsicherungen, die entweder mittels Laser oder elektrisch ausgelöst werden, parallel zur Chiprichtung angeordnet. Diese Orientierung wird horizontal angeordnete Schmelzsicherungen oder Schmelzsicherungen mit horizontaler Richtung genannt. Horizontal angeordnete Schmelzsicherungen verbrauchen zusammen mit der Schmelzsicherungs-Schaltungsanordnung grob 3% der gesamten Chipfläche.
  • Eine Anwendung von Schmelzsicherungen in Speichervorrichtungen ist die Aktivierung/Deaktivierung von Bereichen oder Blöcken des Chips. Dies kann durch Verwendung von Anti-Schmelzsicherungen bzw. von Schmelzsicherungen geschehen. Um beispielsweise die Chipausbeute zu verbessern, werden Redundanzen verwendet, die durch Auslösen von Schmelzsicherungen aktiviert werden. Für die DRAMs der nächsten Generation nehmen die Flächen für Schmelzsicherungen unter anderem wegen der erhöhten Redundanz erheblich zu. Wenn beispielsweise ein herkömmlicher DRAM-Chip 15000 Schmelzsicherungen enthielt, könnte ein DRAM-Chip der nächsten Generation etwa 30000 bis etwa 50000 Schmelzsicherungen enthalten.
  • Die vorliegende Erfindung schafft eine vertikale Schmelzsicherung, die vorteilhaft ohne zusätzliche Prozess- und Maskierungsschritte zusammen mit Metallstrukturen einer Halbleitervorrichtung gebildet werden kann. Im Folgenden wird die Bildung von Kontakten/Metallleitungen für einen Doppel-Damaszener-Prozess kurz beschrieben.
  • In 1 ist eine Halbleitervorrichtung 10 gezeigt. Die Halbleitervorrichtung enthält ein Substrat 12. Eine dielektrische Schicht 14 wird gemäß auf dem Gebiet bekannten Prozessen abgeschieden und bemustert. Die dielektrische Schicht 14 kann ein Oxid wie etwa TEOS oder BPSG enthalten. Auf der dielektrischen Schicht 14 wird ein leitendes Material 16 abgeschieden. Das leitende Material 16 enthält ein Metall wie etwa Wolfram oder Aluminium. Das leitende Material 16 bildet Metallleitungen oder andere leitende Strukturen, beispielsweise auf einer M0-Ebene eines dynamischen Schreib-Lese-Speicherchips.
  • Wie in 2 gezeigt ist, wird auf der dielektrischen Schicht 14 und der leitenden Schicht 16 eine dielektrische Schicht 18 abgeschieden. Die dielektrische Schicht 18 ist ein Oxid wie etwa Siliciumdioxid. Die dielektrische Schicht 18 wird bemustert und geätzt, um ein Kontaktloch 20 und einen Metallleitungsgraben 22 für eine Doppel-Damaszener-Abscheidung eines leitenden Materials 24 wie etwa Aluminium zu bilden, wie in 3 gezeigt ist. Es wird ein chemisch-mechanisches Polieren (CMP) ausgeführt, um eine obere Oberfläche einzuebnen und um leitendes Material 24 von der Oberfläche zu entfernen.
  • Wie in 4 gezeigt ist, wird auf der dielektrischen Schicht 18 und über einem Kontakt/einer Metallleitung 28, der/die in der dielektrischen Schicht 18 gebildet ist, eine dielektrische Schicht 26 abgeschieden. Die dielektrische Schicht 26 ist vorzugsweise ein Oxid wie etwa Siliciumdioxid.
  • Wie in den 5 und 6 gezeigt ist, wird die dielektrische Schicht 26 bemustert und geätzt, um ein Durchgangsloch 32 und einen Metallleitungsgraben 34 für eine Doppel-Damaszener-Abscheidung eines leitenden Materials 36 wie etwa Aluminium zu bilden, um ein Durchgangsloch/eine Metallleitung 38 zu bilden, wie in 6 gezeigt ist. Es wird ein CMP ausgeführt, um die obere Oberfläche einzuebnen und um leitendes Material 36 von der Oberfläche zu entfernen.
  • Der in den 16 beschriebene Prozess wird über die Halbleitervorrichtung 10 hinweg ausgeführt. Kontakte/Metallleitungen 28 und Durchgangslöcher/Metallleitungen 38 werden beispielsweise in einem Speichermatrixabschnitt 30 eines Speicherchips ausgebildet.
  • Daher besteht ein Bedarf an einer Verringerung der von den Schmelzsicherungen eingenommenen Fläche auf einem Halbleiterchip. Es besteht weiterhin ein Bedarf an einem Verfahren zum Einstellen des Schmelzsicherungswiderstandes für die Schmelzsicherungen in einer Halbleitervorrichtung. Es besteht nochmals weiterhin ein Bedarf an einer Fertigung von Schmelzsicherungen ohne zusätzliche Prozessschritte und Masken.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Schmelzsicherung für Halbleitervorrichtungen gemäß der vorliegenden Erfindung enthält ein Substrat mit einem auf einer Oberfläche hiervon angeordneten leitenden Pfad, eine auf dem Substrat angeordnete dielektrische Schicht und eine senkrecht zu der Oberfläche durch die dielektrische Schicht angeordnete vertikale Schmelzsicherung, die mit dem leitenden Pfad verbunden ist, wobei die vertikale Schmelzsicherung einen Hohlraum bildet, in dem ein Auskleidungsmaterial längs der vertikalen Oberfläche angeordnet ist, wobei das Auskleidungsmaterial längs der vertikalen Oberflächen geschmolzen wird, um die Schmelzsicherung auszulösen.
  • In alternativen Ausführungsformen enthält das Auskleidungsmaterial vorzugsweise Titannitrid, während die Schmelzsicherung vorzugsweise Aluminium enthält. die dielektrische Schicht kann mehrere dielektrische Schichten umfassen. Der leitende Pfad kann eine leitende Leitung, die senkrecht zur Schmelzsicherung angeordnet ist, enthalten, um zwischen der leitenden Leitung und der Schmelzsicherung eine Biegung zu bilden. Der Stromfluss durch die Schmelzsicherung kann von der Biegung zu dem Hohlraum gerichtet sein. Das Auskleidungsmaterial besitzt vorzugsweise einen spezifischen Widerstand, der größer als jener von anderen Abschnitten der Schmelzsicherung ist.
  • Ein Verfahren zum Fertigen vertikaler Schmelzsicherungen enthält die Schritte des Bildens eines Schmelzsicherungslochs senkrecht in einer dielektrischen Schicht in einer Halbleitervorrichtung, des Auskleidens von Seiten des Schmelzsicherungslochs mit einer leitenden Schicht und des Abscheidens eines leitenden Materials in dem Schmelzsicherungsloch, wobei die leitende Schicht einen spezifischen Widerstand hat, der größer als jener des leitenden Materials ist, wobei das leitende Material einen Hohlraum bildet, auf dessen vertikalen Oberflächen die leitende Schicht angeordnet ist.
  • Ein Verfahren zum Fertigen vertikaler Schmelzsicherungen gleichzeitig mit Kontakt- und Duchgangsloch-Strukturen für Speicherchips enthält die Schritte des Vorsehens eines Speicherchips, der ein Substrat enthält, auf dem in einem Speichermatrixabschnitt des Chips Vorrichtungen ausgebildet sind, wobei der Chip ferner einen Schmelzsicherungsbereich enthält, des Abscheidens einer ersten dielektrischen Schicht auf dem Substrat, des Bildens von Kontakten durch die erste dielektrische Schicht, des Abscheidens einer zweiten dielektrischen Schicht, des gleichzeitigen Bildens von Schmelzsicherungslöchern und von Durchgangslöchern, wobei die Schmelzsicherungslöcher vertikal durch die erste und die zweite dielektrische Schicht gebildet werden und die Durchgangslöcher nach unten zu den Kontakten ausgebildet sind, des Auskleidens von Seiten der Schmelzsicherungslöcher und der Durchgangslöcher mit einer leitenden Schicht und des Abscheidens eines leitenden Materials in den Schmelzsicherungslöchern und in den Durchgangslöchern, wobei die leitende Schicht einen spezifischen Widerstand besitzt, der größer als jener des leitenden Materials ist, wobei das leitende Material, das in den Schmelzsicherungslöchern abgeschieden ist, in dem Schmelzsicherungsloch einen Hohlraum bildet, an dessen vertikalen Oberflächen die leitende Schicht angeordnet ist, und die Schmelzsicherungslöcher eine größere Öffnung als die Durchgangslöcher bilden, so dass der gleiche Prozess Hohlräume in den Schmelzsicherungslöchern bildet, während die Durchgangslöcher gefüllt sind.
  • In anderen Verfahren kann der Abscheidungsschritt den Schritt des Abscheidens des leitenden Materials unter Verwendung eines Doppel-Damaszener-Prozesses enthalten. Der Abscheidungsschritt kann die Schritte des Abscheidens einer Benetzungsschicht aus leitendem Material und des Abscheidens des leitenden Materials in dem Schmelzsicherungsloch, um den Hohlraum zu bilden, enthalten. Die Benetzungsschicht wird vorzugsweise unter Verwendung eines Prozesses der chemischen Abscheidung aus der Dampfphase abgeschieden. Das leitende Material wird vorzugsweise unter Verwendung eines Prozesses einer physikalischen Dampfabscheidung abgeschieden. Der Schritt des Einstellens der Dicke der leitenden Schicht oder der Hohlraumabmessungen, um eine vorgegebene Auslösespannung für die Schmelzsicherung zu schaffen, kann enthalten sein. Das leitende Material enthält vorzugsweise Aluminium, während die leitende Schicht Titannitrid enthält. Das Verfahren kann ferner den Schritt des Anpassens eines Schmelzsicherungswiderstandes an einen Widerstand in einer externen Schaltungsanordnung, mit der die Schmelzsicherung verbunden ist, enthalten.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genauen Beschreibung erläuternder Ausführungsformen hiervon deutlich, die in Verbindung mit den beigefügten Zeichnungen gelesen werden sollte.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Diese Offenbarung stellt im Einzelnen die folgende Beschreibung bevorzugter Ausführungsformen mit Bezug auf die folgenden Figuren dar, in denen:
  • 1 eine Querschnittsansicht eines herkömmlichen Substrats ist, auf dem eine dielektrische Schicht und Metallstrukturen gebildet sind;
  • 2 eine Querschnittsansicht des herkömmlichen Substrats von 1 ist, auf dem eine dielektrische Schicht abgeschieden ist, in der ein Kontaktloch ausgebildet ist;
  • 3 eine Querschnittsansicht der Struktur gemäß dem Stand der Technik von 2 ist, bei der in dem Kontaktloch während eines Doppel-Damaszener-Prozesses ein leitendes Material abgeschieden worden ist;
  • 4 eine Querschnittsansicht der Struktur gemäß dem Stand der Technik von 3 ist, auf der eine weitere dielektrische Schicht abgeschieden worden ist;
  • 5 eine Querschnittsansicht der Struktur gemäß dem Stand der Technik von 4 ist, bei der durch die weitere dielektrische Schicht ein Durchgangsloch nach unten zu einem Kontakt gebildet worden ist;
  • 6 eine Querschnittsansicht der Struktur gemäß dem Stand der Technik von 5 ist, bei der in dem Durchgangsloch während eines Doppel-Damaszener-Prozesses ein leitendes Material abgeschieden worden ist;
  • 7 eine Querschnittsansicht eines Schmelzsicherungsbereichs einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ist, in dem durch dielektrische Schichten nach unten zu einer leitenden Struktur ein Schmelzsicherungsloch gebildet worden ist;
  • 8 eine Querschnittsansicht der Struktur gemäß der vorliegenden Erfindung von 7 ist, die eine leitende Schicht oder Auskleidung besitzt, die in dem Schmelzsicherungsloch abgeschieden worden ist;
  • 9 eine Querschnittsansicht der Struktur gemäß der vorliegenden Erfindung von 8 ist, bei der in dem Schmelzsicherungsloch während eines Doppel-Damaszener-Prozesses ein leitendes Material abgeschieden worden ist und bei dem ein Hohlraum gebildet worden ist, in dem die Auskleidung die vertikalen Wände auskleidet, wodurch eine vertikale Schmelzsicherung gebildet wird;
  • 10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ist, die einen Schmelzsicherungsbereich und eine Matrix für Speicherchips zeigt;
  • 11 eine vergrößerte Querschnittsansicht der Einzelheit 11 von 10 ist, die eine Auskleidung und einen Hohlraum gemäß der vorliegenden Erfindung zeigt;
  • 12 eine Querschnittsansicht der Auskleidung/leitenden Schicht gemäß der vorliegenden Erfindung ist, die geometrische Abmessungen zeigt;
  • 13 ein Graph ist, der den Leistungsverbrauch in einer Schmelzsicherung gemäß der vorliegenden Erfindung gegen den Widerstand der Schmelzsicherung für verschiedene äußere Widerstände zeigt;
  • 14 eine Querschnittsansicht einer Ausführungsform der vorliegenden Erfindung ist, die ein Schmelzsicherungsloch mit einer Auskleidung, eine Benetzungs-Al-Schicht und eine physikalisch abgeschiedene Al-Schicht gemäß der vorliegenden Erfindung besitzt;
  • 15 ein Graph ist, der die Tiefe der physikalisch abgeschiedenen Al-Schicht von 14 gegen die Abscheidungsdauer für verschiedene kritische Abmessungen (CD) gemäß der vorliegenden Erfindung zeigt; und
  • 16 eine Querschnittsansicht einer weiteren Ausführungsform der vorliegenden Erfindung ist, die eine Biegung in der Schmelzsicherung gemäß der vorliegenden Erfindung besitzt, um die Auslösespannung zu senden.
  • GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Diese Offenbarung bezieht sich auf die Halbleiterfertigung und genauer auf eine vertikale Schmelzsicherung und ein Verfahren zum Verringern der Halbleiterchip-Layoutfläche. Die vorliegende Erfindung umfasst ein Verfahren zum Fertigen von Schmelzsicherungen mit einer Leitungsrichtung senkrecht zur Ebene des Chips. Die Schmelzsicherungen gemäß der vorliegenden Erfindung sind vertikal angeordnet oder sind Vertikalrichtungs-Schmelzsicherungen. Vertikale Schmelzsicherungen gemäß der Erfindung verringern die von den Schmelzsicherungen eingenommene Fläche. Wenn beispielsweise die horizontalen Schmelzsicherungen eines Entwurfs des Standes der Technik eine Länge von 4 Mikrometern und eine Breite von 0,5 Mikrometern sowie eine Dicke von 0,5 Mikrometern haben, hätte eine Änderung von der horizontalen Richtung in die vertikale Richtung eine etwa achtfache Flächenverringerung zur Folge. Die vorliegende Erfindung umfasst außerdem ein Einstellverfahren zum Einstellen des Schmelzsicherungswiderstandes, um den Leistungsverbrauch der Schmelzsicherung maximal zu machen, so dass die Schmelzsicherung leichter auszulösen ist. In einer bevorzugten Ausführungsform enthält die vertikale Schmelzsicherung einen Hohlraum, der ohne Bedarf an einer zusätzlichen Maske oder an zusätzlichen Prozessschritten gebildet werden kann. Ein Nutzen des Einbauens des Hohlraums besteht darin, dass der Hohlraum die Wahrscheinlichkeit einer Erhitzung der ausgelösten Schmelzsicherungen verringert.
  • Der Prozess, der verwendet wird, um die in den 16 beschriebene Struktur zu bilden, wird auch verwendet, um vertikale Schmelzsicherungen gemäß der vorliegenden Erfindung zu bilden. Vorteilhafterweise schafft die vorliegende Erfindung vertikale Schmelzsicherungen, um die Chip-Layoutfläche zu verringern, wobei die Schmelzsicherungen ohne zusätzliche Prozessschritte und Masken gefertigt werden. Mit anderen Worten, die vertikalen Schmelzsicherungen werden in einem Schmelzsicherungsbereich einer Halbleitervorrichtung gleichzeitig mit anderen Strukturen in der Vorrichtung gebildet. Ein Fertigungsprozess für vertikale Schmelzsicherungen wird beispielhaft für eine Speichervorrichtung beschrieben, die Speichermatrixvorrichtungen besitzt, die gleichzeitig mit den vertikalen Schmelzsicherungen gebildet werden.
  • Nun wird im Einzelnen auf die Zeichnungen Bezug genommen, in denen in allen Ansichten gleiche Bezugszeichen gleiche oder identische Elemente bezeichnen, wobei zunächst in 7 ein Halbleitersubstrat 12 gezeigt ist, das auf dem Gebiet bekannte Siliciumsubstrate, Silicium-auf-Isolator-Substrate, Galliumarsenid-Substrate oder andere Substrate enthalten kann. Auf einer die lektrischen Schicht 14 ist ein leitendes Material 16 abgeschieden. Andere leitende Strukturen können für andere Typen von Halbleitervorrichtungen ebenso gebildet sein. Eine dielektrische Struktur 14 wird in übereinstimmung mit auf dem Gebiet bekannten Prozessen abgeschieden und bemustert. Die dielektrische Schicht 14 kann ein Oxid wie etwa TEOS, ein thermisches Oxid, Silan oder Polysilicium mit hoher Dichte enthalten. Auf der dielektrischen Schicht 14 wird eine dielektrische Schicht 18 abgeschieden. Die dielektrische Schicht 18 kann ein Oxid wie etwa Siliciumdioxid sein.
  • Die dielektrische Schicht 18 wird in einem Matrixabschnitt bemustert und geätzt, um Doppel-Damaszener-Strukturen wie oben mit Bezug auf die 2 und 3 beschrieben zu bilden. Es wird ein chemisch-mechanisches Polieren (CMP) ausgeführt, um eine obere Oberfläche der dielektrischen Schicht 18 einzuebnen. Eine dielektrische Schicht 26 wird auf der dielektrischen Schicht 18 abgeschieden. Die dielektrische Schicht 26 ist vorzugsweise ein Oxid wie etwa Siliciumdioxid. Die dielektrische Schicht 26 wird bemustert und geätzt, um ein Doppel-Damaszener-Schmelzsicherungsloch 102 zu bilden, wobei gleichzeitig Kontaktlöcher 32 und Metallleitungsgräben 34 für eine Doppel-Damaszener-Abscheidung gebildet werden, wie in 5 gezeigt ist. Das Bemustern des Schmelzsicherungslochs 102 wird vorzugsweise unter Verwendung einer Lithographiebearbeitung ausgeführt. Das Ätzen des Schmelzsicherungslochs 102 kann unter Verwendung eines Prozesses der reaktiven Innenätzung (RIE-Prozess) oder eines Prozesses der chemischen Abwärtsätzung (CDE, Chemical Downstream Etching) ausgeführt werden, wobei auch andere Ätztechniken implementiert werden können.
  • Das Schmelzsicherungsloch 102 erstreckt sich durch die dielektrische Schicht 18 und durch die dielektrische Schicht 26, um das leitende Material 16 zu erreichen. Der beschriebene Ätzprozess zum Ätzen der dielektrischen Schicht 18 und der dielektrischen Schicht 26 ist für das leitende Material 16 vorzugsweise selektiv. Das leitende Material 16 ist vorzugsweise Wolfram, Aluminium oder irgendein anderes leitendes Material.
  • Wie in 8 gezeigt ist, wird in dem Schmelzsicherungsloch 102 eine dünne leitende Schicht 104 gebildet. Die Schicht 104 ist vorzugsweise ein Material mit einem höheren spezifischen Widerstand als jenes des Basismaterials oder des Durchgangslochs, das für die Schmelzsicherung verwendet wird und in den späteren Schritten verwendet wird. Die Schicht 104 wird durch einen Abscheidungsprozess, beispielsweise durch einen Prozess der chemischen Abscheidung aus der Dampfphase (CVD-Prozess) gebildet. Die Schicht 104 kleidet das Schmelzsicherungsloch 102 aus (siehe auch 9).
  • Wie in 9 gezeigt ist, wird ein Doppel-Damaszener-Abscheidungsprozess verwendet, um das Schmelzsicherungsloch 102, das die Schicht 104 besitzt, zu füllen. Ein leitendes Material 106 wird vorzugsweise unter Verwendung eines Prozesses einer physikalischen Dampfabscheidung abgeschieden. Andere geeignete Beschichtungsprozesse können ebenfalls verwendet werden. Das leitende Material 106 ist vorzugsweise Aluminium (Al), es können jedoch auch andere leitende Materialien verwendet werden. In einer bevorzugten Ausführungsform enthält die Schicht 104 ein Metallnitrid wie etwa Titannitrid (TiN), das einen höheren spezifischen Widerstand als Al hat. Andere leitende Materialien und ihre Legierungen können für die Schicht 104 verwendet werden, beispielsweise Kupfer. Der Abscheidungsprozess enthält das Bilden eines Hohlraums 108, der eine Volumenausdeh nung der Schicht 104 während des Auslösens der Schmelzsicherung ermöglicht. Es wird eine vertikale Schmelzsicherung 110 geschaffen, die die Layoutfläche der Halbleitervorrichtung im Vergleich zu herkömmlichen horizontal angeordneten Schmelzsicherungen erheblich verringert.
  • In 10 ist eine Querschnittsansicht einer Halbleitervorrichtung gezeigt, die einen Schmelzsicherungsbereich 160 und einen Speichermatrixbereich 162 auf derselben Halbleitervorrichtung gemäß der vorliegenden Erfindung veranschaulicht. Die Einzelheit 11 ist genauer in 11 gezeigt.
  • In 11 ist eine vergrößerte Ansicht eines Hohlraumbereichs gezeigt. Die Schicht 104 kleidet den Hohlraum 108 aus, wobei das leitende Material 106 in der Weise abgeschieden wird, dass der Hohlraum 108 gebildet wird. Während des Betriebs der Schmelzsicherung 110 fließt durch sie ein elektrischer Strom. Wenn eine vorgegebene Strommenge durch die Schmelzsicherung 110 fließt, wird die Schmelzsicherung 110 ausgelöst. Auf Grund des höheren spezifischen Widerstands sowie der verringerten Querschnittsfläche der Schicht 104 im Vergleich zu dem leitenden Material 106 wird die Schicht 104 während einer I2R-Erhitzung, wobei I der Strom ist und R der Widerstand der Schmelzsicherung 110 ist, durch Schmelzen unterbrochen. Der Hohlraum 108 ermöglicht, dass die Schicht 104 bei den während des Stromflusses erzeugten hohen Temperaturen schmilzt. Die Schicht 104 breitet sich in den Hohlraum 108 aus, um den leitenden Weg durch die Schmelzsicherung 110 zu unterbrechen.
  • Ein wichtiger Aspekt der Schmelzsicherung 110 ist, dass die Schmelzsicherung 110 so konfiguriert werden kann, dass sie bei verschiedenen Strömen auslöst und dass der Leistungsverbrauch durch Fertigen von Schmelzsicherun gen mit verschiedenem Widerstand (R) maximal gemacht wird. Dies kann auf viele Weisen implementiert werden. Eine Weise der Maximierung des Leistungsverbrauchs besteht darin, den Widerstand der Schmelzsicherung 110 an den Widerstand der externen Schaltungsanordnung (Rext) anzupassen. Die externe Schaltungsanordnung kann einen (nicht gezeigten) Transistor aufweisen, der an die Schmelzsicherung 110 einen Strom liefert. Wie in 12 gezeigt ist, kann der Widerstand der Schmelzsicherung 110 durch Verändern der Breite/des Radius r1 (Radius oder Breite zum Außendurchmesser/Umfang des leitenden Materials 106 oder zum Innendurchmesser/Umfang der Schicht 104) des Durchgangslochs, einer Länge "L" des Hohlraums 108 (siehe 11) und/oder einer Dicke Δr der Schicht 104 konfiguriert werden. Diese Beziehungen stehen gemäß den Gleichungen 1 und 2 folgendermaßen zueinander in Beziehung: A = π((2·r1·Δr) – Δr2) Gl. 1 R = ρL/A Gl. 2wobei A die Querschnittsfläche der Schmelzsicherung 110 in der horizontalen Ebene ist und ρ der spezifische Widerstand der Schicht 104 ist.
  • In 13 ist ein Graph des Leistungsverbrauchs gegen den Widerstand in einer vertikalen Schmelzsicherung gemäß der vorliegenden Erfindung gezeigt. Der Graph zeigt Punkte A, B und C mit maximalem Leistungsverbrauch, die einem Schmelzsicherungswiderstand entsprechen, der im Wesentlichen gleich den externen Widerständen (Rext) ist, die in der Legende gezeigt sind. U ist die Spannung über die Schmelzsicherung.
  • Elektrische Tests, die von den Erfindern ausgeführt wurden, zeigten keine dramatischen Unterschiede zwischen dem Widerstand von Al-Stiften (leitendes Material 106) mit und ohne Hohlraum 108. Die Widerstandsdiffe renz veränderte sich etwa um einen Faktor 2. Auf Grund der verringerten Querschnittsfläche der Stifte im Hohlraum 108 nimmt die Stromdichte zu, was wiederum zu einer Zunahme des Widerstandes und der Temperatur führt.
  • Wie in 14 gezeigt ist, füllt gemäß einer Ausführungsform der Erfindung das leitende Material 106 das Schmelzsicherungsloch 102 vorzugsweise nicht vollständig. In einer Ausführungsform wird eine "Cool-Al-Fill"-Technik verwendet, um das Schmelzsicherungsloch 102 zu füllen und um den Hohlraum 108 darin zurückzulassen. "Cool-Al-Fill" verwendet eine CVD-Al-Benetzungsschicht 114, gefolgt von einer Al-Abscheidungsschicht 116, die durch eine physikalische Dampfabscheidung (PVD) oder eine andere geeignete Beschichtungsverarbeitung gebildet ist. Die Schicht 104 wird vor der Al-Abscheidung gebildet und dient als eine Diffusionsbarriere, um Al in dem Schmelzsicherungsloch 102 zu halten. Die Schicht 104 wird als ein Auskleidungsmaterial verwendet, um den Hohlraum 108, der für eine vertikale Schmelzsicherung gemäß der vorliegenden Erfindung gebildet ist, zu umschließen. Die Schicht 104 kann einen Stapel aus implantiertem Ti (IMP) (mit einer Dicke von etwa 250 Å) und/oder von CVD TiN (etwa 50 Å) enthalten. Vorzugsweise wird TiN verwendet.
  • Das "Cool-Al-Fill" enthält die folgenden Merkmale. Die Schicht 104 ist vorzugsweise eine ununterbrochene dünne Schicht nach unten zum Boden des Schmelzsicherungslochs 102. Die Benetzungsschicht 114 ist vorzugsweise eine unterbrochene dünne Schicht, also kein zusätzlicher Leiter, d. h., dass nur die Oberflächen, wo die Schicht 116 notwendig ist, benetzt werden müssen. Die Schicht 116 besitzt eine Fülltiefe, die bei abnehmendem Durchmesser des Durchgangslochs/Kontakts (Schmelzsicherungsloch 102) zunimmt. Diese Merkmale ermöglichen die Steuerung der Größe (des Widerstandes) des Hohlraums 108 unter anderem durch Verändern einer kritischen Abmessung (CD) der vertikalen Schmelzsicherung 110. Wie in 15 gezeigt ist, zeigt ein erläuternder Graph die Tiefe der PVD-Al-Füllung gegen die Abscheidungszeit für unterschiedliche kritische Abmessungen des Schmelzsicherungslochs (wie in der Legende angegeben).
  • In einer Ausführungsform werden die vertikalen Schmelzsicherungen 110 gleichzeitig mit Matrixkontakten gebildet (16). Für vertikale Schmelzsicherungen 110, die mit einem darin vorhandenen Hohlraum 108 gebildet werden sollen, ist die kritische Abmessung (Durchmesser oder Breite des Durchgangslochs/Schmelzsicherungslochs 102) vorzugsweise größer als der Kontakt/das Durchgangsloch 38. Auf diese Weise ist die Bildung des Hohlraums 108 sichergestellt und unabhängig von dem Abscheidungsprozess für das leitende Material. Ferner bilden die unterbrochene dünne Al-Schicht und die ununterbrochene TiN-Schicht eine vertikale Schmelzsicherung mit einem viel höheren Widerstand als der Kontakt/das Durchgangsloch 28 bzw. 38 (16).
  • Wie in 16 gezeigt ist, kann eine Auslösespannung einer vertikalen Schmelzsicherung 150 durch Hinzufügen einer Biegung 152 oder von mehreren Biegungen zu der Schmelzsicherung 150 verringert werden. Eine Modellierung und Experimente, die von den Erfindern ausführt worden sind, haben gezeigt, dass eine solche Konfiguration die Auslösespannung etwa um einen Faktor 2 senken kann. Dies kann in Abhängigkeit von der Geometrie der Schmelzsicherung geändert werden. In einer Ausführungsform verläuft eine bevorzugte Richtung des Elektronenflusses von der Biegung 152 zum Hohlraum 154 in Richtung des Pfeils "D", da sich der Hohlraum in einem geradlinigen Abschnitt der Schmelzsicherung 150 befindet. Dadurch wird ein größerer Unterschied der Auslösespannung erzielt.
  • Da nun bevorzugte Ausführungsformen für eine vertikale Schmelzsicherung und ein Fertigungsverfahren (die erläuternd und nicht einschränkend sein sollen) beschrieben worden sind, wird daraufhin hingewiesen, dass Abwandlungen und Veränderungen vom Fachmann auf dem Gebiet angesichts der obigen Lehren vorgenommen werden können. Daher können solche Änderungen an den bestimmten offenbarten Ausführungsformen der Erfindung, die innerhalb des Umfangs der Erfindung, der durch die beigefügten Ansprüche umrissen wird, liegen, selbstverständlich vorgenommen werden. Da die Erfindung nun in allen Einzelheiten und Besonderheiten, die vom Patentgesetz gefordert werden, beschrieben worden ist, wird in den beigefügten Ansprüchen angegeben, was beansprucht und durch das Patent geschützt werden soll.

Claims (23)

  1. Schmelzsicherung für Halbleitervorrichtungen, die aufweist: – ein Substrat (12) mit einem auf einer Oberfläche angeordneten leitenden Pfad (16), – eine dielektrische Schicht (14, 18, 26), die auf dem Substrat angeordnet ist; und – eine vertikale Schmelzsicherung (110), die senkrecht zu der Oberfläche durch die dielektrische Schicht angeordnet ist und mit dem leitenden Pfad verbunden ist, dadurch gekennzeichnet, dass die vertikale Schmelzsicherung einen Hohlraum (108) bildet, an dessen vertikalen Oberflächen ein Auskleidungsmaterial (104) angeordnet ist, das geschmolzen wird, um die Schmelzsicherung auszulösen.
  2. Schmelzsicherung nach Anspruch 1, wobei das Auskleidungsmaterial (104) Titannitrid enthält.
  3. Schmelzsicherung nach Anspruch 1, wobei die Schmelzsicherung (110) Aluminium enthält.
  4. Schmelzsicherung nach Anspruch 1, wobei die dielektrische Schicht (14, 18, 26) mehrere dielektrische Schichten enthält.
  5. Schmelzsicherung nach Anspruch 1, wobei der leitende Pfad (16) eine leitende Leitung enthält, die senkrecht zu der Schmelzsicherung angeordnet ist, um eine Biegung zwischen der leitenden Leitung (16) und der Schmelzsicherung (110) zu bilden.
  6. Schmelzsicherung nach Anspruch 5, wobei der Stromfluss durch die Schmelzsicherung von der Biegung zu dem Hohlraum (108) gerichtet ist.
  7. Schmelzsicherung nach Anspruch 1, wobei das Auskleidungsmaterial (104) einen spezifischen Widerstand besitzt, der größer als jener von anderen Abschnitten der Schmelzsicherung ist.
  8. Verfahren zum Fertigen vertikaler Schmelzsicherungen, das die folgenden Schritte enthält: Bilden eines Schmelzsicherungslochs (102) vertikal durch eine dielektrische Schicht (18, 26) einer Halbleitervorrichtung; Auskleiden von Seiten des Schmelzsicherungslochs mit einer leitenden Schicht (104); und Abscheiden eines leitenden Materials (106) in dem Schmelzsicherungsloch, wobei die leitende Schicht einen spezifischen Widerstand hat, der größer als jener des leitenden Materials ist, wobei das leitende Material einen Hohlraum (108) bildet, an dessen vertikalen Oberflächen die leitende Schicht angeordnet ist.
  9. Verfahren nach Anspruch 8, bei dem der Abscheidungsschritt den Schritt des Abscheidens des leitenden Materials unter Verwendung eines Doppel-Damaszener-Prozesses enthält.
  10. Verfahren nach Anspruch 8, wobei der Abscheidungsschritt die folgenden Schritte enthält: Abscheiden einer Benetzungsschicht aus leitendem Material; und Abscheiden des leitenden Materials in dem Schmelzsicherungsloch, um den Hohlraum zu bilden.
  11. Verfahren nach Anspruch 10, bei dem die Benetzungsschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase abgeschieden wird.
  12. Verfahren nach Anspruch 8, bei dem das leitende Material unter Verwendung eines Prozesses einer physikalischen Dampfabscheidung abgeschieden wird.
  13. Verfahren nach Anspruch 8, das ferner den Schritt des Einstellens der Dicke der leitenden Schicht oder der Hohlraumabmessungen enthält, um eine vorgegebene Auslösespannung für die Schmelzsicherung zu schaffen.
  14. Verfahren nach Anspruch 8, wobei das leitende Material (106) Aluminium enthält und die leitende Schicht (104) Titannitrat enthält.
  15. Verfahren nach Anspruch 8, das ferner den Schritt des Anpassens eines Schmelzsicherungswiderstandes an einen Widerstand in einer externen Schaltungsanordnung, mit der die Schmelzsicherung verbunden ist, umfasst.
  16. Verfahren zum Fertigen vertikaler Schmelzsicherungen gleichzeitig mit Kontakt- und Durchgangslochstrukturen für Speicherchips, das die folgenden Schritte enthält: Vorsehen eines Speicherchips, der ein Substrat (12) mit darauf in einem Speichermatrixabschnitt (162) des Chips gebildeten Vorrichtungen enthält, wobei der Chip ferner einen Schmelzsicherungsbereich (160) enthält; Abscheiden einer ersten dielektrischen Schicht (18) auf dem Substrat; Bilden von Kontakten durch die erste dielektrische Schicht; Abscheiden einer zweiten dielektrischen Schicht (26); gleichzeitiges Bilden von Schmelzsicherungslöchern (102) und von Durchgangslöchern, wobei die Schmelzsicherungslöcher vertikal durch die erste und die zweite dielektrische Schicht gebildet werden und die Durchgangslöcher nach unten zu den Kontakten gebildet werden; Auskleiden von Seiten der Schmelzsicherungslöcher und der Durchgangslöcher mit einer leitenden Schicht (104); und Abscheiden eines leitenden Materials (106) in den Schmelzsicherungslöchern und in den Durchgangslöchern, wobei die leitende Schicht einen spezifischen Widerstand hat, der größer als jener des leitenden Materials ist, wobei das in den Schmelzsicherungslöchern abgeschiedene leitende Material in dem Schmelzsicherungsloch (108) einen Hohlraum bildet, wobei die leitende Schicht an den vertikalen Oberflächen des Hohlraums angeordnet ist, wobei die Schmelzsicherungslöcher eine größere Öffnung als die Durchgangslöcher bilden, derart, dass der gleiche Prozess in den Schmelzsicherungslöchern Hohlräume bildet, während die Durchgangslöcher gefüllt werden.
  17. Verfahren nach Anspruch 16, wobei der Abscheidungsschritt den Schritt des Abscheidens des leitenden Materials unter Verwendung eines Doppel-Damaszener-Prozesses enthält.
  18. Verfahren nach Anspruch 16, wobei der Abscheidungsschritt den Schritt des Abscheidens einer Benetzungsschicht aus leitendem Material enthält.
  19. Verfahren nach Anspruch 18, wobei die Benetzungsschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase abgeschieden wird.
  20. Verfahren nach Anspruch 19, wobei das leitende Material unter Verwendung eines Prozesses einer physikalischen Dampfabscheidung abgeschieden wird.
  21. Verfahren nach Anspruch 16, das ferner den Schritt des Einstellens der Dicke der leitenden Schicht oder der Hohlraumabmessungen enthält, um eine vorgegebene Auslösespannung für die Schmelzsicherungen zu schaffen.
  22. Verfahren nach Anspruch 16, wobei das leitende Material Aluminium enthält und die leitende Schicht Titannitrid enthält.
  23. Verfahren nach Anspruch 16, das ferner den Schritt des Anpassens eines Schmelzsicherungswiderstandes an einen Widerstand in einer externen Schaltungsanordnung, mit der die Schmelzsicherung verbunden ist, enthält.
DE60034611T 1999-02-23 2000-02-04 Vertikale Sicherung und deren Herstellungsverfahren Expired - Fee Related DE60034611T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/255,767 US6242789B1 (en) 1999-02-23 1999-02-23 Vertical fuse and method of fabrication
US255767 1999-02-23

Publications (2)

Publication Number Publication Date
DE60034611D1 DE60034611D1 (de) 2007-06-14
DE60034611T2 true DE60034611T2 (de) 2008-01-31

Family

ID=22969768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60034611T Expired - Fee Related DE60034611T2 (de) 1999-02-23 2000-02-04 Vertikale Sicherung und deren Herstellungsverfahren

Country Status (7)

Country Link
US (2) US6242789B1 (de)
EP (1) EP1032039B1 (de)
JP (1) JP2000243213A (de)
KR (1) KR100374214B1 (de)
CN (1) CN1188912C (de)
DE (1) DE60034611T2 (de)
TW (1) TW448561B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012001490B4 (de) * 2011-03-29 2021-02-11 Sony Corporation Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19926107C1 (de) * 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
KR100340906B1 (ko) * 1999-08-23 2002-06-20 박종섭 반도체 장치의 퓨즈 구조
KR100359158B1 (ko) * 1999-12-30 2002-10-31 주식회사 하이닉스반도체 반도체소자의 퓨즈 형성방법
DE10030444A1 (de) * 2000-06-22 2002-01-10 Infineon Technologies Ag Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
US6444503B1 (en) 2002-02-07 2002-09-03 Taiwan Semiconductor Manufacturing Company Fabricating electrical metal fuses without additional masking
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US7067897B2 (en) * 2002-02-19 2006-06-27 Kabushiki Kaisha Toshiba Semiconductor device
KR100449029B1 (ko) * 2002-04-04 2004-09-16 삼성전자주식회사 패드영역에 퓨즈박스를 구비한 반도체 장치 및 그의제조방법
US6828652B2 (en) 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
JP2005109116A (ja) * 2003-09-30 2005-04-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100621773B1 (ko) * 2005-02-07 2006-09-14 삼성전자주식회사 전기적 퓨즈 회로 및 레이아웃 방법
KR100735529B1 (ko) * 2006-02-09 2007-07-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2007258371A (ja) * 2006-03-22 2007-10-04 Elpida Memory Inc ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
US7470929B2 (en) * 2006-07-24 2008-12-30 International Business Machines Corporation Fuse/anti-fuse structure and methods of making and programming same
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US7785934B2 (en) * 2007-02-28 2010-08-31 International Business Machines Corporation Electronic fuses in semiconductor integrated circuits
US7826261B2 (en) * 2007-06-07 2010-11-02 Nec Electronics Corporation Semiconductor memory device, method of writing data therein, and method of reading data therefrom
US7671444B2 (en) * 2007-06-25 2010-03-02 International Business Machines Corporation Empty vias for electromigration during electronic-fuse re-programming
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US10600902B2 (en) * 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US8609534B2 (en) 2010-09-27 2013-12-17 International Business Machines Corporation Electrical fuse structure and method of fabricating same
US8299567B2 (en) * 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
US8962467B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
US8916461B2 (en) 2012-09-20 2014-12-23 International Business Machines Corporation Electronic fuse vias in interconnect structures
US8921167B2 (en) 2013-01-02 2014-12-30 International Business Machines Corporation Modified via bottom for BEOL via efuse
US9059170B2 (en) * 2013-02-06 2015-06-16 International Business Machines Corporation Electronic fuse having a damaged region
US8896090B2 (en) 2013-02-22 2014-11-25 International Business Machines Corporation Electrical fuses and methods of making electrical fuses
CN104103460B (zh) * 2013-04-03 2016-04-27 功得电子工业股份有限公司 垂直绕线中空保险丝的制法
US9646929B2 (en) 2013-06-13 2017-05-09 GlobalFoundries, Inc. Making an efuse
US9666528B1 (en) 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US9728542B1 (en) * 2016-05-25 2017-08-08 International Business Machines Corporation High density programmable e-fuse co-integrated with vertical FETs
US20190287898A1 (en) * 2018-03-16 2019-09-19 Applied Materials, Inc. Methods and apparatus for embedded antifuses
US10483201B1 (en) 2018-10-26 2019-11-19 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
CN111223839A (zh) * 2020-01-17 2020-06-02 上海华力微电子有限公司 一种efuse熔丝的版图结构
US11239160B2 (en) 2020-06-16 2022-02-01 International Business Machines Corporation E-fuse with dielectric zipping

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5264725A (en) * 1992-12-07 1993-11-23 Micron Semiconductor, Inc. Low-current polysilicon fuse
US6218721B1 (en) * 1997-01-14 2001-04-17 Nec Corporation Semiconductor device and method of manufacturing the same
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012001490B4 (de) * 2011-03-29 2021-02-11 Sony Corporation Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen

Also Published As

Publication number Publication date
TW448561B (en) 2001-08-01
EP1032039A2 (de) 2000-08-30
US6218279B1 (en) 2001-04-17
KR100374214B1 (ko) 2003-03-03
JP2000243213A (ja) 2000-09-08
CN1275807A (zh) 2000-12-06
EP1032039B1 (de) 2007-05-02
CN1188912C (zh) 2005-02-09
KR20000058155A (ko) 2000-09-25
DE60034611D1 (de) 2007-06-14
US6242789B1 (en) 2001-06-05
EP1032039A3 (de) 2000-12-20

Similar Documents

Publication Publication Date Title
DE60034611T2 (de) Vertikale Sicherung und deren Herstellungsverfahren
US5602053A (en) Method of making a dual damascene antifuse structure
US6611039B2 (en) Vertically oriented nano-fuse and nano-resistor circuit elements
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
US5663590A (en) Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
DE10297115B4 (de) Mehrlagiger Phasenübergangsspeicher, insbesondere Speicherzelle und Verfahren zur Herstellung
DE60132435T2 (de) Planarisierte halbleiterstruktur mit einer leitenden sicherung und dessen herstellungsverfahren
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
US5625219A (en) Programmable semiconductor device using anti-fuse elements with floating electrode
DE10318299B4 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE69929496T2 (de) Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst
DE102008034574B4 (de) Integrierte Schaltung mit einem Halbleitersubstrat mit einer Barrierenschicht und Verfahren zur Herstellung der integrierten Schaltung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
US5904507A (en) Programmable anti-fuses using laser writing
JP2003115574A (ja) ワンタイムプログラマブルヒューズ/アンチヒューズの組み合わせを用いたメモリセル
DE3634167C2 (de)
JP2003197867A (ja) メモリ構造における連続アンチヒューズ材料
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
US5412245A (en) Self-aligned vertical antifuse
DE102013109523B4 (de) Erzeugnis, das eine widerstandsvariable Schicht aufweist, sowie Verfahren zu dessen Herstellung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
US5447880A (en) Method for forming an amorphous silicon programmable element
DE102019204020B4 (de) Verbindungsstruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee