KR20000027708A - 반도체 소자의 금속 배선층 형성 방법 - Google Patents

반도체 소자의 금속 배선층 형성 방법 Download PDF

Info

Publication number
KR20000027708A
KR20000027708A KR1019980045706A KR19980045706A KR20000027708A KR 20000027708 A KR20000027708 A KR 20000027708A KR 1019980045706 A KR1019980045706 A KR 1019980045706A KR 19980045706 A KR19980045706 A KR 19980045706A KR 20000027708 A KR20000027708 A KR 20000027708A
Authority
KR
South Korea
Prior art keywords
film
metal wiring
wiring layer
forming
metal
Prior art date
Application number
KR1019980045706A
Other languages
English (en)
Other versions
KR100295141B1 (ko
Inventor
조경수
Original Assignee
김규현
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체 주식회사 filed Critical 김규현
Priority to KR1019980045706A priority Critical patent/KR100295141B1/ko
Publication of KR20000027708A publication Critical patent/KR20000027708A/ko
Application granted granted Critical
Publication of KR100295141B1 publication Critical patent/KR100295141B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Abstract

전도층의 연결을 위한 비아 홀 식각후 절연막의 수분을 제거하기 위한 디가싱 공정시 디가싱 온도 조건의 변화에 의해 금속이 비아 홀로 돌출되는 것을 방지하기 위한 것으로, 금속막 위에 금속의 돌출을 방지하기 위한 정지층을 증착하여 금속 배선을 형성하고, 그 위에 절연막을 증착한 후, 정지층을 정지 식각막으로 해서 비아 홀을 형성한다. 이와 같이 금속막 위에 정지층을 형성하여 비아 홀 식각후 디가싱 공정에서 온도 조건이 변화하여도 비아 부위에서의 금속의 돌출 현상을 방지함으로써 안정된 비아 저항을 유지할 수 있을 뿐만 아니라 후속 금속막 증착 공정을 용이하게 할 수 있으므로 반도체 소자의 신뢰성 및 공정 수율을 향상시킨다.

Description

반도체 소자의 금속 배선층 형성 방법
본 발명은 반도체 소자의 제조 공정 중 금속 배선층을 형성하는 방법에 관한 것으로, 더욱 상세하게는 다층 배선 공정에서 절연 물질을 통과하여 둘 이상의 평면에서 전도층을 연결시켜 주는 전기 전도의 경로인 비아(via)를 형성하기 위한 하부의 금속 배선층을 형성 방법에 관한 것이다.
일반적으로 다층 배선 구조는 복잡하고, 새로운 불량 모드가 발생할 가능성이 크다. 다층 배선 공정에서의 수율이나 신뢰성의 원인으로 가장 문제가 되는 것으로 금속 배선층의 스텝 커버리지(step coverage), 금속 배선층 간의 콘택 특성, 절연막의 핀 홀과 파티클 등이 있다.
이러한 다층 배선 구조에서는 각 금속 배선층 간에 존재하는 비아의 수는 극히 많고, 그것들이 모두 도통해서 아주 낮은 콘택 저항값을 가지고 있어야 한다.
그러면, 비아에 의해 전기적으로 접속되는 금속 배선층을 형성하는 종래의 방법을 첨부된 도 1을 참조하여 설명한다.
먼저, 실리콘 웨이퍼 등의 하부 도전막(1) 상부에 절연막인 산화막(2)을 형성하고, 배리어 메탈(barrier metal)(3)과 금속막(4)을 순차적으로 증착하고, 포토리소그래피(photolithography) 공정에 의해 금속막(4)과 배리어 메탈(3)을 패터닝(patterning)하여 금속 배선층(3,4)을 형성한다. 그 다음, 금속 배선층(3,4)이 형성된 전체 구조상에 절연막(5)을 증착하고, 절연막(5)을 평탄화한다. 그리고, 포토리소그래피 공정에 의해 절연막(5)을 패터닝하여 금속 배선층(3,4)의 상부 일정 영역이 드러나도록 비아 홀(via hole)을 형성한다. 그 다음, 절연막(5)에 함유된 수분에 의해 금속 배선층(3,4)이 부식되는 것을 방지하기 위한 디가싱(degassing) 공정에 의해 절연막(5)에 함유된 수분을 제거한다. 그리고, 비아 홀이 형성된 전체 구조상에 배리어 메탈(6)과 텅스텐(7)을 순차적으로 증착함으로써 반도체 소자의 다층 배선을 형성한다.
이러한 다층 배선 공정에서 금속 배선층은 주로 알루미늄 또는 알루미늄 합금을 사용하는 데, 이는 알루미늄이 낮은 저항값과 실리콘에 대한 높은 접촉성을 가지고 있기 때문이다. 그러나, 알루미늄은 융점이 660℃로 낮고 일렉트로마이그레이션(electromigration) 현상에 의한 국부적인 전류 밀도의 증대로 단선이 일어날 수 있으며, 높은 열팽창 계수를 가지고 있다.
따라서, 이와 같은 종래의 방법에 의해 금속 배선층을 형성할 경우, 비아 홀 식각후 절연막에 함유된 수분을 제거하기 위한 디가싱 공정시 디가싱 온도 조건이 약간이라도 변화될 때에는, 알루미늄의 낮은 융점과 높은 열팽창 계수로 인해 알루미늄이 비아 홀로 돌출(extrusion)되어 비아의 접촉 저항을 증가시킴으로써 반도체 소자의 전계 인가시 금속 배선의 단선을 유발시킬 뿐만 아니라 후속 배리어 메탈 증착 및 상부 금속 배선층의 형성을 어렵게 하는 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자의 다층 배선 공정에서 비아 홀 형성 후, 수분 제거를 위한 디가싱 공정에서 온도 조건의 변화에 의해 금속 배선층인 알루미늄이 비아 홀로 돌출되는 것을 방지하는 데 있다.
도 1은 종래의 방법에 따라 형성된 반도체 소자의 금속 배선층을 개략적으로 도시한 단면도이고,
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 반도체 소자의 금속 배선층을 형성하는 방법을 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 비아에 의해 전기적으로 접속하는 다층 배선 공정에서 하부 금속 배선층의 상부에 디가싱 공정 온도 조건의 변화에 의한 하부 금속 배선층의 열팽창으로 하부 금속 배선층의 비아 홀로 돌출되는 것을 방지하기 위하여 하부 금속 배선층의 상부에 정지층(stop layer)을 형성하는 것을 특징으로 한다.
상기에서 정지층은 티타늄막으로 형성하는 것이 바람직하며, 티타늄막과 하부 금속 배선층의 반응 방지 및 금속 배선의 내구성 강화를 위해 티타늄막 상·하부에 티타늄나이트라이드막을 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 비아에 의해 전기적으로 접속되는 금속 배선층을 형성하는 방법을 공정 순서에 따라 도시한 실리콘 웨이퍼의 단면도이다.
먼저, 도 2a에 도시한 바와 같이 실리콘 웨이퍼 등의 하부 도전막(21) 위에 절연막인 산화막(22)을 형성하고, 후속 공정에서 형성될 금속막(24)과 산화막(22) 사이에 합금화 방지를 위한 배리어 메탈(23)을 증착한 후, 금속막(24)으로 알루미늄 또는 알루미늄 합금이나 비교적 융점이 낮은 구리 또는 구리 합금을 증착한다.
그 다음, 후속의 비아 홀 형성 후, 디가싱 공정에서 온도 조건의 변화에 따라 금속막의 열팽창으로 금속막이 비아 홀로 돌출되는 것을 방지하기 위한 정지층으로 티타늄(26)을 증착한다. 이때, 티타늄막(26) 대신에 몰리브듐(Mo), 코발트(Co), 탄탈륨(Ta) 등의 알루미늄보다 저항이 큰 고융점 금속(refractory metal)을 정지층으로 형성할 수도 있다. 그리고, 티타늄막(26)과 금속막(24)의 반응을 방지하고 금속 배선의 내구성을 향상시키기 위해 화학적으로나 열역학적으로 안정한 티타늄나이트라이드막(25,27)을 티타늄막(26)의 상·하부에 형성하는 것이 바람직하며, 티타늄막(26)의 하부에 형성되는 하부 티타늄나이트라이드막(25)을 생략할 수도 있다. 이때, 티타늄나이트라이드막(25,27) 대신에 옥시나이트라이드(SiON), 실리콘(Si), 실리콘나이트라이드(Si3N4), 탄탈륨나이트라이드(TaN) 등의 고융점 금속막 또는 산화막 종류를 사용할 수도 있다. 또한, 후속의 비아 식각시 식각 정지막으로 사용하기 위하여 금속막(24) 상부의 일정 영역에 티타늄막을 증착할 수도 있다. 이 후에, 정지층(25,26,27) 위에 감광막을 도포하고, 금속 배선 패턴이 형성된 마스크를 통하여 감광막을 노광 현상하여 금속 배선을 위한 감광막 패턴(28)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이 금속 배선층을 제외한 정지층(25,26,27)과 금속막(24)을 감광막 패턴(28)을 마스크로 한 플라즈마 식각에 의해 산화막(22)을 정지 식각막으로 하여 제거한 후, 남은 감광막 패턴(28)을 제거한다. 그리고, 하부 금속 배선층(23,24,25,26,27)이 형성된 전체 구조상에 상부 금속 배선층과의 절연을 위하여 SOG(spin on glass), BPSG(Borophosphosilicate glass) 등의 절연막(29)을 증착하고, 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 절연막(29)을 평탄화한 후, 절연막(29) 위에 감광막을 도포하고, 비아 패턴이 형성된 마스크를 통하여 감광막을 노광 현상하여 비아 홀을 위한 감광막 패턴(30)을 형성한다.
이후, 도 2c에 도시한 바와 같이 감광막 패턴(30)을 마스크로 절연막(29)을 식각하여 비아 홀을 형성하고, 감광막 패턴(30)을 제거한다. 이때, 비아 홀 식각시 티타늄막(26)을 식각 정지막으로 하여 비아 홀 하부의 티타늄나이트라이드막(27)이 제거되도록 하며, 금속막(24) 상부의 일정 영역에 식각 정지막으로 이용하기 위한 티타늄막이 형성되어 있는 경우에는 이를 이용하여 비아 홀 식각을 정지한다. 그 다음, 절연막(29)에 함유된 수분에 의해 금속 배선층(23,24,25,26,27)이 부식되는 것을 방지하기 위하여, 디가싱 공정에 의해 절연막(29)에 함유된 수분을 제거한다. 이때, 디가싱 온도 조건이 약간 변화하여도 금속막(24)의 상부에 정지층인 티타늄막(26)이 형성되어 있으므로, 종래와 같이 금속막(24)이 열팽창하여 비아 홀로 돌출되지 않는다. 그리고, 비아 홀이 형성된 전체 구조상에 티타늄나이트라이드나 티타늄/티타늄나이트라이드로 된 배리어 메탈(31)과 텅스텐, 알루미늄, 알루미늄 합금, 구리, 구리 합금중 어느 하나로 된 금속막(32)을 순차적으로 증착함으로써 반도체 소자의 다층 배선을 형성한다.
이와 같이 본 발명은 금속막 위에 정지층을 형성하여 비아 홀 식각후의 디가싱 공정 온도 조건이 변화되더라도 금속막의 열팽창으로 비아 홀 부위에서 금속막이 돌출되는 현상을 방지할 수 있어 안정된 비아 저항을 유지할 수 있을 뿐만 아니라 후속 금속막의 증착 공정을 용이하게 할 수 있으므로 반도체 소자의 신뢰성 및 공정 수율을 향상시킬 수 있다.

Claims (13)

  1. 비아에 의해 상·하부 금속 배선층을 전기적으로 연결하여 반도체 소자의 다층 배선을 형성하는 방법에 있어서,
    비아 홀 형성 이후 절연막에 함유된 수분을 제거하기 위한 디가싱 공정에서 온도 조건의 변화로 하부 금속 배선층이 열팽창하여 상기 비아 홀로 돌출되는 것을 방지하기 위하여 하부 금속 배선층에 정지층을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  2. 제 1 항에 있어서, 상기 정지층을 티타늄막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  3. 하부 박막 상부에 하부 금속막을 증착하고, 그 상부에 제 1 티타늄나이트라이드막과 티타늄막, 제 2 티타늄나이트라이드막을 연속하여 증착하는 단계와;
    상기 제 1, 2 티타늄나이트라이드막, 티타늄막 및 하부 금속막을 패터닝하여 하부 금속 배선층을 형성한 다음, 절연막을 증착하고, 화학 기계적 연마 공정에 의해 평탄화하는 단계와;
    상기 절연막을 선택적으로 식각하여 상기 하부 금속 배선층의 일부가 드러나도록 비아 홀을 형성한 다음, 디가싱 공정에 의해 상기 절연막에 함유된 수분을 제거하는 단계와;
    상기 비아 홀이 형성된 절연막 전면에 배리어 메탈과 텅스텐막을 증착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  4. 제 3 항에 있어서, 상기 금속 배선층 형성을 위한 박막을 증착하는 단계에서 제 1 티타늄나이트라이드막의 증착을 생략하는 것을 특징으로 하는 금속 배선층 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 티타늄막 대신에 상기 하부 금속막보다 저항이 큰 고융점 금속막을 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  6. 제 5 항에 있어서, 상기 고융점 금속막을 몰리브듐, 코발트, 탄탈륨, 팔라디늄 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  7. 제 3 항 또는 제 4 항에 있어서, 상기 제 1, 2 티타늄나이트라이드막 대신에 고융점 금속막 또는 산화막을 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  8. 제 7 항에 있어서, 상기 고융점 금속막을 옥시나이트라이드, 실리콘, 실리콘나이트라이드, 탄탈륨나이트라이드 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  9. 제 3 항 또는 제 4 항에 있어서, 상기 금속 배선층 형성을 위한 박막 증착하는 단계에서 후속의 비아 홀 형성을 위한 상기 절연막의 선택적 식각시, 식각 정지막으로 사용하기 위하여 상기 하부 금속막 상부 일정 영역에 티타늄막을 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  10. 제 3 항, 제 4 항 또는 제 9 항에 있어서, 상기 비아 홀 형성을 위한 상기 절연막의 선택적 식각시, 상기 티타늄막을 식각 정지층으로 하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  11. 제 3 항 또는 제 4 항에 있어서, 상기 배리어 메탈을 형성하는 단계에서 배리어 메탈을 티타늄나이트라이드막 또는 티타늄막과 티타늄나이트라이드막의 적층 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  12. 제 3 항 또는 제 4 항에 있어서, 상기 하부 금속막을 알루미늄, 알루미늄 합금, 구리, 구리 합금 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  13. 제 3 항 또는 제 4 항에 있어서, 상기 텅스텐을 증착하는 단계에서 텅스텐 대신에 알루미늄, 알루미늄 합금, 구리, 구리 합금중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
KR1019980045706A 1998-10-29 1998-10-29 반도체소자의금속배선층형성방법 KR100295141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045706A KR100295141B1 (ko) 1998-10-29 1998-10-29 반도체소자의금속배선층형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045706A KR100295141B1 (ko) 1998-10-29 1998-10-29 반도체소자의금속배선층형성방법

Publications (2)

Publication Number Publication Date
KR20000027708A true KR20000027708A (ko) 2000-05-15
KR100295141B1 KR100295141B1 (ko) 2001-10-26

Family

ID=19556044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045706A KR100295141B1 (ko) 1998-10-29 1998-10-29 반도체소자의금속배선층형성방법

Country Status (1)

Country Link
KR (1) KR100295141B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR100701426B1 (ko) * 2005-06-30 2007-03-30 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251566A (ja) * 1992-03-06 1993-09-28 Nec Corp 多層配線構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR100701426B1 (ko) * 2005-06-30 2007-03-30 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100295141B1 (ko) 2001-10-26

Similar Documents

Publication Publication Date Title
US6445073B1 (en) Damascene metallization process and structure
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
KR100265771B1 (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6294835B1 (en) Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US7534720B2 (en) Methods of fabricating semiconductor device having slope at lower sides of interconnection hole with etch-stop layer
US6653737B2 (en) Interconnection structure and method for fabricating same
KR19980081555A (ko) 고전도성 상호접속 형성 프로세스
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
KR100588904B1 (ko) 구리 배선 형성 방법
US7056821B2 (en) Method for manufacturing dual damascene structure with a trench formed first
KR20040075746A (ko) 반도체 장치 및 그 제조 방법
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100295141B1 (ko) 반도체소자의금속배선층형성방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR20050071027A (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100870315B1 (ko) 반도체 소자의 제조방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100279048B1 (ko) 반도체 소자의 금속 배선층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee