TW583750B - Process for forming fusible links - Google Patents
Process for forming fusible links Download PDFInfo
- Publication number
- TW583750B TW583750B TW091114364A TW91114364A TW583750B TW 583750 B TW583750 B TW 583750B TW 091114364 A TW091114364 A TW 091114364A TW 91114364 A TW91114364 A TW 91114364A TW 583750 B TW583750 B TW 583750B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- fusible link
- dielectric
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000008569 process Effects 0.000 title abstract description 17
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- 239000010949 copper Substances 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000003989 dielectric material Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010309 melting process Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000001465 metallisation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 80
- 238000012545 processing Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- -1 aluminum gold Chemical compound 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 241000238631 Hexapoda Species 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 241000233614 Phytophthora Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 description 1
- UJMBCHVRTIOTKC-UHFFFAOYSA-N cyclobutylbenzene Chemical compound C1CCC1C1=CC=CC=C1 UJMBCHVRTIOTKC-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000004621 scanning probe microscopy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004162 soil erosion Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
、發明説明（ 發明之背景說明 1月係與積體電路之製造有關，更明確言之，係與使 可溶鍵結之積體電路製造技術有關。 , 衣置的冷進世代超越0.25微米結構設計規則 後^ ί奩轉兩、 :二足互連方式已由鋁金屬互連結構演進至銅 至互連結構。鋁金屬因為不能在體形更小的電路連線内 ::可靠的方式運載電流，因而已不能符合此等高規 規則之要龙；Ι：Φ、、估 夕铋+。而銅的電阻值低於鋁，故可在較小區域 更夕的I流，進而能配合運算力提高之更快速作業 二H:度更高之各種晶片的需要。隨著銅金屬取代鋁金 =、n介質絕緣層的結構也已改進。氧切一向是 :採用為主要絕緣材料，其介質常數為3.9。目前，已有若 料可降低互連電==干=。低'介質材料，此等材 合及串曰干擾，&高電路性能。這些 、 ’、常含有若干多元酉旨材料，且其介質常數低於 • 二低k介質包括多醯亞氨，氟化碳，對二甲笨， hydrogen sllsequi〇xanes，苯基環丁燒及類似物質。 夕新挑戰和新„。已發生 ，可在介質層内提供一圖處:= 質層-側表面伸至該介質層之另一側表；：利= 填充技衡，諸如：電鍍，非電鍍，化 省兮揞十计八 予4 /飞此％，物理蒗 〜尤和或其他混合處理方法將一種金屬化金屬材料填入: 2 五、發明説明（ f各種連線圖型中。此一處理程序可包括以金屬材料平舖 介質^面’並利用-種方法，例如化學機械拋光處理方 法切除多餘的金屬化材料。 紋飾處理程序也採用傳統式結構，但結構形成 紋飾處理程序是先在—介質薄膜内㈣成電路連線的 圖型’然後以銅金屬填入該圖型内的方式替代先在―全屬 虫刻成連線圖型，然後再以介質材料圍住該連線圖 =處理万式。、㈣處理程序的優點之—乃是先前習用之 i屬蚀刻處理程序已被較簡單之介質㈣處理程序取代， 作為劃定各互連接線之^$ $斤幻杠中，係在介質層内同時提 仏右干官迢或洞孔’並在其中填滿金屬化材料，形成各連 線^間的電連接。在雙重紋飾處理程序過程中，係在填 =屬化材料之前，在介質層内同時提供穿透管道和連線 圖型洞孔。 4 麵料Μ常係在1基質上製成的各種半導 心置。為達到所需要的功能，通常 多 各特定裝置之間的電連接。在若干積體電：中： :二,鏈結係耦接於保險絲上’在電路製 =㈣。通常’這些鍵結的切斷或燒斷都是利用雷射或 一"胀衝4《°在—動態隨機存取記憶體（DRAM)電路中 ’可知用可熔鏈結替代備有多餘陣列 =列”。為達此目的，係在積體電路二I: 刀…憶體陣列組作為個別瑕斑或故障陣列組之替換件 583750 五、發明説明（ 。在邏輯電路中，可利用保險絲選 能。可㈣鏈結包含一些金屬線，可并=電路性能或功 某種電脈衝將其熔斷成開路狀態；::加雷射能源或 化，另一部份炫化。通常，此種可m結材料-部份汽 多元石夕。但是，鋼和低，材料之右薄，含有銘或 積體電路之製造戚家帶來一些新課題鍵結之 :溶：结：般是在製造積體電路時，此構成金屬 層<一邵伤的万式形成之。通常是利用—較低 例如多元石夕。這一層中例如人古 k 。.人· 層中例如含有—DRAM陣列之字组線路 „ ^ 埏、々财開之則，有時會將設置在該 ί結上方之層際間各介質層全部消除或以-種更薄的保護 層取代之。絕緣層被消除的各部份對雷射光提供了一條短 而均勻的路徑並限制雷射處理殘屑的範圍。另外，也可將 放置在該鏈結上方且較厚的各介質層以姓刻纟理使其厚度 降低至-預定厚度。燒斷保險絲所需之雷射能量與設置在 該保險絲上方的介質層的材料厚度成正比。 雷射光進出W 口之開設通常係在最上層金屬化薄層已完 成圖型設定處理並以沈積處理形成一最後鈍化層的最後蝕 刻處理步驟之後為之。該鈍化層的圖型設定目的旨在形成 可通往该最上層金屬層内各打線墊之出入洞孔，並同時形 成通往各保險絲之出入洞孔。在該等打線墊處，蝕刻時必 須穿透該鈍化層和在該打線墊上之一層防反射層（ARC)。 但是’該等保險絲洞孔不僅必須通過該鈍化層，並須穿透 下面各絕緣層之附加厚度。即使採用對蝕刻金屬化材料層 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)_ 583750 4 五、發明説明（ 部材料更有利的钱刻速度選擇法，在同時1虫刻全 理而二低:同打線墊洞孔時，也很難避免因過度蝕刻處 根本：有二7』《功能或在各保險絲上遺留過多’過少或 Α=任何絕緣層。就現在技術而言，在各打線塾上面 =乍述鈍化層圖形設定步驟中移除。此項移 各保險絲上方之絕緣層過 ^致呼吊私 部蚀除，會導致很多Μ =甚土王邵蚀除。絕緣層之全 易被氧化及逐漸銹紐。 '秀1虫見象’因而使該等保險絲 的开:成气：低k "材料《整合處理也會影響各可熔鏈g 的形成。有些低k介質材料的 .·連、 料(例如氧切)的氧擴散常：:：統式介質材 決於裝置的性能。因氧化及銹物的構成係取 妨礙電流之經電流的程度 ：“接觸電阻會 (或爾鋼金屬氧化的方法，厥關；減少及 響其氧化作用，故而，嗜方 屬又虱擴散性而影 全消瞻介質曝露於大氧層環二::量減少及⑷完 製作以，能 發明概述 厅使用的相關新材料加以整合。 包:用以在-積體電路中形成—可溶鍵結的方法，該方法 Η張尺度it jfiVa g家標準—_2iq χ挪公董了 583750 A7
大氣環境中而受到有害的影響。該等可熔鏈結最好按，昭一 足爻圖型在各銅金屬和低k介質上方形成。本方法和結構 =點是提供-種更有力且更簡單的處理方法流程。由於 可卩牛低及（或）消除積體電路底層銅金屬區之銹蝕及氧化效 j，故可藉由使用本發明建議之各材料的方式大為提高積 體電路的性能。除可在最後金屬層内形成一些可熔鏈結外 也可利用？茨金屬層形成若干導線打線墊和所需要的連線 圖型。 本發明所稱之各種低k介質層，係指可用以製造積體電 2或類似裝置，且其介質常數低於3〇的各種介質。低&介 貝通吊分為二類：有機的，多孔的或摻雜的氧化物。本發 明可採用之各種低k介質材料包括：多醯亞氨，苯基環^ 烷，聚對二甲苯，和碳氟化合物等多孔式低k介質材料包 括：毫微玻璃及aerogels而摻雜式氧化物低k介質材料則包 括二hydrogen silsequioxanes ,毫微多孔氧化物以及摻碳之 石夕氧化物等。對本發明技術領域略備普通技術者應可知悉 其他各種低k介質材料。 " 以下說明請參閱圖1 A - Q各附圖，顯示一種通常用以製 造含有銅質互連點和低k介質層之積體電路的雙重紋飾處 理方法流程。該項紋飾處理方法流程僅係一通用範例。讀 者應知，另有各種不同的製造可用以將銅金屬材料和低k 介質材料整合成積體電路，因而，本說明書所提供之製程 並無意限制本發明的適用範圍。熟諳本發明技術領域者應 可了解尚有其他積體電路製程也可適用本發明。、 〜 ____ - 9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) -------—
裝 訂
583750
發明説明（ 曰各附圖所示紋飾處理製程係發生於圖中以數碼ι〇標示之 取低層之金屬I’孩層含有一完整之金屬互連體和— 層。該金屬層係'以—種導電性材料形<，該等材料包括·、 銘，銅，鋒銘合金，鎮合金或銅合金等。理想的金屬材料 為銅’介質層材料為-低k材料。該低k介質層最好採用道 氏化學公司（Dow Chemieal CQmpany)以「silk」㈣產銷之 -種聚合體介質材料（其介f常數k = 2 65p本具體實例之 電路結構設計包括-邏輯電路，SRAM (靜態隨機存取記憶 體）或DRAM (動態隨機存取記憶體）陣列，在其主要紀悻触 陣列一鄰近區域設有-或多個冗餘區段。邏輯電f SRAM或DRAM整體電路之各種元件係同時在日％圓上各不同 邵位形成。每-銅質互連層級之製程第一步驟，係利用沈 私處理程序形成一層以氮化矽或碳化矽丨2構成之薄介質言 帽層’如圖1A所示。例如由應用材料公司（Appii^ Materials)以「BL0K」商名產銷之—種薄介質蓋帽層即可 於本發明中採用。料質蓋帽層之功能係一防止各金屬層 之間銅金屬擴散的障礙物，以及在介質蝕刻處理作業時防 止触刻劑超越圖型範圍之阻止物。在圖⑺中，係於前述帽 蓋及蝕刻阻止層沈積處理完成後立即以沈積法形成一層較 厚之低k介質層14。該低k材料可在其上方表面上設置一 層薄的氧化物。該介質層之圖型設定係以照相平版印刷術 使用一種抗光劑做為遮蔽材料形成圖丨c中所示之管道2 〇 。抗光劑16係塗敷於低k介質層14之上面，並於曝&露=激 化能量之方式設定其圖型，其後再以顯影術形成一凸版 -10 -
583750
圖⑽，係利用業界熟知的傳統式姓刻技術對該 U =订部份則處理。上述照相平版印刷處理程序重 杬』仃以形成一壕溝層，並蝕刻成如圖1 E - F所示之圖型。 、口圖1 G至I所不’係利用一種銅金屬沈積處理法填充因 :刻處：和表面清除處理所留下的空間以形成一附加金屬 ^目則丨貝用的沈積處理方法先為隨後形成之銅金屬沈積 ，以沈積方法形成-種子層17 ’如圖1G所示。完成銅金 结層1 8 <沈和處理後，通常係利用一種化學及機械拋光處 理法對該晶圓的表面進行平面處理。上述各項處理作業可 重複執行以形成該積體電路或類似元件。 如圖U所示，在上述平面處理後的表面上形成一介質蓋 帽層30。該介質蓋帽層最好利用氮化矽或碳化矽（例如: BL^K)形成之。然後，以沈積處理法形成一氧化物層η。 邊氧化物層的厚度應足以耐受前述雷射熔化處理而不致裂 開並露出最底部之低k介質層。該氧化物之裂開具有損壞 性，因為，裂縫之形成會使底層的低k介質層曝露於大氣 環境中。因而會導致若干問題，因為各低k介質層的氧擴 散常數大於一般傳統材料（例如：二氧化矽）的氧擴散常數 也。氧化物層之裂開會使低!^介質材料曝露於大氣環境中， 進而可此導致已开〉成之底層各處鋼金屬區域之氧化及 銹蝕後果。 / 圖中之各條管道3 4是利用傳統式照相平版印刷術在上述 氧化物層和介質層内形成。各條管道最好襯以一層薄薄的 擴散障礙層3 6 ’如圖1 K所示。該擴散障礙層3 6可利用嘴 ___ -11- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 583750 A7 B7 五、發明説明（9 沈積法形成。擴散障礙層之功能是防止各銅金屬區和其 後形成 < 其他各金屬層（如鋁層）之間發生層際間擴散作用 。此外，該障礙層為該鋁金屬層提供一墊底層。擴散障礙 層可私用义材料包括鈦，氮化鈦，鈕，氮化钽，鎢及氮化 鎢等王4。熱請本技藝領域者當知也可採用其他障礙物 料。 如圖1 L至N各附圖所示，各管道係經過金屬化處理及填 充處理。填充材料最好採用鋁或任何鋁合金。其他導電性 材料、，例如··銅，鎢，鎢合金，或銅合金。然後，使用鋁 形成該積體電路内之最後一層金屬層38。應請注意者乃是 ，如果填充各條管道時使用的導電材料和形成最後金屬層 時使用的金屬材料相同時，可將前述兩項金屬化製程簡化 為一單一製程。在本說明中雖以鋁金屬為準，但熟諳本技 術領域者應瞭解，&可使用其他金屬為之。）真充管道和最 後金屬層之形成作業最好均採用鋁金屬。然後設定該鋁金 屬層之圖型以形成該可熔鏈結4〇，並劃定各打線墊區42 以及該電路設計所需要的連線圖型或類似圖型。然後，以 沈積處理法形成一厚度為1微米或數微米之鈍化層44。如 業界所悉’該鈍化層係在整個製程結束時所形成之附加層 ，用以於包裝處理過程中防止因化學作用，銹蝕或其他^ 理作業可能導致之電子特性減損後果。該鈍化層通常係以 二氧化碎，氮化碎材料形成，可保護底層電路免受潮濕或 污染損壞。嗣後，以業界熟知之照相平版印刷術，電裝姓 刻法或反應離子蝕刻（RIE)法利用蝕刻氣體或類似蝕刻劑深 _________-12 - 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇 X 297公董)' ------ 583750 A7
化穿透該鈍化層之洞孔’並開設通往打線墊區4孔 4 6，以及保險絲區洞孔4 8。如此處理之後， ，/ :炫鏈結1。和各打線整區42之部份表面乃曝露：::足： 此，與先前技術所形成的各種可熔鏈結不同之處乃係依本 ，明原理形成的各可_結並不包含劃定該可 裂邵份之薄氧化物層。相反地， 易 ^ , ;奋鏈結的表面係曝露或 裸路在外的。另一替代方法乃是也可利用業界通稱為PSPI 《感光性聚醒亞氨為触刻劑設定該純化層的圖型。前述之 保險絲區洞孔48係劃定該可⑽結4〇之破裂區。亦即， 開設效可熔鏈結後’該破裂區’殘餘物及所產生之物質即 會被容納在洞孔4 8之内。 一可利用傳統的雷射處理法切斷各可㈣鏈結。其優點之 一乃是，前述方法可使雷射保險絲燒斷，且不會使底層氧 化抗層破裂。目此，各銅金屬層係嵌入在該層低k介質内 、，故可防止其曝露於大氣環境内。圖2所示係一傾斜3 〇度 個保險絲庫的俯視圖的電子掃描顯微檢查之微縮圖片 。如圖中所示，其中有一個可熔鏈結已因施加雷射能而被 切斷:其他各可㈣結則原封未動。亦即斷接該可溶趟結 並未導致底層氧化物的破裂。 雖有以上各可取具體貫例的圖示與說明，但仍可在不脫 離本發明精神與範圍的原則了，可對上述具體實例作成不 同的^改及替代设计。因此，讀者應瞭解，以上係本發明 的舉例說明，並無限制其適用範圍之意旨。
Claims (1)
- 583750第091114364號專利申請案 中文申請專利範圍替換本(92年12月） 一- 1 1 '_ - __— 々、申請專利範園 1· 一種用以在一積體電路内形成一可熔鏈結的方法，包 括·· 在一底層互連及第一介質層的平坦表面上形成一第 二介質層； 沈積一氧化物層，其厚度於雷射熔化處理期間足以 有效地防止該氧化物層的破裂； 在該氧化物層和 第二介質層内形成一條可延伸至該底層金屬互連俨 之管道； ^ 以導電材料填充該管道； 形成一最後金屬層； 設定該最後金屬層的圖型，以便形成一可熔性鏈結 ，一打線墊區，和連線區； 沈積一鈍化層；及 設定該鈍化層的圖型，俾可同時清除打線墊區以及 該可熔鏈結一部份區域内之鈍化層，其中該可熔鏈結 區和打線墊區之表面係曝露在外。 2. 如申請專利範圍第丨項之方法，其中該第一和第二介質 層常數低於3.0。 3. 如申請專利範圍第1項之方法，其中該最後金屬層包括 一銘金屬。 4·如申請專利範圍第1項之方法，其中該管遒和最後金屬 層包括一銘金屬。 5·如申請專利範圍第1項之方法，其中該底層金屬互連層 包括一銅金屬。 O:\79\79171-921202.doc 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 583750 8 8 8 A B c D 申請專利範圍 6·如申請專利範圍第5項之方法，其中該第一介質層包括 一層SILK®介質材料。 7.如申請專利範圍第Η之方法，另亦包括於以金屬填充 該管道之前，先在該管道内沈積一障礙層。 8· —種在一積體電路内形成一可熔鏈結的方法，包括： 在-半導體基片上形成一最後金屬層，其中該基片 包含利用銅金屬層和一低k介質材料製成之各式裝置； 設定該最後金屬層之圖形，以形成_可㈣結，該 可熔鏈結與該積體電路内的該等裝置構成電連接； 在該可熔鏈結上方沈積·鈍化層；及 清除該可熔鏈結上方之部份或全部鈍化層，以劃定 一破裂區。 9.如申請專利範圍第8項之方法’其中之最後金屬層材料 為鋁。 10·如申請專利範圍第8項之方法，其中該鈍化層的厚度大 於1微米。 11·如申請專利範圍第8項之方法，其中該鈍化層包含由一 組包括一氧化矽，一氮化矽，一氮氧化矽，以及其混 合材料中選出之任一種材料。 12·如申請專利範圍第8項之方法’其中之破裂區係指該可 熔鏈結層中某一未覆蓋該鈍化層之區域。 O:\79\79171-921202.doc · 2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/894,337 US6559042B2 (en) | 2001-06-28 | 2001-06-28 | Process for forming fusible links |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW583750B true TW583750B (en) | 2004-04-11 |
Family
ID=25402938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091114364A TW583750B (en) | 2001-06-28 | 2002-06-28 | Process for forming fusible links |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6559042B2 (zh) |
| EP (1) | EP1399958A4 (zh) |
| JP (1) | JP2005529477A (zh) |
| CN (1) | CN1315166C (zh) |
| DE (1) | DE10226571A1 (zh) |
| TW (1) | TW583750B (zh) |
| WO (1) | WO2003003443A1 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| US6887769B2 (en) * | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
| US6975016B2 (en) | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6709980B2 (en) * | 2002-05-24 | 2004-03-23 | Micron Technology, Inc. | Using stabilizers in electroless solutions to inhibit plating of fuses |
| US6737345B1 (en) * | 2002-09-10 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Scheme to define laser fuse in dual damascene CU process |
| US6750129B2 (en) * | 2002-11-12 | 2004-06-15 | Infineon Technologies Ag | Process for forming fusible links |
| TW200531253A (en) * | 2003-09-19 | 2005-09-16 | Koninkl Philips Electronics Nv | Fuse structure for maintaining passivation integrity |
| US6876058B1 (en) * | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| US7397968B2 (en) * | 2003-10-29 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | System and method for tone composition |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| US7300825B2 (en) * | 2004-04-30 | 2007-11-27 | International Business Machines Corporation | Customizing back end of the line interconnects |
| US20050250256A1 (en) * | 2004-05-04 | 2005-11-10 | Bing-Chang Wu | Semiconductor device and fabricating method thereof |
| JP4401874B2 (ja) * | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
| CN100390952C (zh) * | 2005-05-27 | 2008-05-28 | 联华电子股份有限公司 | 切断熔丝结构的方法 |
| JP4610008B2 (ja) * | 2005-09-26 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| US20070238304A1 (en) * | 2006-04-11 | 2007-10-11 | Jui-Hung Wu | Method of etching passivation layer |
| US20070241411A1 (en) * | 2006-04-12 | 2007-10-18 | International Business Machines Corporation | Structures and methods for forming sram cells with self-aligned contacts |
| KR100969946B1 (ko) * | 2007-07-24 | 2010-07-14 | 주식회사 이오테크닉스 | 레이저 빔 분할을 이용한 레이저 가공 장치 및 방법 |
| US8310056B2 (en) * | 2009-05-29 | 2012-11-13 | Renesas Electronics Corporation | Semiconductor device |
| EP2492675B1 (en) * | 2011-02-28 | 2019-01-30 | Nxp B.V. | A biosensor chip and a method of manufacturing the same |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| US8946000B2 (en) | 2013-02-22 | 2015-02-03 | Freescale Semiconductor, Inc. | Method for forming an integrated circuit having a programmable fuse |
| US9070687B2 (en) | 2013-06-28 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self-protecting fuse |
| US20160260794A1 (en) * | 2015-03-02 | 2016-09-08 | Globalfoundries Inc. | Coil inductor |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| EP0762498A3 (en) * | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| US5760674A (en) | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
| KR100241061B1 (ko) * | 1997-07-26 | 2000-02-01 | 윤종용 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
| JPH1187646A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
| US6033939A (en) | 1998-04-21 | 2000-03-07 | International Business Machines Corporation | Method for providing electrically fusible links in copper interconnection |
| US6160302A (en) | 1998-08-31 | 2000-12-12 | International Business Machines Corporation | Laser fusible link |
| US6277737B1 (en) * | 1998-09-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor processing methods and integrated circuitry |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| US6375159B2 (en) * | 1999-04-30 | 2002-04-23 | International Business Machines Corporation | High laser absorption copper fuse and method for making the same |
| JP4037561B2 (ja) * | 1999-06-28 | 2008-01-23 | 株式会社東芝 | 半導体装置の製造方法 |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| JP3506369B2 (ja) * | 1999-07-06 | 2004-03-15 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
| US6180503B1 (en) | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| US6753563B2 (en) * | 2000-12-05 | 2004-06-22 | Texas Instruments Incorporated | Integrated circuit having a doped porous dielectric and method of manufacturing the same |
| US6348398B1 (en) * | 2001-05-04 | 2002-02-19 | United Microelectronics Corp. | Method of forming pad openings and fuse openings |
-
2001
- 2001-06-28 US US09/894,337 patent/US6559042B2/en not_active Expired - Lifetime
-
2002
- 2002-06-14 DE DE10226571A patent/DE10226571A1/de not_active Withdrawn
- 2002-06-27 EP EP02744765A patent/EP1399958A4/en not_active Withdrawn
- 2002-06-27 WO PCT/US2002/020749 patent/WO2003003443A1/en active Application Filing
- 2002-06-27 CN CNB028128249A patent/CN1315166C/zh not_active Expired - Fee Related
- 2002-06-27 JP JP2003509522A patent/JP2005529477A/ja active Pending
- 2002-06-28 TW TW091114364A patent/TW583750B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE10226571A1 (de) | 2003-01-16 |
| JP2005529477A (ja) | 2005-09-29 |
| CN1628378A (zh) | 2005-06-15 |
| EP1399958A4 (en) | 2010-08-25 |
| US6559042B2 (en) | 2003-05-06 |
| WO2003003443A1 (en) | 2003-01-09 |
| US20030003703A1 (en) | 2003-01-02 |
| EP1399958A1 (en) | 2004-03-24 |
| CN1315166C (zh) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW583750B (en) | Process for forming fusible links | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| TW423140B (en) | High-performance dual-damascene interconnect structures | |
| TWI380404B (zh) | ||
| TW426980B (en) | Wire bonding to copper | |
| JP4037561B2 (ja) | 半導体装置の製造方法 | |
| US6444544B1 (en) | Method of forming an aluminum protection guard structure for a copper metal structure | |
| CN102222647B (zh) | 半导体裸片及形成导电元件的方法 | |
| JP3183851B2 (ja) | 半導体基板及びその製造方法 | |
| TWI260703B (en) | Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same | |
| US20050218476A1 (en) | Integrated process for fuse opening and passivation process for Cu/Low-K IMD | |
| US20070182007A1 (en) | Solder bump on a semiconductor substrate | |
| US20050189612A1 (en) | Method for forming copper fuse links | |
| TW455915B (en) | High laser absorption copper fuse and method for making the same | |
| CN111564411B (zh) | 一种半导体装置及其形成方法 | |
| US6750129B2 (en) | Process for forming fusible links | |
| TW200939371A (en) | A semiconductor device including a die region designed for aluminum-free solder bump connection and a test structure designed for aluminum-free wire bonding | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| US7811866B2 (en) | Single passivation layer scheme for forming a fuse | |
| TWI297225B (en) | Phase change memory device and fabrications thereof | |
| TW415077B (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
| JP2000332018A (ja) | 半導体装置及びその製造方法 | |
| TWI250631B (en) | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level | |
| US7372156B2 (en) | Method to fabricate aligned dual damascene openings | |
| JP4587604B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |