CN1298044C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1298044C
CN1298044C CNB038164027A CN03816402A CN1298044C CN 1298044 C CN1298044 C CN 1298044C CN B038164027 A CNB038164027 A CN B038164027A CN 03816402 A CN03816402 A CN 03816402A CN 1298044 C CN1298044 C CN 1298044C
Authority
CN
China
Prior art keywords
film
aforementioned
groove
distribution trough
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038164027A
Other languages
English (en)
Other versions
CN1669137A (zh
Inventor
木村孝浩
内堀千寻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1669137A publication Critical patent/CN1669137A/zh
Application granted granted Critical
Publication of CN1298044C publication Critical patent/CN1298044C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置的制造方法，其包括：通过在半导体基板的上方形成的有机层间绝缘膜(22)的上面形成金属膜(24)，在有机层间绝缘膜(22)和金属膜(24)的界面上得到防止金属扩散用的碳化金属膜(23)的工序；通过对于碳化金属膜(23)有选择性地除去金属膜(24)，在有机层间绝缘膜(22)的上面残留碳化金属膜(23)的工序。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，更详细地说，涉及包含用金属镶嵌法(damascene/ダマシン)形成的多层配线相关的阻挡膜的形成的半导体装置的制造方法和半导体装置。
背景技术
LSI是在半导体基板上电分离配置的三极管或二极管、电容、电阻等的基本的构成要素经配线连接而制造出来的。
高密度连接此类元件彼此的技术是多层配线技术，多层配线技术是决定LSI的高性能化的重要技术。多层配线的电阻或容量等的附带效果，对LSI电路性能带来很大的影响。
由此观点来看，将使用电阻低的铜(Cu)配线和介电常数低的材料的层间绝缘膜组合而成的多层配线就变得可以被利用，作为此制造方法，采用了埋入方式，所谓的金属镶嵌方式。
Cu配线层，在施加热处理的工序中，具有Cu配线层中的Cu容易向层间绝缘膜等扩散的特性，若层间绝缘膜中扩散Cu，就会导致层间绝缘膜的漏电流增加等的不良情况。因此，Cu配线层间隔有阻挡膜，在层间绝缘膜的配线槽或通槽(ビア)中形成。
图1是表示利用与现有技术相关的双重金属镶嵌方式形成多层配线的工序的一部分的断面图。现有技术的多层配线，如图1所示，首先，形成埋入到第1层间绝缘膜102的配线槽102a中的第1配线层104，该第一层间绝缘膜102形成在具备规定的三极管等的半导体基板100的上方。第1配线层104由阻挡膜104a和第1Cu膜104b组成，与下方的三极管等电连接。
接下来，在第1配线层104上形成由氮化硅膜106a和氧化硅膜106b组成的第2层间绝缘膜106。然后，在第2层间绝缘膜106中形成配线槽106x后，与其连通，形成使第1配线层104露出的通槽106y。
然后，在配线槽106x的内表面、通槽106y的内表面以及第2层间绝缘膜106上形成阻挡膜108a之后，通过Cu种(シ一ド/seed)层的电解电镀，来形成埋入到配线槽106x和通槽106y内的第2Cu膜108b。
接下来，通过CMP(化学机械抛光，Chemical Mechanical Polishing)方法研磨第2Cu膜108b和阻挡膜108a，从而在配线槽106x和通槽106b内形成由阻挡膜108a及第2Cu膜108b组成的第2配线层108。
作为在配线槽106x和通槽106y内形成的阻挡膜108a，使用钨(W)膜、钛(Ti)膜、钽(Ta)膜等的过渡性金属或者它们的氮化膜。另外，该阻挡膜108a通过溅射法以10～30nm左右的膜厚形成膜。溅射法一般因为阶梯覆盖(step coverage)差，在纵横比高的通槽106y的侧面部(图1的S部)比配线槽106x的底部(图1的B部)更薄地形成阻挡膜108a的膜。
如上述，对于双重金属镶嵌法，用溅射法形成阻挡膜108a的膜的情况下，阻挡膜108a中，与配线槽106x的底部B相比，通槽106y的侧面部S以更薄的膜厚而形成膜。阻挡膜108a中，因为有必要在配线槽106x及通槽106y的内表面整体确保充分的金属隔离性，所以在形成最薄的阻挡膜108a的膜的通槽106y的侧面部S中，以能够确保隔离性的最低限的膜厚以上来进行形成膜是必要的。因此，导致在通槽106y的侧面部S以外的配线槽106x的底部B等上，形成必要的膜厚以上的阻挡膜108a。
一般，如前述那样的材料形成的阻挡膜108a的电阻，比成为主要配线层的第2Cu膜108b的电阻要相当得高。另外，第2配线层108的整体的厚度是由配线槽106x的深度来大致决定的，因此如果阻挡膜108a的膜厚变厚，则第2Cu膜108b的膜厚就变薄，第2配线层108的整体的厚度中阻挡膜108a所占的比例就增加。其结果，导致第2配线层108(阻挡膜108a+第2Cu膜108b)整体的配线电阻就变高。
由此而来，在LSI的多层配线的配线中所传递的电气信号的迟延(配线迟延)就变大。亦即，意味着电路上的CR时间常数变大，存在成为所谓的LSI的高速(高频)驱动的障碍的问题。
发明内容
本发明的目的是提供一种半导体装置的制造方法和半导体装置，其包含用双重金属镶嵌法形成金属配线层的时候，能够抑制阻挡膜导致的金属配线层的电阻上升的阻挡膜形成方法。
本发明涉及半导体装置，其特征为包括下面工序，即：在半导体基板的上方形成的有机层间绝缘膜的上面，通过形成金属膜，在前述有机层间绝缘膜和前述金属膜的界面上得到碳化金属膜的工序；通过对于前述碳化金属膜上有选择性地除去前述金属膜，在前述有机层间绝缘膜的上面残留前述碳化金属膜的工序。
据上所述，在通过金属镶嵌法形成的多层配线中使用的阻挡膜中，从防止金属扩散的观点来看，其膜厚厚到一定程度为好，但从抑制配线层整体的电阻上升的观点来看，膜厚尽量薄些为好。
本发明的特征之一在于，在通槽的侧面部和配线槽的底部中以大致相同的膜厚来形成必要的最低限的膜厚的阻挡膜，从而可以抑制由此导致的配线电阻的上升。
本发明中，通过在有机层间绝缘膜上形成金属膜，在有机层间绝缘膜和金属膜的界面上得到碳化金属膜。该碳化金属膜，具有防止金属扩散的功能，是通过金属膜的金属和有机绝层间绝缘膜中的碳(C)在它们的界面近旁发生反应而形成的。之后，通过对于碳化金属膜有选择性地除去金属膜，在有机层间的绝缘膜的上面残留碳化金属膜。该碳化金属膜的膜厚，若金属膜变成规定的膜厚以上时，就基本上不依存于其膜厚。
本发明的一个优选方式中，在有机层间绝缘膜(例如有机SOG膜)中设置有配线槽和与该配线槽的底部的指定部连通而形成的通槽。例如，在这样的构造的有机层间绝缘膜上，通过溅射法形成阻挡膜的情况下，如上所述，在配线槽的底部上形成不必要的厚度的阻挡膜，因此导致配线电阻上升。
本发明中，通过在有机层间绝缘膜上形成规定膜厚以上的金属膜(例如钽膜)，在它们的界面上形成膜厚基本上不依存于金属膜的膜厚的碳化金属膜(例如碳化钽膜)。由此，即使想在配线槽的底部上形成比通槽的侧面部厚的膜厚的金属膜，通槽的侧面部和配线槽的底部也会形成大致相同膜厚的碳化金属膜。
而且，对于碳化金属膜能够有选择性地除去表层部的未反应的金属膜，从而通槽的侧面部以及配线槽的底部上能够残留大致相同膜厚的碳化金属膜。该碳化金属膜例如以2nm左右的薄膜来形成，且具有充分的防止金属扩散功能。
由此一来，在配线槽的底部上不会形成以不必要(过剩)的膜厚的阻挡用的金属膜，因此能够减小由阻挡膜和配线用金属膜组成的配线层中电阻高的阻挡膜所占的比例。由此，能够在具有充分的防止金属扩散功能的状态下使配线层的电阻比现有技术低。
附图说明
图1是表示利用与现有技术相关的双重金属镶嵌方式来形成多层配线工序的一部份的剖视图；
图2是表示与本发明的实施方式相关的半导体装置的制造方法的剖视图(其1)；
图3是表示与本发明的实施方式相关的半导体装置的制造方法的剖视图(其2)；
图4是表示与本发明的实施方式相关的半导体装置的制造方法的剖视图(其3)；
图5A～图5C是表示与本发明的实施方式相关的阻挡膜的形成方法的剖视图(其1)；
图6A～图6D是表示与本发明的实施方式相关的阻挡膜的形成方法的剖视图(其2)；
图7A～图7B是表示实验样本的形成方法的剖视图；另外
图8是表示在有机SOG膜上形成Ta膜后用XPS分析Ta膜的表面的结果的图。
具体实施方式
下面，参照附图，说明本发明的实施方式。
图2～图4是表示与本发明的实施方式相关的半导体装置的制造方法的剖视图。在本实施方式中，一边说明具有规定的三极管的半导体基板的上方通过双重金属镶嵌法形成多层配线的工序，一边说明阻挡膜的形成方法。
首先，说明获得图2所示的断面构造为止的工序。如图2所示，首先在p型硅(半导体)基板10的表面上，用STI(浅槽绝缘，Shallow Trench Isolation)法有选择性地形成元件分离绝缘膜11。对于元件分离绝缘膜11，也可以采用LOCOS(局部氧化硅/Local Oxidation Silicon)法。接下来，在硅基板10的活性区域(三极管形成区域)分别选择性地导入p型不纯物以及n型不纯物，并形成p穴12a和n穴12b。
之后，热氧化硅基板10的活性区域表面，作为栅极绝缘膜10a形成氧化硅膜。
然后，在硅基板10的上侧全面的依次形成例如非晶体硅膜以及硅化钨膜，这些膜通过光刻法制作成规定的布线图案形状，并形成栅电极13b、13c以及栅极配线13a、13d。在p穴12a上配置栅电极13b，另外在n穴12b上配置栅电极13c。
接着，栅电极13b的两侧的p穴12a内离子注入n型不纯物，形成组成n通道MOS三极管的源极·漏极的第1、第2n型不纯物扩散区域15a、15b。
接着，栅电极13c的两侧的n穴12b内离子注入p型不纯物，形成组成p通道MOS三极管的源极·漏极的第1、第2p型不纯物扩散区域15c、15d。n型不纯物和p型不纯物的区分使用抗蚀图案来进行。
在此之后，硅基板10的整个面上形成绝缘膜之后，回蚀(etch back)绝缘膜后，将其作为侧壁绝缘膜而残留在栅极配线以及栅电极13a～13d的两侧部分。作为该绝缘膜，例如用CVD(化学气相成长)法形成氧化硅膜(SiO2膜)。
进而，将栅电极13b和侧壁绝缘膜16作为掩模使用，并在第1、第2n型不纯物扩散区域15a、15b内再次离子注入n型不纯物，由此第1、第2n型不纯物扩散区域15a、15b成为LDD构造。此外同样地，将栅电极13c和侧壁绝缘膜16作为掩模使用，并在第1、第2p型不纯物扩散区域15c、15d内再次离子注入p型不纯物，由此第1、第2p型不纯物扩散区域15c、15d成为LDD构造。
通过以上的工序，在p穴12a中形成具有栅电极13b和LDD构造的第1、第2n型不纯物扩散层15a、15b的n通道MOS三极管T1。此外，在n穴12b中形成具有栅电极13c和LDD构造的第1及第2p型不纯物扩散层15c、15d的p通道MOS三极管T2。
接下来，利用CVD方法，以覆盖MOS三极管T1、T2的方式依次形成膜厚50nm左右的氮氧化硅膜(SiON膜)及膜厚1.0μm左右的氧化硅(SiO2)膜。其后，将氧化硅膜的上表面通过CMP(化学机械研磨，Chemical MechanicalPolishing)法规定量研磨并平坦化而形成下侧层间绝缘膜19。
然后，利用光刻法，将下侧层间绝缘膜19制作成布线图案后，形成第1～第4接触孔19a～19d。此时，第1接触孔19a以到达栅极配线13a的上表面的深度来形成，第2～第4接触孔19b、19c、19d以到达各不纯物扩散区域15a～15d的深度来形成。然后，第3接触孔19c是以夹持元件分离绝缘膜11的第2n型不纯物扩散区域15b和p通道的第1p型不纯物扩散区域15c相连的方式开口。此外，第4接触孔19d是以p通道的第2p型不纯物扩散区域15d和栅极配线13d的上表面相连的方式开口。
接着，在下侧层间绝缘膜19的上表面、以及第1～第4接触孔19a～19d的内表面上，利用溅射法依次形成膜厚30nm的钛(Ni)薄膜和膜厚50nm的TiN(氮化钛)薄膜，并作为胶膜。进一步，利用CVD法在胶膜上成长钨(W)。这样一来，成为在第1～第4接触孔19a～19d内埋入钨膜的状态。
之后，用CMP方法研磨钨膜、胶膜，直到露出下侧层间绝缘膜19的上表面为止，由此在第1～第4接触孔19a～19d内分别埋入由胶膜和钨膜形成的第1～第4金属插头21a～21d而形成。
第1金属插头21a形成在栅极配线13a上，第2金属插头21b形成在n通道MOS三极管T1的第1n型不纯物扩散层15a上。此外，第3金属插头21c形成为n通道MOS三极管T1的第2n型不纯物扩散层15b和p通道MOS三极管T2的第1p型不纯物扩散层15c短路的共同插头。进而，第4金属插头21d形成为p通道MOS三极管T2的第2p型不纯物扩散层15d和栅极配线13d短路的共同插头。如上述，可得到图2所示的断面构造。
下面，说明形成与第1～第4金属插头21a～21d连接的多层配线的方法。形成多层配线的工序中，参照图中加上图5A～图5C以及图6A～图6D来说明。另外，图5A～图5C和图6A～图6D是表示与本发明的实施方式相关的阻挡膜的形成方法的剖视图。
首先，作为有机SOG(Spin on Glass)，准备好道康宁公司(Dow Corning/ダウコ一ニング：公司名)制造的(商品名：SILK)或联合信号公司(AlliedSignal/アライドシグナル：公司名)制造的(商品名：FLARE)。这些有机SOG中，将其涂布液涂抹在基板上，通过处理后可以形成介电常数低的(例如2.4左右以下)有机SOG膜。
如图5A所示，在图2的构造上，亦即在下侧层间绝缘膜19以及第1～第4金属插头21a～21d上，利用旋涂机以成为膜厚0.8～1.2μm左右涂抹上述有机SOG涂布液，之后，在350～400℃左右下处理而形成第1有机SOG层间膜22(有机层间绝缘膜)。
接下来，在第1有机SOG层间膜22上，形成由SiO2膜等形成的硬掩模层(未图示)后，通过光刻法形成用于形成配线槽的图案的抗蚀膜的图案(未图示)。然后，以该抗蚀膜作为掩模，通过利用CF4/CHF3系等的气体的干蚀来蚀刻硬掩模。
然后，如图5B所示的那样，以抗蚀膜和硬掩模作为掩模，通过半蚀刻第1有机SOG层间膜，形成具有300～400nm左右的深度的配线槽22a。此时，第1有机SOG层间膜22，通过使用含有NH3气体、N2/H2系的气体或者氧气的气体等的各向异性的干蚀来蚀刻的同时，作为有机膜的抗蚀膜也被蚀刻而除去。
接下来，如图5C所示，通过与上述方法同样的方法，在形成配线槽22a的第1有机SOG层间膜22上，以能够形成通槽的方式，将硬掩模和抗蚀膜制成图案。然后，通过以它们为掩模蚀刻第1有机SOG层间膜22，来形成到达第3金属插头21c深度的通槽22b。此外，虽然例示了形成配线槽22a之后形成通槽22b的形态，但也可以在通槽22b形成之后，形成配线槽22a。
接下来，说明在第1有机SOG层间膜22的通槽22b及配线槽22a的内表面上形成防止Cu扩散用的阻挡膜的方法。最初说明本发明的实施方式的阻挡膜的形成方法的技术思想。上述的通槽22b及配线槽22a的内表面上，利用溅射法形成由钽等形成的阻挡膜的膜的情况下，由于溅射法一般阶梯覆盖差，所以阻挡膜在纵横比高的通槽22b的侧面部S与配线槽22a的底部B相比其膜厚薄的方式形成膜。
因此，通槽22b的侧面部S上，即便以形成能够防止Cu扩散的最低限的膜厚(例如膜厚10～30nm)的阻挡膜的膜的膜厚来形成膜，也导致在配线槽22a的底部B中形成其2～3倍的过剩的膜厚的阻挡膜。因为钽膜等的阻挡膜一般比Cu膜等的主配线层电阻高，所以如果配线槽22a中埋入的阻挡膜和主配线层之中，阻挡膜占的比例变高，则导致配线整体的电阻变高。
这样一来，对于阻挡膜，从防止Cu扩散的观点来看，其膜厚在一定程度上厚一些最好，但从抑制配线整体的电阻的上升的观点来看，膜厚尽量薄一些为好。
本发明的特征之一在于，通槽22b的侧面部S和配线槽22a的底部B中必要的最低限的膜厚的阻挡膜以大致相同的膜厚来形成，从而使得具有充分防止Cu扩散的功能的状态下，抑制配线电阻的上升。
亦即，首先，如图6A所示，在通槽22b的内表面、配线槽22a的内表面以及第1有机SOG层间膜22上，利用溅射法形成膜厚为2nm或其以上，优选地为2～10nm左右的钽(Ta)膜24。用溅射法形成Ta膜的状态下，如上述那样在配线槽22a的底部B中就会形成不必要的厚度的Ta膜。
然而，本申请的发明者发现，如果在第1有机SOG层间膜22上形成Ta膜24，则同样地如图6A所示，Ta膜24的Ta与第1有机SOG层间膜22中的碳(C)反应，并在它们的界面上形成具有防止Cu扩散功能的碳化钽(TaC)膜23(碳化金属膜)。并且，在通槽22a的侧面部S和配线槽22a的底部B之间以略相同的膜厚来形成。如后面说明的实验结果中所述的那样，例如，以膜厚2nm左右或其以上来形成Ta膜24的情况下，2nm弱的膜厚的TaC膜23在通槽22b的侧面部S和配线槽22a的底部B之间以略相同的膜厚来形成。进而，由于表层部的未反应的Ta膜24可以对TaC膜23进行有选择性的除去，所以通槽22b的侧面部S和配线槽22a的底部B之间能够只残留下略相同的所希望的膜厚的TaC膜23。
例如，利用含有稀氟酸或氟酸的药液的蚀刻比(Ta膜的蚀刻比/TaC膜的蚀刻比)相当高。因此，用溅射法形成Ta膜24时，虽然配线槽22a的底部B中使配线整体的电阻上升的Ta膜24以不必要的厚膜而形成，但通过对表层部的未反应的Ta膜24利用稀氟酸进行有选择性的蚀刻，具有充分的防止Cu扩散功能的所希望的膜厚的TaC膜23就以大致相同的膜厚残留在通槽22b的侧壁部S和配线槽22a的内表面上的整体上。
如上述那样，通过用稀氟酸除去未反应的Ta膜24，如图6B所示，通槽22b及配线槽22a内残留下略相同膜厚的TaC膜23。此时，第3金属插头21c上的Ta膜24，由于不与第1有机SOG层间膜22的C反应，而整体都是Ta膜的状态，因此由稀氟酸除去后，在第3金属插头21c上没有残留TaC膜23。
另外，本实施方式中，用稀氟酸除去未反应的Ta膜24时，通槽22b的底部中虽然露出了由TiN膜和W膜组成的第3金属插头21c等，但因为TiN膜及W膜用稀氟酸是基本上不会被蚀刻，所以不会受到由氟酸导致的损伤，什么问题都没有。此外，即使通槽22b的底部存在Cu膜的情况，同样也没有问题。
接下来，说明本申请的发明者的实验结果。本申请的发明者，通过在第1有机SOG层间膜22上形成Ta膜24的膜，用XPS分析确认在其界面上形成TaC膜23。
作为实验样本，如图7A所示，首先，在硅基板40上涂抹有机SOG涂布液(道康宁(公司名)公司制造：SiLK J)，在320℃下进行90秒钟的准烧成并使主溶剂蒸发后，在400℃的气氛中经30分钟的处理而形成有机SOG膜22。此时，有机SOG膜22的交联率是70％。然后，在具有XPS分析室的溅射装置的该XPS分析室中搬送入上述硅基板40，XPS分析有机SOG膜22的表面。XPS分析室的达到的真空度是4×10-8Torr。
然后，如图7B所示，将硅基板40搬送到溅射室，将硅基板40在300℃左右的台面上保持30分钟后，在有机SOG膜22上溅射Ta膜24。溅射的条件是，基板温度为300℃，高频功率：400W(电流：0.9A左右)，喷射气体：Ar，基板偏压：无，腔室到达真空度：3×10-9Torr，在这样的条件下进行。
接下来，同样如图7B所示，溅射形成Ta膜24后，将硅基板40在300℃下保持3分钟后降温，将硅基板40搬送入XPS分析室，XPS分析Ta膜24的表面。并且，为了调查Ta膜24的膜厚依存性，重复进行3次由Ta膜24的溅射和XPS分析组成的工序。亦即，先以0.4nm形成Ta膜24后，进行XPS分析，进一步形成0.4nm的膜后(总膜厚0.8nm)进行XPS分析，再次形成1.2nm的膜后(总膜厚2nm)进行XPS分析。并且，溅射薄膜时的膜厚控制用快门控制来进行，快门开口1秒钟形成0.4nm的膜。
下面，说明XPS的分析结果。图8是表示在有机SOG膜上形成Ta膜后用XPS分析Ta膜的表面的结果。图8中，横轴表示结合能(BINDINGENERGY)，纵轴表示其强度(INTENSITY)。
如图8所示，在有机SOG膜22上没有形成Ta膜24的膜时，当然检出不到由Ta-C结合产生的峰值，检出了有机SOG膜22中的由C-C结合产生的峰值。与此对应的，以平均膜厚0.4nm形成Ta膜24的膜时，从Ta膜24的表面检出了由Ta-C结合产生的峰值。这意味着，通过Ta膜24的Ta与有机SOG膜22中的C反应而在其界面上形成有碳化钽(TaC)膜23。进一步形成Ta膜24的膜并使其平均膜厚为0.8nm的时候，由Ta-C结合产生的峰值强度比上述膜厚0.4nm时变强。
但是，Ta膜24的平均膜厚设为2nm时，反过来，由Ta-C结合产生的峰值强度转变为减少。这是因为，Ta膜24和有机SOG膜22的界面上形成的TaC膜23的厚度比2nm薄，由于在其上面形成膜的Ta膜24，减弱了从碳化钽(TaC)膜23来的信号。也就是说，如果在有机SOG膜22上以2nm左右以上的膜厚通过溅射来形成Ta膜24，则在其界面上形成了厚度在0.8nm或其以上且2nm或其以下的碳化钽(TaC)膜23。在有机SOG膜22和Ta膜24的界面上形成的TaC膜23的厚度，相对于Ta膜24的厚度，没有变得比其更厚，其原因可以这样来考虑，致密的TaC膜23形成之后，在TaC膜23上的没有反应的Ta，由于过早的扩散而不能到达有机SOG膜22。
因此，Ta膜24的厚度以2nm左右以上来形成膜时，形成的TaC膜23的膜厚，不依存于Ta膜24的膜厚而饱和。这样，即使Ta膜24与通槽22b的侧面部S相比，配线槽22a的底部B的膜以其膜厚更厚得形成膜，表层部的未反应的Ta膜24也由于选择性地被除去，所以在通槽22b的侧面部S和配线槽22a的底部B之间能够残留均匀的膜厚的作为金属阻挡膜的碳化钽(TaC)膜23。
下面，返回到多层配线的形成方法的说明。如图6C所示，在表面上残留有TaC膜23的第1有机SOG层间膜22上形成Cu种(シ一ド/seed)膜24。然后，Cu种膜24通过电镀供电层中利用的电解电镀，在Cu种膜24上形成Cu膜26的膜，在配线槽22a和通槽22b内埋入Cu膜26。
接下来，如图6D所示，直到露出第1有机SOG层间膜22的上表面，用CMP法研磨Cu膜26、Cu种膜24以及TaC膜23，从而形成由TaC膜23、Cu种膜24以及Cu膜26组成的第1配线层28(配线金属层)。
这样一来，如图3所示，在第1有机SOG层间膜22的配线槽22a中埋入而形成的第1配线层28，经由通槽22b与金属插头21a～21d连接而形成。因为该第1配线层28，在包含通槽22b的侧面部S和配线槽22a的底部B的整体上具有防止Cu扩散功能的所希望膜厚的TaC膜23，以大致相同的膜厚来形成有，所以第1配线层28之中的比Cu膜26电阻高的TaC膜23所占的比例不会不必要地变高。其结果，防止第1配线层28的配线电阻上升而可以得到所希望的配线电阻。
另外，TaC膜23的电阻率是385μΩcm左右，与作为阻挡膜而一般使用的氮化钽(TaN)膜的电阻率(250μΩcm左右)相比小得到并不逊色的程度。
进一步，直接使用用溅射法形成膜的氮化钽膜的情况下，氮化钽膜在通槽的侧面部S上以10nm左右来形成膜的时候，配线槽的底部B中以2～3倍的膜厚来形成。这样的氮化钽膜用本实施方式那样的通槽的侧面部S及配线槽的底部B中以略相同的膜厚(例如2nm左右)而形成的碳化钽膜来置换的情况下，阻挡膜的电阻率虽然上升了1.5倍左右，但因为配线槽底部中形成的膜厚变成1/10以下，因此阻挡膜的膜厚方向的电阻变成1/6左右以下。
进而，TaC膜23，起到了作为防止第1配线层28的Cu从通槽22b的侧表面以及配线槽22a内表面向第1有机SOG层间膜22等扩散的阻挡膜的作用。因此，不会发生第1有机SOG层间膜22内Cu扩散而介电常数上升、漏电流增加等的不良情况。此外，如在S.J.Wang et al.，Thin Solid Films，394，180(2001)中所报告的那样，即：关于成为配线金属的材料的Cu的扩散，与作为金属阻挡膜使用钽膜的时候相比，使用碳化钽膜的在100℃高温下的二极管泄露试验中更耐受，由此可见碳化钽膜具有充分的防止Cu扩散功能。
用上述方法形成第1配线层28后，如图4所示，在图3的构造体的上面，形成膜厚50nm左右的氮化硅膜(SiN膜)30以及用与前述的第1有机SOG层间膜22同样的方法形成的膜厚1μm左右的第2有机SOG层间膜22x。接着，利用与前述方法同样的方法，蚀刻第2SOG层间膜22x和SiN膜30，由此形成配线槽22c及通槽22d。
接下来，同样地如图4所示，利用与前述方法同样的方法，在配线槽22c及通槽22d内形成Ta膜后，有选择性地除去Ta膜并在第2有机SOG层间膜22x上得到TaC膜23a。然后，在TaC膜23a上依次形成膜Cu种膜以及Cu膜后，用CMP法研磨Cu膜、Cu种膜及TaC膜，并在配线槽22c和通槽22d内埋入第2配线层28a而形成。据此，第2配线层28a经过通槽22d与第1配线层28电连接。
接着，在第2配线层28a以及第2SOG层间膜22x上利用CVD方法依次形成膜膜厚50nm左右的SiN膜32a和膜厚1μm左右的SiO2膜32b，并作为上侧层间绝缘膜32。其后，通过将上侧层间绝缘膜32的规定部制成图案而形成与第2配线层28a连接的通槽32x。接下来，利用与前述方法同样的方法在通槽32x内形成由胶膜和W膜组成的金属插头34。接着，在上侧层间绝缘膜32及金属插头34上形成铝(Al)膜，通过将其制成图案而形成与金属插头34连接的Al衬垫36。然后，形成覆盖Al衬垫36的保护膜38之后，通过蚀刻Al衬垫36的上面的保护膜38而形成露出Al衬垫36的开口部(未图示)。
据上，利用本发明的实施方式的制造方法而制造的半导体装置1就完成了。本发明的实施方式的半导体装置1中，在硅基板10上形成有规定的三极管T1、T2，该三极管T1、T2上经由金属插头21a～21d与通过双重金属镶嵌法形成的第1配线层28连接。进而，第1配线层28与通过双重金属镶嵌法形成的第2配线层28a连接。第1配线层28形成在第1有机SOG层间膜22中形成的通槽22b和配线槽22a内，除通槽22b的底部的侧面部和配线槽22a的内表面上，在其整体上形成有以大致相同膜厚(例如2nm左右)形成的TaC膜23。此外，第2配线层28a也是同样的构造。
这样的TaC膜23，通过在第1有机SOG层间膜22上形成膜Ta膜24而在其界面上容易形成。而且，Ta膜24以2nm左右以上的膜厚来形成膜的时候，TaC膜23的膜厚变得不依存于Ta膜24的膜厚。进而，未反应的Ta膜24可以相对于TaC膜23而有选择性地被除去。这样一来，在配线槽22a内表面以及通槽22b的侧面部的整体上，以能够防止Cu的扩散而所需要的最低限的大致相同的膜厚来形成TaC膜23。
从而，与直接使用由溅射法形成的阻挡膜的情况不同，可以解决在配线槽里形成的配线层之中电阻高的阻挡膜的所占比例变得高于必要以上而导致配线层的电阻上升这样的问题。

Claims (12)

1.一种半导体装置的制造方法，其特征在于包括：
通过在半导体基板的上方形成的有机层间绝缘膜的上面形成钽膜，在前述有机层间绝缘膜和前述钽膜的界面上得到防止金属扩散用的碳化钽膜的工序；
通过对前述碳化钽膜有选择性地除去前述钽膜，在前述有机层间绝缘膜的上面残留前述碳化钽膜的工序。
2.根据权利要求1记载的半导体装置的制造方法，其特征在于，在前述有机层间绝缘膜中设置有配线槽和与该配线槽的底部的规定部连通而形成的通槽，前述钽膜形成在包含前述配线槽和通槽的内表面的前述有机层间绝缘膜上面。
3.根据权利要求2记载的半导体装置的制造方法，其特征在于，残留前述碳化钽膜的工序之后，还包括下述工序：
形成埋入前述通槽和前述配线槽的配线用钽膜的工序；
通过研磨前述配线用钽膜和前述碳化钽膜，形成埋入到前述通槽及前述配线槽中的金属配线层。
4.根据权利要求3记载的半导体装置制造方法，其特征在于，在前述通槽的侧面部和前述配线槽的底部，以相同的膜厚而残留前述碳化钽膜。
5.根据权利要求1记载的半导体装置的制造方法，其特征在于，前述有机层间绝缘膜是有机SOG膜。
6.根据权利要求5记载的半导体装置的制造方法，其特征在于，前述钽膜的膜厚是2nm以上。
7.根据权利要求1记载的半导体装置的制造方法，其特征在于，残留前述碳化钽膜的工序中，利用氟酸或含有氟酸的药液，对前述碳化钽膜有选择性地除去前述钽膜。
8.根据权利要求5记载的半导体装置的制造方法，其特征在于，前述有机SOG膜的介电常数是2.4以下。
9.一种半导体装置，其特征在于具有：
在半导体基板的上方形成的有机层间绝缘膜；
在前述有机层间绝缘膜上形成的配线槽和与该配线槽的底部的规定部连通而形成的通槽；
在除前述通槽的底部的通槽的侧面部及前述配线槽的内表面形成、且在前述通槽的侧面部和前述配线槽的底部中以相同膜厚而形成的碳化钽膜；
在前述配线槽和前述通槽中埋入而形成的金属配线层。
10.根据权利要求9记载的半导体装置，其特征在于，前述有机层间绝缘膜是有机SOG膜。
11.根据权利要求10记载的半导体装置，其特征在于，前述碳化钽膜的膜厚是0.8至2nm。
12.根据权利要求10记载的半导体装置，其特征在于，前述有机SOG膜的介电常数是2.4以下。
CNB038164027A 2002-08-19 2003-07-24 半导体装置及其制造方法 Expired - Fee Related CN1298044C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002238456A JP4159824B2 (ja) 2002-08-19 2002-08-19 半導体装置及びその製造方法
JP238456/2002 2002-08-19

Publications (2)

Publication Number Publication Date
CN1669137A CN1669137A (zh) 2005-09-14
CN1298044C true CN1298044C (zh) 2007-01-31

Family

ID=31884457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038164027A Expired - Fee Related CN1298044C (zh) 2002-08-19 2003-07-24 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7341936B2 (zh)
JP (1) JP4159824B2 (zh)
KR (1) KR100652005B1 (zh)
CN (1) CN1298044C (zh)
WO (1) WO2004017402A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
KR100571402B1 (ko) * 2004-12-30 2006-04-14 동부아남반도체 주식회사 텅스텐 플러그 상에 형성된 구리 배선층을 포함하는반도체 소자의 제조 방법
JP5396065B2 (ja) * 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
MX2017015281A (es) 2015-05-29 2018-08-15 Corning Inc Obstrucción de filtro tipo panal y aparato para obstrucción de filtro tipo panal.
US11127629B2 (en) * 2016-05-17 2021-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189686A (zh) * 1997-01-30 1998-08-05 三星电子株式会社 制作半导体器件中多层互连的方法
CN1229271A (zh) * 1998-03-12 1999-09-22 世大积体电路股份有限公司 介层窗的制造方法
US5973400A (en) * 1996-09-24 1999-10-26 Sharp Kabushiki Kaisha Semiconductor device having a copper wiring layer formed on a base via a barrier layer of amorphous tantalum carbide
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP2002176099A (ja) * 2000-12-08 2002-06-21 Nec Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6592771B1 (en) * 1999-04-08 2003-07-15 Sony Corporation Vapor-phase processing method and apparatus therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973400A (en) * 1996-09-24 1999-10-26 Sharp Kabushiki Kaisha Semiconductor device having a copper wiring layer formed on a base via a barrier layer of amorphous tantalum carbide
CN1189686A (zh) * 1997-01-30 1998-08-05 三星电子株式会社 制作半导体器件中多层互连的方法
CN1229271A (zh) * 1998-03-12 1999-09-22 世大积体电路股份有限公司 介层窗的制造方法
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP2002176099A (ja) * 2000-12-08 2002-06-21 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7341936B2 (en) 2008-03-11
JP4159824B2 (ja) 2008-10-01
WO2004017402A1 (ja) 2004-02-26
KR20050025348A (ko) 2005-03-14
US20050101118A1 (en) 2005-05-12
KR100652005B1 (ko) 2006-12-01
JP2004079802A (ja) 2004-03-11
CN1669137A (zh) 2005-09-14

Similar Documents

Publication Publication Date Title
CN1293622C (zh) 半导体器件及其制造方法
US7053487B2 (en) Semiconductor device
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
US20100051578A1 (en) Method for fabricating an integrated circuit
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
JP2000200832A (ja) 銅相互接続構造の形成方法
CN101030566A (zh) 半导体结构及其形成方法
CN101064296A (zh) 半导体装置及其制造方法
US6958524B2 (en) Insulating layer having graded densification
US7723227B1 (en) Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry
CN1377082A (zh) 半导体装置
US6573147B2 (en) Method of forming a semiconductor device having contact using crack-protecting layer
CN1298044C (zh) 半导体装置及其制造方法
JP4943110B2 (ja) 半導体装置及び半導体装置の製造方法
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
CN1622321A (zh) 半导体器件及其制造方法
JP2003273100A (ja) 半導体装置及びその製造方法
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20070072413A1 (en) Methods of forming copper interconnect structures on semiconductor substrates
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
US6605546B1 (en) Dual bake for BARC fill without voids
US7037825B2 (en) Damascene method capable of avoiding copper extrusion
JP3749469B2 (ja) ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法
US7951706B2 (en) Method of manufacturing metal interconnection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070131

Termination date: 20180724

CF01 Termination of patent right due to non-payment of annual fee