CN113810039A - 一种熔丝修调控制电路 - Google Patents

一种熔丝修调控制电路 Download PDF

Info

Publication number
CN113810039A
CN113810039A CN202111110639.1A CN202111110639A CN113810039A CN 113810039 A CN113810039 A CN 113810039A CN 202111110639 A CN202111110639 A CN 202111110639A CN 113810039 A CN113810039 A CN 113810039A
Authority
CN
China
Prior art keywords
signal
fuse
module
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111110639.1A
Other languages
English (en)
Other versions
CN113810039B (zh
Inventor
廖丽
李现坤
张勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202111110639.1A priority Critical patent/CN113810039B/zh
Publication of CN113810039A publication Critical patent/CN113810039A/zh
Application granted granted Critical
Publication of CN113810039B publication Critical patent/CN113810039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种熔丝修调控制电路，属于半导体集成电路领域，包括Conf配置模块、Fuse模块和FuseCtrl控制模块。所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。该熔丝修调控制电路可以先封装后修调，避免了芯片在封装过程中对电路参数的影响，且只需两个外部端口，一个提供时钟信号ck，一个提供数据信号Data，即可实现对任意poly熔丝数量进行控制；该方式逻辑清晰，控制简单便于实现。

Description

一种熔丝修调控制电路
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种熔丝修调控制电路。
背景技术
目前主要的修调方法有以下几种：激光修调、二极管反熔丝修调、储存单元修调、熔丝修调。激光修调的修调精度很高，但修调费用成本高，而且只能在裸片上实现，因此封装的影响不可避免；二极管反熔丝修调虽然可以在封装后进行，但存在占用面积大的缺点；储存单元修调可以反复擦写，但设计结构、工艺制造复杂且制造成本高；熔丝修调常有金属熔丝与poly熔丝两种，通过探针在金属熔丝两端的PAD加大电流使之烧断，对于需要多处进行金属熔丝修调的电路需要的PAD也更多，导致占用面积较大。
发明内容
本发明的目的在于提供一种熔丝修调控制电路，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种熔丝修调控制电路，包括Conf配置模块、Fuse模块和FuseCtrl控制模块；
所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；
其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。
可选的，所述Conf配置模块包括移位寄存器和CkCtr单元；
所述移位寄存器由n+1个D触发器依次连接构成，其中n≥0；
Figure BDA0003270297360000011
信号连接n+1个D触发器的复位端
Figure BDA0003270297360000012
ck1信号连接前n个D触发器的时钟端CK，ck1信号通过反相器连接第n+1个D触发器DC1的时钟端CK；
ck信号TM_EN信号通过与门输入至所述CkCtr单元的输入端in，所述CkCtr单元的控制端s1、s2分别连接step1信号和step2信号，所述CkCtr单元的输出端out1、out2、out3分别连接ck1、ck2、ck3信号。
可选的，所述Fuse模块包括m个FuseCell单元和一个D触发器DC2，m>0；每个FuseCell单元的TM_EN端、Mode端、ReadFuse端、ck端、
Figure BDA0003270297360000021
端、
Figure BDA0003270297360000022
端分别与TM_EN信号、Mode信号、ReadFuse信号、ck2信号、
Figure BDA0003270297360000023
信号、
Figure BDA0003270297360000024
信号连接；第一个FuseCell单元的Data端连接Date2信号，后面每个FuseCell单元的Data端都分别与各自前一个FuseCell单元的DFT_Out端相连，每个FuseCell单元的Trim_Out端分别连接到对应的输出端Trim_x，x＝1～m；其中所述Date2信号是由step1信号与Data信号经过与门后得到；
每个FuseCell单元的Fuse_EN使能端分别连接所述Conf配置模块中前n个D触发器的Q端；
所述D触发器DC2的输入端D连接Data2信号，复位端
Figure BDA0003270297360000025
连接信号
Figure BDA0003270297360000026
时钟信号ck2通过反相器与其CK端相连，输出端Q输出step2信号。
可选的，所述FuseCtrl模块包括依次连接的三个D触发器，ck3信号连接前两个D触发器的CK端，ck3信号通过反相器连接第三个D触发器的CK端，第三个D触发器的输出端Qn输出step0信号；三个D触发器的
Figure BDA0003270297360000027
端连接
Figure BDA0003270297360000028
信号；第一个和第三个D触发器的D端输入Data3信号，第二个D触发器的D端连接第一个D触发器的Q端；前两个D触发器的Q端通过或门输出Mode信号；第一个D触发器的Q端连接ReadFuse信号；其中Date3信号是由step2信号与Data信号经过与门后得到。
可选的，所述
Figure BDA0003270297360000029
信号为修调电路的复位信号，由step0信号、start_rst信号和TM_EN信号通过与门输出得到。
可选的，所述FuseCell单元包括与门Q1～Q4、MOS管M1、oneplus模块、FuseDete模块、反相器INV1～INV2、D触发器DEF1和TG1～TG2；
TM_EN信号、Fuse_EN信号、Mode信号、ReadFuse信号和DFT_EN信号输入至与门Q1，与门Q1输出Drive信号至MOS管M1的栅极和oneplus模块的输入端in；MOS管M1的源端接地，漏端接Poly熔丝的第一端和FuseDete模块的dect端；Poly熔丝的第一端连接MOS管M1的漏端和FuseDete模块的dect端，第二端连接电压VCC；
与门Q2的一个输入端连接所述onepluse模块的输出端out，另一个输入端连接
Figure BDA0003270297360000031
信号，输出端连接FuseDete模块的st端；
所述D触发器DEF1的D端连接Data信号，CK端连接与门Q4的输出端，与门Q4的两个输入端连接TM_EN信号和ck信号，所述D触发器DEF1的
Figure BDA0003270297360000032
端连接
Figure BDA0003270297360000033
信号，输出端Q输出DFE_OUT信号，该DFE_OUT信号连接TG2的输入端；
反相器INV1的输入端接入Mode信号，输出端连接与门Q3的一个输入端；与门Q3的另一个输入端接入TM_EN信号，输出端接反相器INV2的输入端；
所述TG1的输入端连接FuseDete的out端，输出端连接Trim_out端，控制端连接反相器INV2的输出端；所述TG2的输出端连接Trim_out端，控制端连接反相器INV2的输入端。
可选的，所述移位寄存器的输入信号为Data，即该Data信号输入至第一个D触发器。
在本发明提供的熔丝修调控制电路中，包括Conf配置模块、Fuse模块和FuseCtrl控制模块。所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。该熔丝修调控制电路可以先封装后修调，避免了芯片在封装过程中对电路参数的影响，且只需两个外部端口，一个提供时钟信号ck，一个提供数据信号Data，即可实现对任意poly熔丝数量进行控制；该方式逻辑清晰，控制简单便于实现。
附图说明
图1是本发明提供的熔丝修调控制电路结构示意图；
图2是本发明提供的FuseCell单元的内部电路结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种熔丝修调控制电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为更好描述本发明的特性，下文中芯片指整体芯片电路，本发明的熔丝修调控制电路则为整体芯片的一部分，文中简称为修调电路。
本发明提供了一种熔丝修调控制电路，包括Conf配置模块、Fuse模块和FuseCtrl控制模块，其结构如图1所示。所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。
请继续参阅图1，所述Conf配置模块包括移位寄存器和CkCtr单元；所述移位寄存器由n+1个D触发器依次连接构成，其中n≥0，所述移位寄存器的输入信号为Data，即该Data信号输入至第一个D触发器。
Figure BDA0003270297360000041
信号连接n+1个D触发器的复位端
Figure BDA0003270297360000042
ck1信号连接前n个D触发器的时钟端CK，ck1信号通过反相器连接第n+1个D触发器DC1的时钟端CK；ck信号TM_EN信号通过与门输入至所述CkCtr单元的输入端in，所述CkCtr单元的控制端s1、s2分别连接step1信号和step2信号，所述CkCtr单元的输出端out1、out2、out3分别连接ck1、ck2、ck3信号。
如图1所示，所述Fuse模块包括m个FuseCell单元和一个D触发器DC2，m>0；每个FuseCell单元的TM_EN端、Mode端、ReadFuse端、ck端、
Figure BDA0003270297360000043
端、
Figure BDA0003270297360000044
端分别与TM_EN信号、Mode信号、ReadFuse信号、ck2信号、
Figure BDA0003270297360000045
信号、
Figure BDA0003270297360000046
信号连接；第一个FuseCell单元的Data端连接Date2信号，后面每个FuseCell单元的Data端都分别与各自前一个FuseCell单元的DFT_Out端相连，每个FuseCell单元的Trim_Out端分别连接到对应的输出端Trim_x，x＝1～m；其中所述Date2信号是由step1信号与Data信号经过与门后得到；每个FuseCell单元的Fuse_EN使能端分别连接所述Conf配置模块中前n个D触发器的Q端；所述D触发器DC2的输入端D连接Data2信号，复位端
Figure BDA0003270297360000047
连接信号
Figure BDA0003270297360000048
时钟信号ck2通过反相器与其CK端相连，输出端Q输出step2信号。
所述FuseCtrl模块包括依次连接的三个D触发器，ck3信号连接前两个D触发器的CK端，ck3信号通过反相器连接第三个D触发器的CK端，第三个D触发器的输出端Qn输出step0信号；三个D触发器的
Figure BDA0003270297360000051
端连接
Figure BDA0003270297360000052
信号；第一个和第三个D触发器的D端输入Data3信号，第二个D触发器的D端连接第一个D触发器的Q端；前两个D触发器的Q端通过或门输出Mode信号；第一个D触发器的Q端连接ReadFuse信号；其中Date3信号是由step2信号与Data信号经过与门后得到。所述
Figure BDA0003270297360000053
信号为修调电路的复位信号，由step0信号、start_rst信号和TM_EN信号通过与门输出得到。
如图2所示为Fuse模块中FuseCell单元的结构示意图，所述FuseCell单元包括与门Q1～Q4、MOS管M1、oneplus模块、FuseDete模块、反相器INV1～INV2、D触发器DEF1和TG1～TG2；TM_EN信号、Fuse_EN信号、Mode信号、ReadFuse信号和DFT_EN信号输入至与门Q1，与门Q1输出Drive信号至MOS管M1的栅极和oneplus模块的输入端in；MOS管M1的源端接地，漏端接Poly熔丝的第一端和FuseDete模块的dect端；Poly熔丝的第一端连接MOS管M1的漏端和FuseDete模块的dect端，第二端连接电压VCC；与门Q2的一个输入端连接所述onepluse模块的输出端out，另一个输入端连接
Figure BDA0003270297360000054
信号，输出端连接FuseDete的st端；所述D触发器DEF1的D端连接Data信号，CK端连接与门Q4的输出端，与门Q4的两个输入端连接TM_EN信号和ck信号，所述D触发器DEF1的
Figure BDA0003270297360000055
端连接
Figure BDA0003270297360000056
信号，输出端Q输出DFE_OUT信号，该DFE_OUT信号连接TG2的输入端；反相器INV1的输入端接入Mode信号，输出端连接与门Q3的一个输入端；与门Q3的另一个输入端接入TM_EN信号，输出端接反相器INV2的输入端；所述TG1的输入端连接FuseDete的out端，输出端连接Trim_out端，控制端连接反相器INV2的输出端；所述TG2的输出端连接Trim_out端，控制端连接反相器INV2的输入端。
在本发明中，所述TM_EN信号为电路进入测试模式的控制信号，产生该信号的方式很多，该信号的产生并不是本发明的重点，故不详细介绍，设计者可按要求自行设计，在本发明的设计中当该信号为高时，即进入测试模式；所述的
Figure BDA0003270297360000057
信号为整体芯片电路上电复位信号，一般由基准模块，电压检测模块等产生，在本发明的设计中该信号表现为芯片上电后，
Figure BDA0003270297360000058
信号由低变为高；FuseDect模块为熔丝状态检测模块，其设计方式很多，且可以是超低功耗，可自行设计。在本发明中当FuseDect模块的st端出现上升沿时，若熔丝为poly熔断时则FuseDect模块的out端为高电平，同时锁存该信号；反之为低电平；onepluse模块为普通的逻辑门组合电路，当其in端检测到下降沿时，则out端输出一个低脉冲。
本发明的熔丝修调控制电路的工作原理为：
CkCtr单元为三选一选通模块，在芯片进入测试模式后step2信号与step1信号的初始值都为低电平，因此整体的熔丝修调控制电路在初始条件下，输出通道out1选通，即ck1有时钟信号，其它通道则为低电平。CkCtr单元逻辑的关系如表1所示：
Figure BDA0003270297360000061
表1CkCtr单元逻辑的关系
在芯片进入测试模式后，Reafuse信号、Mode信号的初始状态都为低，因此处于预修调模式。Fuse模块的三种工作模式控制方式如表2所示：
FuseCell模式 Reafuse Mode
预修调模式 0 0
烧写模式 1 1
读取状态 下降沿 1
表2Fuse模块的三种工作模式控制方式
当TM_EN信号由低变为高，芯片进入熔丝修调模式，
Figure BDA0003270297360000062
信号在整体芯片电路上电后从低变为高。下面分析中
Figure BDA0003270297360000063
信号，TM_EN信号保持为高。Conf配置模块、Fuse模块、FuseCrtl控制模块都从复位状态进入工作状态。此时step1信号，step2信号还保持为低电平，从表1可知ck1＝ck，数据信号Data在ck1上升沿时，将Data信号送入到Conf模块的移位寄存器中，若在ck1下降沿Data出现高电平，则锁存当其移位寄存器的状态，需要修调的FuseCell模块Fuse_EN信号保持为高，反之则为低。同时D触发器DC1输出step1信号变为高电平，而step2信号仍为低电平。
从表1可知，当step1信号为高电平、step2信号为低电平，则ck2＝ck。由于Reafuse信号与Mode信号的初始状态都为低电平，则FuseCell单元处于预修调状态。从图2可知，此时TG2导通则Trim_Out＝DFT_Out，此时FuseCell单元等价于D触发器，串行连接的FuseCell单元等效于移位寄存器，ck2上升沿时将数据Data2信号送入到等效的FuseCell移位寄存器中，若在ck2下降沿Data信号出现高电平，则锁存当前FuseCell输出端DFT的状态，需要进行熔丝修调的DFT_OUT端口信号保持为高，反之为低，同时D触发器DC2输出step2信号也变为高电平。
从表1可知当step1信号，step2信号都为高电平，此时ck3＝ck。若此时Data信号保持为低，则Reafuse信号与Mode信号仍为低电平，电路仍处于预修调状态，在该时间段可对预修调量进行测量，以验证该修调量是否满足设计需求，若不满足设计需求，则在ck3下降沿时，使Data3信号存在一个高状态，D触发器DC3的Qn端step0将出现一个低状态，使得
Figure BDA0003270297360000071
信号出现低脉冲，修调测试电路整体复位，此时又将从Conf配置模块重新开始。若修调量满足设计需求，则Data信号在ck3上升沿时保持高电平，Mode信号与ReadFuse信号都为高电平，Fuse_EN端为高电平的FuseCell单元进入烧写模式。在poly熔丝烧断后，使Data信号在ck3上升沿时输入高低交替信号，则Mode信号保持为高电平，ReadFuse信号出现高低交替电平。从图2可知ReadFuse信号出现下降沿时，使得FuseDete模块的st端出现低脉冲，FuseCell单元进入读取模式。FuseDect模块在st端出现上升沿时将poly熔丝的状态通过Trim_out端输出并锁存。完成该熔丝烧写与读取后，如需烧写其它模式，在ck3下降沿时使Data3信号存在一个高状态，如上所述，Data信号将从Conf配置模块重新开始。
在正常工作模式下，TM_EN信号为低电平，因此整体的熔丝修调控制电路都处于复位状态，电路启动后
Figure BDA0003270297360000072
信号由低变高，当
Figure BDA0003270297360000073
信号出现上升沿时将poly熔丝的状态通过Trim_out端输出并锁存。
本发明的核心是提供一种可编程的poly熔丝的设计电路，poly熔丝的原理与金属熔丝相似，poly熔丝比较脆弱，受热力场影响容易断裂，需要熔断的电流与金属熔丝相比较小，且合理的电路设计可以通过内部电路烧断poly熔丝而无需外加探针，则不需要增加PAD，因此可以克服金属熔丝PAD占用面积大的缺点。同时可以先封装后修调，避免了芯片在封装过程中对电路参数的影响。该设计逻辑结构简单，且静态功耗几乎可以忽略。
熔丝熔断后不可恢复，为保证修调结构满足设计要求，在本发明中进行了“预修调”的电路设计，即在不破坏熔丝的情况下，模拟熔丝状态改变后对相关电路参数的影响。通过预修调找出最佳的修调组合，之后再对相应的熔丝进行修调操作。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种熔丝修调控制电路，其特征在于，包括Conf配置模块、Fuse模块和FuseCtrl控制模块；
所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；
其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。
2.如权利要求1所述的熔丝修调控制电路，其特征在于，所述Conf配置模块包括移位寄存器和CkCtr单元；
所述移位寄存器由n+1个D触发器依次连接构成，其中n≥0；
Figure FDA0003270297350000011
信号连接n+1个D触发器的复位端
Figure FDA0003270297350000012
ck1信号连接前n个D触发器的时钟端CK，ck1信号通过反相器连接第n+1个D触发器DC1的时钟端CK；
ck信号TM_EN信号通过与门输入至所述CkCtr单元的输入端in，所述CkCtr单元的控制端s1、s2分别连接step1信号和step2信号，所述CkCtr单元的输出端out1、out2、out3分别连接ck1、ck2、ck3信号。
3.如权利要求2所述的熔丝修调控制电路，其特征在于，所述Fuse模块包括m个FuseCell单元和一个D触发器DC2，m>0；每个FuseCell单元的TM_EN端、Mode端、ReadFuse端、ck端、
Figure FDA0003270297350000013
端、
Figure FDA0003270297350000014
端分别与TM_EN信号、Mode信号、ReadFuse信号、ck2信号、
Figure FDA0003270297350000015
信号、
Figure FDA0003270297350000016
信号连接；第一个FuseCell单元的Data端连接Date2信号，后面每个FuseCell单元的Data端都分别与各自前一个FuseCell单元的DFT_Out端相连，每个FuseCell单元的Trim_Out端分别连接到对应的输出端Trim_x，x＝1～m；其中所述Date2信号是由step1信号与Data信号经过与门后得到；
每个FuseCell单元的Fuse_EN使能端分别连接所述Conf配置模块中前n个D触发器的Q端；
所述D触发器DC2的输入端D连接Data2信号，复位端
Figure FDA0003270297350000017
连接信号
Figure FDA0003270297350000018
时钟信号ck2通过反相器与其CK端相连，输出端Q输出step2信号。
4.如权利要求3所述的熔丝修调控制电路，其特征在于，所述FuseCtrl模块包括依次连接的三个D触发器，ck3信号连接前两个D触发器的CK端，ck3信号通过反相器连接第三个D触发器的CK端，第三个D触发器的输出端Qn输出step0信号；三个D触发器的
Figure FDA0003270297350000021
端连接
Figure FDA0003270297350000022
信号；第一个和第三个D触发器的D端输入Data3信号，第二个D触发器的D端连接第一个D触发器的Q端；前两个D触发器的Q端通过或门输出Mode信号；第一个D触发器的Q端连接ReadFuse信号；其中Date3信号是由step2信号与Data信号经过与门后得到。
5.如权利要求4所述的熔丝修调控制电路，其特征在于，所述
Figure FDA0003270297350000026
信号为修调电路的复位信号，由step0信号、start_rst信号和TM_EN信号通过与门输出得到。
6.如权利要求5所述的熔丝修调控制电路，其特征在于，所述FuseCell单元包括与门Q1～Q4、MOS管M1、oneplus模块、FuseDete模块、反相器INV1～INV2、D触发器DEF1和TG1～TG2；
TM_EN信号、Fuse_EN信号、Mode信号、ReadFuse信号和DFT_EN信号输入至与门Q1，与门Q1输出Drive信号至MOS管M1的栅极和oneplus模块的输入端in；MOS管M1的源端接地，漏端接Poly熔丝的第一端和FuseDete模块的dect端；Poly熔丝的第一端连接MOS管M1的漏端和FuseDete模块的dect端，第二端连接电压VCC；
与门Q2的一个输入端连接所述onepluse模块的输出端out，另一个输入端连接
Figure FDA0003270297350000023
信号，输出端连接FuseDete模块的st端；
所述D触发器DEF1的D端连接Data信号，CK端连接与门Q4的输出端，与门Q4的两个输入端连接TM_EN信号和ck信号，所述D触发器DEF1的
Figure FDA0003270297350000024
端连接
Figure FDA0003270297350000025
信号，输出端Q输出DFE_OUT信号，该DFE_OUT信号连接TG2的输入端；
反相器INV1的输入端接入Mode信号，输出端连接与门Q3的一个输入端；与门Q3的另一个输入端接入TM_EN信号，输出端接反相器INV2的输入端；
所述TG1的输入端连接FuseDete的out端，输出端连接Trim_out端，控制端连接反相器INV2的输出端；所述TG2的输出端连接Trim_out端，控制端连接反相器INV2的输入端。
7.如权利要求2所述的熔丝修调控制电路，其特征在于，所述移位寄存器的输入信号为Data，即该Data信号输入至第一个D触发器。
CN202111110639.1A 2021-09-18 2021-09-18 一种熔丝修调控制电路 Active CN113810039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111110639.1A CN113810039B (zh) 2021-09-18 2021-09-18 一种熔丝修调控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111110639.1A CN113810039B (zh) 2021-09-18 2021-09-18 一种熔丝修调控制电路

Publications (2)

Publication Number Publication Date
CN113810039A true CN113810039A (zh) 2021-12-17
CN113810039B CN113810039B (zh) 2023-08-01

Family

ID=78940110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111110639.1A Active CN113810039B (zh) 2021-09-18 2021-09-18 一种熔丝修调控制电路

Country Status (1)

Country Link
CN (1) CN113810039B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203245A (zh) * 2022-02-18 2022-03-18 深圳市芯茂微电子有限公司 一种eFuse控制方法及相关组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281747A (zh) * 2014-05-29 2016-01-27 中国科学院沈阳自动化研究所 一种可输出修调结果的熔丝修调电路及其控制方法
CN105897249A (zh) * 2016-03-31 2016-08-24 珠海矽尚科技有限公司 一种基于管脚复用的数字修调系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281747A (zh) * 2014-05-29 2016-01-27 中国科学院沈阳自动化研究所 一种可输出修调结果的熔丝修调电路及其控制方法
CN105897249A (zh) * 2016-03-31 2016-08-24 珠海矽尚科技有限公司 一种基于管脚复用的数字修调系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203245A (zh) * 2022-02-18 2022-03-18 深圳市芯茂微电子有限公司 一种eFuse控制方法及相关组件

Also Published As

Publication number Publication date
CN113810039B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US7031217B2 (en) Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
US9536038B1 (en) Method and algorithm for functional critical paths selection and critical path sensors and controller insertion
JP3094448B2 (ja) 半導体装置の検査方法、装置および製造方法
US6286118B1 (en) Scan path circuitry including a programmable delay circuit
US7114113B2 (en) Test circuit provided with built-in self test function
CN111310394B (zh) 一种应用于反熔丝fpga的多电平选择结构
US7421364B2 (en) Integrated circuit device having a test circuit to measure AC characteristics of internal memory macro
TWI447729B (zh) 靜態隨機存取記憶體以及靜態隨機存取記憶體方法
KR0144711B1 (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR20010098681A (ko) 반도체집적회로 및 설계방법 및 제조방법
US8737150B2 (en) Semiconductor device and production method thereof
US20030196143A1 (en) Power-on state machine implementation with a counter to control the scan for products with hard-BISR memories
KR20160111300A (ko) 회로 검사를 위한 방법, 디바이스 및 비일시적 컴퓨터 판독 가능한 매체
US6006347A (en) Test mode features for synchronous pipelined memories
CN113810039A (zh) 一种熔丝修调控制电路
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
CN110136768A (zh) 一种使用存储器的模式寄存器命令编程反熔丝的方法
Arslan et al. Variation-tolerant SRAM sense-amplifier timing using configurable replica bitlines
GB2327127A (en) Test chip circuit for on-chip timing characterization
US9548090B2 (en) Adjustment method of signal level in semiconductor device and semiconductor device
TWI631571B (zh) 用於靜態隨機存取記憶體之負偏壓熱不穩定性應力測試之評估
JP6107612B2 (ja) 半導体集積回路、及び、半導体集積回路の試験方法
US6694495B1 (en) Method of analyzing static current test vectors for semiconductor integrated circuits
CN114414999A (zh) 一种芯片工艺角检测电路、方法和芯片
US9147498B2 (en) Circuit arrangement, a method for testing a supply voltage provided to a test circuit, and a method for repairing a voltage source

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant