CN112968696B - 一种具有虚拟修调功能的修调电路 - Google Patents

Abstract

本发明提供了一种具有虚拟修调功能的修调电路，通过在修调电路中增加虚拟修调信号输出电路，同时使多路修调单元进入虚拟修调状态，输出修调后信号，通过对比不同修调方案下的虚拟修调结果，来确定最优修调方案，完成最终修调，并固化修调状态；通过采用端口复用的方式省去了额外的修调焊盘，节省了芯片面积，同时可以对封装完成的电路进行修调，实现对封装引入的误差进行修调，进一步提高了电路的精度；同时在修调信号输入时添加译码使能信号，提高了修调的可操作性。

Description

一种具有虚拟修调功能的修调电路

技术领域

本发明涉及半导体集成电路技术领域，具体为一种具有虚拟修调功能的修调电路。

背景技术

随着航天器向高精度、高可靠性指标发展，高性能的模拟电子元器件设计变得尤其重要。由于芯片在生产过程中存在工艺偏差，导致芯片参数的性能指标与预期的参数性能指标之间存在偏差，从而影响芯片参数的精度，一些芯片参数可能会超出产品规格书所要求的范围，从而影响芯片的良率，严重的话会导致芯片无法量产。为了提高芯片参数的精度和芯片的良率，通常会在芯片的设计过程中添加修调电路，在流片后对芯片参数进行测试，然后根据测试结果对芯片的关键参数进行修调。

主流修调技术为焊盘熔丝修调，通过熔丝熔断与否控制电阻的接入与否，改变加入电路中的电阻阻值，从而对关键参数进行修调，当熔丝数量较多时，所需的焊盘会占据大量芯片面积，且无法对成品电路实现修调。因此又提出了采用端口复用的数字修调电路，通过端口复用不增加额外的端口，并且可以对成品电路进行修调，但该修调方式较为复杂，对操作要求较高，且修调时只能同时输出一路修调后结果，而芯片中各个模块相互影响，通过单一的单路修调测试结果难以确定最优修调方案。

发明内容

针对现有技术中采用端口复用的数字修调电路存在修调方式较为复杂，对操作要求较高，且修调时只能同时输出一路修调后结果的问题，本发明提供一种具有虚拟修调功能的修调电路，该修调电路的修调方式方便，可操作性强，可同时输出多路修调后结果。

本发明是通过以下技术方案来实现：

一种具有虚拟修调功能的修调电路，包括端口复用电路、译码电路、修调熔丝阵列和虚拟修调信号输出电路；所述端口复用电路的输入端分别接入修调使能信号、修调阵列选择信号和译码使能信号，端口复用电路的输出端分别接入修调熔丝阵列和译码电路；所述译码电路的输出端分别接入修调熔丝阵列和虚拟修调信号输出电路；所述修调熔丝阵列和虚拟修调信号输出电路合并后通过修调电路输出设置；

修调使能信号通过端口复用电路输出至修调熔丝阵列，并配合译码电路输出完成熔丝熔断操作，固化修调状态；

修调阵列选择信号并行输入至端口复用电路，通过译码电路分别修调熔丝阵列和虚拟修调信号输出电路；

译码使能信号通过端口复用电路连接译码电路，作为译码电路的使能信号。

优选的，端口复用电路包括NMOS管、PMOS管、电容C、电阻R和反相器；电源端VDD的输出端分别与NMOS管和PMOS管的一端连接，复用端口接入PMOS管设置，PMOS管与NMOS管串联设置，所述电容C和电阻R分别在NMOS管和PMOS管接入设置；PMOS管与NMOS管合并通过反相器从端口复用电路输出设置。

进一步的，NMOS管包括N1、N2、N3和N4；PMOS管包括P1、P2、P3和P4；P1、P3和P4的管源端接入电源端VDD，其中N1通过电流源接入电源端VDD；N1、N2、N3和N4的源端接入地线设置；其中P1与N2串联后与N1连接；P2与N3串联后与P1和N2连接；P3与电阻R串联后与P2和N3连接；P4与N4串联后与P3和电阻R连接；其中，P2的管源端与复用端口连接，电阻R的一端接入地线设置；

N1与电流源合并后与N3连接设置；N1接入N2连接；N2与P1合并后与P3连接，且与电容C并联设置；P3与电阻R合并后连接N4设置，P4接入偏置信号Bias设置；P4与N4后通过反相器从端口复用电路输出设置。

优选的，译码电路采用与非门方式进行修调，修调阵列选择信号通过并行输入至多个端口复用端口，并根据搭配不同端口复用电路的正负输出至与非门输入端设置，其中与非门固定端连接译码使能信号。

优选的，修调熔丝阵列包括NMOS管、PMOS管、与非门、反相器和若干个熔丝单元；其中NMOS管包括N5、N6和N7；PMOS管包括P5、P6和P7；当熔丝未熔断时，熔丝单元输出高电平，当熔丝熔断后，熔丝单元输出低电平；与非门输出通过反向器连接NMOS管N7的栅端，当与非门输出低时，N7流经大电流，将熔丝烧断完成修调。

优选的，虚拟修调信号输出电路包括若干个输出单元，每一个输出单元包括D触发器和NMOS管N8，其中NMOS管N8栅端与D触发器正向输出连接，NMOS管N8漏端连接熔丝单元输出。

进一步的，D触发器信号输入端固定连接高电平，复位端与芯片内部使能信号相连接，时钟输入信号端CLK连接译码电路输出，正向输出端连接NMOS管N8；

当整体电路复位时，D触发器正向输出端输出低电平，NMOS管N8不导通，熔丝单元输出未修调的高电平信号；当CLK接收到译码器输出的高电平信号后，D触发器正向输出端输出高电平，NMOS管N8导通，将对应的熔丝单元修调输出信号拉低，输出修调后的低电平信号，与熔丝熔断后输出状态一致，并且在整体电路使能信号不触发的条件下，激活的该路虚拟修调信号能够保持。

优选的，修调阵列选择信号通过端口复用电路并行输入至译码电路，译码使能信号使能译码电路，译码输出激活对应虚拟修调信号输出单元中的D触发器输出高电平，NMOS管拉低修调熔丝单元输出，输出虚拟修调后的信号。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供了一种具有虚拟修调功能的修调电路，通过在修调电路中增加虚拟修调信号输出电路，同时使多路修调单元进入虚拟修调状态，输出修调后信号，通过对比不同修调方案下的虚拟修调结果，来确定最优修调方案，完成最终修调，并固化修调状态；通过采用端口复用的方式省去了额外的修调焊盘，节省了芯片面积，同时可以对封装完成的电路进行修调，实现对封装引入的误差进行修调，进一步提高了电路的精度；同时在修调信号输入时添加译码使能信号，提高了修调的可操作性。

附图说明

图1为本发明中具有虚拟修调功能的修调电路的整体结构示意图；

图2为本发明中端口复用电路电路图的结构示意图；

图3为本发明中修调熔丝阵列电路图的结构示意图；

图4为本发明中修调单元结构示意图；

图5为本发明中整体修调电路工作流程图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

根据图1所示，本发明提供了一种具有虚拟修调功能的修调电路，该修调电路为三路并行输入的，包括端口复用电路、译码电路、修调熔丝阵列和虚拟修调信号输出电路；所述端口复用电路的输入端分别接入修调使能信号、修调阵列选择信号和译码使能信号，端口复用电路的输出端分别接入修调熔丝阵列和译码电路；所述译码电路的输出端分别接入修调熔丝阵列和虚拟修调信号输出电路；所述修调熔丝阵列和虚拟修调信号输出电路合并后通过修调电路输出设置；

修调使能信号通过端口复用电路输出至修调熔丝阵列，并配合译码电路输出完成熔丝熔断操作，固化修调状态；

修调阵列选择信号并行输入至端口复用电路，通过译码电路分别修调熔丝阵列和虚拟修调信号输出电路；

译码使能信号通过端口复用电路连接译码电路，作为译码电路的使能信号。

根据图2所示，端口复用电路包括NMOS管、PMOS管、电容C、电阻R和反相器；电源端VDD的输出端分别与NMOS管和PMOS管的一端连接，复用端口接入PMOS管设置，PMOS管与NMOS管串联设置，所述电容C和电阻R分别在NMOS管和PMOS管接入设置；PMOS管与NMOS管合并通过反相器从端口复用电路输出设置。

其中，NMOS管包括N1、N2、N3和N4；PMOS管包括P1、P2、P3和P4；P1、P3和P4的管源端接入电源端VDD，其中N1通过电流源接入电源端VDD；N1、N2、N3和N4的源端接入地线设置；其中P1与N2串联后与N1连接；P2与N3串联后与P1和N2连接；P3与电阻R串联后与P2和N3连接；P4与N4串联后与P3和电阻R并联设置；其中，P2的管源端与复用端口连接，电阻R的一端接入地线设置；

N1与电流源合并后与N3连接设置；N1接入N2连接；N2与P1合并后与P3连接，且与电容C并联设置；P3与电阻R合并后连接N4设置，P4接入偏置信号Bias设置；P4与N4后通过反相器从端口复用电路输出设置。

本发明中复用端口的电流偏置由其他模块提供，NMOS管N1与N2与N3的宽长比为2:1:2，P1与P2的宽长比为2:1，由于P1源端直接与电源相连接，当复用端口连接电源电压以及低于电源电压的电平时，P1提供电流能力远大于N2下拉电流能力，因此P3栅端电压恒为高，整体电路输出低电平，输出不影响其他电路。当复用端口电压高于电源电压时，随着P2源端电压的升高，P2采用二级管连接方式，流经P2的电流不变，P2栅端电压逐渐升高，P1管栅源电压逐渐减小，P1提供电流能力迅速下降，当P2提供电流能力小于N1时，P3栅端电压逐渐下降，P3管导通，OUT输出跳变为高。端口复用电路采用高于电源电压的电平作为高信号，在正常工作时输入端口电位一般不会高于电源电压，因此在正常使用时不会触发端口复用电路。电容C的存在使P3栅端电压有较为明显的上升下降延迟，能够有效的避免复用端口输入信号中包含的高频杂波带来的误触发。

译码电路采用与非门方式进行修调，修调阵列选择信号通过并行输入至多个端口复用端口，并根据搭配不同端口复用电路的正负输出至与非门输入端设置，其中与非门固定端连接译码使能信号。

根据图3所示，修调熔丝阵列包括NMOS管、PMOS管、与非门、反相器和若干个熔丝单元；其中NMOS管包括N5、N6和N7；PMOS管包括P5、P6和P7；当熔丝未熔断时，熔丝单元输出高电平，当熔丝熔断后，熔丝单元输出低电平；与非门输出通过反向器连接NMOS管N7的栅端，当与非门输出低时，N7流经大电流，将熔丝烧断完成修调。

本发明中偏置电流通过内部其他模块产生。以三个端口用作熔丝阵列选择信号输入为例，译码器共有8种输出，而译码的000为初始态，不用于修调熔丝阵列的控制，因此整个阵列共有7路修调熔丝电路。A点作为输出将修调信号输出。PMOS管P5、P6、P7宽长比为1:1:1，NMOS管N5、N6宽长比为1:1。P5源端连接电阻R，熔丝未熔断时导通电阻很小。在熔丝未烧断时，A点为高电平，当熔丝烧断后与电源没有连接通路，此时输出A为低电平。NMOS管N7选择大宽长比尺寸，当译码器输出和修调使能信号同时为高时，N7导通流过大电流将熔丝烧断，A点输出从高固化为低，完成该路熔丝单元实际修调。

虚拟修调信号输出电路包括若干个输出单元，每一个输出单元包括D触发器和NMOS管N8，其中NMOS管N8栅端与D触发器正向输出连接，NMOS管N8漏端连接熔丝单元输出。D触发器信号输入端固定连接高电平，复位端与芯片内部使能信号相连接，时钟输入信号端CLK连接译码电路输出，正向输出端连接NMOS管N8；

当整体电路复位时，D触发器正向输出端输出低电平，NMOS管N8不导通，熔丝单元输出未修调的高电平信号；当CLK接收到译码器输出的高电平信号后，D触发器正向输出端输出高电平，NMOS管N8导通，将对应的熔丝单元修调输出信号拉低，输出修调后的低电平信号，与熔丝熔断后输出状态一致，并且在整体电路使能信号不触发的条件下，激活的该路虚拟修调信号能够保持。

修调阵列选择信号通过端口复用电路并行输入至译码电路，译码使能信号使能译码电路，译码输出激活对应虚拟修调信号输出单元中的D触发器输出高电平，NMOS管拉低修调熔丝单元输出，输出虚拟修调后的信号。

根据图4所示，包含401修调熔丝单元、402虚拟修调信号输出单元。403译码器单元。通过上面分析可得在熔丝未烧断的情况下，401修调熔丝单元输出高电平。由于上电启动过程中，使能信号会从高跳变为低，402虚拟修调信号输出单元中的D触发器会在使能信号为高时重置输出为低电平，在CLK信号即译码器输出未跳高时将保持低电平输出，NMOS管N8保持关断，修调电路处于未修调状态，输出未修调高电平信号。当译码器输出为高时，对应的虚拟修调信号输出单元中的D触发器CLK信号跳高，D触发器输入端D直接与电源相连接，在CLK跳高后D触发器输出跳变为高，NMOS管N8导通，将对应的修调熔丝单元输出拉低，此时该路修调单元输出修调后的低电平信号，但此时熔丝并未熔断，在电路重新上电后，被激活的虚拟修调信号输出单元重置，该修调单元重新输出未修调的高电平状态。这种在激活时输出修调后信号，重置后重新输出未修调信号的状态称为虚拟修调。D触发器在输出高电平后，即使其CLK端信号重新变为低，其仍然输出高电平。

在译码器激活对应的修调信号输出单元时，同时将对应熔丝单元的与非门一端置为高。在修调使能信号为低时，译码器信号被屏蔽，不影响熔丝单元，当修调使能信号为高时，与非门输出低电平信号，NMOS管N7导通，通过熔丝流经大电流，将熔丝熔断，完成电路的实际修调。译码器通过四输入与非门以及反相器组成，通过合理的选择输入信号，可以将修调阵列输入的三位选择信号译码输出，实现3-8译码器的功能。在使用时选择信号并行加在选择端口，但添加时各路选择信号间必然存在时间差值，所有选择信号难以同时加在选择端口，而D触发器对译码信号敏感，一旦译码器输出翻高，对应的单元输出修调后信号，在选择端添加信号时的时间差值可能会导致电路内部不需要的D触发器误触发。译码使能信号的加入能有效地避免该情况的发生。

实施例

以三端口用作修调阵列选择信号的修调电路为例说明整体电路的工作流程，根据图5所示，当整体电路开始上电后，内部全局使能信号由跳高变为低，当全局使能信号为高时，将虚拟修调信号输出电路中的D触发器输出全部重置为低，不影响熔丝阵列的实际输出。先在选择端口加合适的信号，然后施加译码使能信号，使内部译码器激活对应的虚拟修调信号输出单元。该单元中的D触发器输出高电平，将对应的熔丝阵列输出拉低，进入虚拟修调状态，向后级电路输出修调后的信号。然后撤去译码使能信号，添加下一个选择信号，使其他的修调单元进入虚拟修调状态，输出修调后信号，重复以上操作，整体修电路输出设定的修条信号，完成一种修调方案的虚拟修调，记录此时测试数据。将整体电路重新上电，使能信号将修调电路D触发器输出重置，重复上述操作来完成其他修调方案的虚拟修调，对比修调结果选择最佳修调方案。最后施加修调使能信号，输入最佳修调方案，烧断对应单元熔丝完成电路修调。

通过以上分析可以看到，所提出的具有虚拟修调功能的修调电路能够将所有的修调方案通过虚拟修调的方式实现，通过对比不同修调方案的测试结果来选择最优秀修调方案，并且可以对成品电路进行修调，在电路规模大、性能参数要求高、结构复杂的芯片电路中有着较好的应用前景。

Claims (5)

1.一种具有虚拟修调功能的修调电路，其特征在于，包括端口复用电路、译码电路、修调熔丝阵列和虚拟修调信号输出电路；所述端口复用电路的输入端分别接入修调使能信号、修调阵列选择信号和译码使能信号，端口复用电路的输出端分别接入修调熔丝阵列和译码电路；所述译码电路的输出端分别接入修调熔丝阵列和虚拟修调信号输出电路；所述修调熔丝阵列和虚拟修调信号输出电路合并后通过修调电路输出设置；

修调使能信号通过端口复用电路输出至修调熔丝阵列，并配合译码电路输出完成熔丝熔断操作，固化修调状态；

修调阵列选择信号并行输入至端口复用电路，通过译码电路分别修调熔丝阵列和虚拟修调信号输出电路；

译码使能信号通过端口复用电路连接译码电路，作为译码电路的使能信号；

所述的修调熔丝阵列包括NMOS管、PMOS管、与非门、反相器和若干个熔丝单元；其中NMOS管包括N5、N6和N7；PMOS管包括P5、P6和P7；当熔丝未熔断时，熔丝单元输出高电平，当熔丝熔断后，熔丝单元输出低电平；与非门输出通过反向器连接NMOS管N7的栅端，当与非门输出低时，N7流经大电流，将熔丝烧断完成修调；

所述的虚拟修调信号输出电路包括若干个输出单元，每一个输出单元包括D触发器和NMOS管N8，其中NMOS管N8栅端与D触发器正向输出连接，NMOS管N8漏端连接熔丝单元输出；

所述的D触发器信号输入端固定连接高电平，复位端与芯片内部使能信号相连接，时钟输入信号端CLK连接译码电路输出，正向输出端连接NMOS管N8；

当整体电路复位时，D触发器正向输出端输出低电平，NMOS管N8不导通，熔丝单元输出未修调的高电平信号；当CLK接收到译码器输出的高电平信号后，D触发器正向输出端输出高电平，NMOS管N8导通，将对应的熔丝单元修调输出信号拉低，输出修调后的低电平信号，与熔丝熔断后输出状态一致，并且在整体电路使能信号不触发的条件下，激活的该路虚拟修调信号能够保持。

2.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的端口复用电路包括NMOS管、PMOS管、电容C、电阻R和反相器；电源端VDD的输出端分别与NMOS管和PMOS管的一端连接，复用端口接入PMOS管设置，PMOS管与NMOS管串联设置，所述电容C和电阻R分别在NMOS管和PMOS管接入设置；PMOS管与NMOS管合并通过反相器从端口复用电路输出设置。

3.根据权利要求2所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的NMOS管包括N1、N2、N3和N4；PMOS管包括P1、P2、P3和P4；P1、P3和P4的管源端接入电源端VDD，其中N1通过电流源接入电源端VDD；N1、N2、N3和N4的源端接入地线设置；其中P1与N2串联后与N1连接；P2与N3串联后与P1和N2连接；P3与电阻R串联后与P2和N3连接；P4与N4串联后与P3和电阻R连接；其中，P2的管源端与复用端口连接，电阻R的一端接入地线设置；

N1与电流源合并后与N3连接设置；N1接入N2连接；N2与P1合并后与P3连接，且与电容C并联设置；P3与电阻R合并后连接N4设置，P4接入偏置信号Bias设置；P4与N4后通过反相器从端口复用电路输出设置。

4.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的译码电路采用与非门方式进行修调，修调阵列选择信号通过并行输入至多个端口复用端口，并根据搭配不同端口复用电路的正负输出至与非门输入端设置，其中与非门固定端连接译码使能信号。

5.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的修调阵列选择信号通过端口复用电路并行输入至译码电路，译码使能信号使能译码电路，译码输出激活对应虚拟修调信号输出单元中的D触发器输出高电平，NMOS管拉低修调熔丝单元输出，输出虚拟修调后的信号。

Images