CN111142006A - 芯片的Trim测试方法和自动测试设备 - Google Patents

芯片的Trim测试方法和自动测试设备 Download PDF

Info

Publication number
CN111142006A
CN111142006A CN201911364550.0A CN201911364550A CN111142006A CN 111142006 A CN111142006 A CN 111142006A CN 201911364550 A CN201911364550 A CN 201911364550A CN 111142006 A CN111142006 A CN 111142006A
Authority
CN
China
Prior art keywords
trimming
test
chip
trim
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911364550.0A
Other languages
English (en)
Other versions
CN111142006B (zh
Inventor
张灵灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING MICRO ONE ELECTRONICS Inc
Original Assignee
SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd filed Critical SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd
Priority to CN201911364550.0A priority Critical patent/CN111142006B/zh
Publication of CN111142006A publication Critical patent/CN111142006A/zh
Application granted granted Critical
Publication of CN111142006B publication Critical patent/CN111142006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种芯片的Trim测试方法，包括以下步骤：获得多个修调元件中每一修调元件的修调量；计算所述多个修调元件的各种组合下的各个组合修调量；获得所述芯片的预定节点的检测值和目标值；根据所述各个组合修调量与所述检测值计算各个修调结果；计算所述各个修调结果与所述目标值之差的绝对值；选择与所述目标值之差的绝对值最小的修调结果；以及根据所选择的修调结果确定所述多个修调元件的组合。

Description

芯片的Trim测试方法和自动测试设备
技术领域
本发明主要涉及芯片测试，尤其涉及一种芯片的Trim测试方法和自动测试设备。
背景技术
Trim是在芯片测试中对电路内部的一些参数进行修调的过程。这些参数可以是参考电压、偏置电流、带隙电压和/或震荡电路频率等参数。Trim测试可以测出电路中一些参数的值，如果参数的值与目标值(target value)有偏差，还可以对参数进行修正和调整，使其符合参数指标的要求。如果没有Trim测试环节，参数不符合要求的芯片只能被剔除，造成了芯片资源的浪费与测试成本的增加，而通过Trim修调参数后，可以大大提高芯片的良率。在需要Trim的电路模块中增加相应的DFT(Design For Testability，可测试性设计)电路。Trim测试是芯片测试流程的一部分，将需要Trim的参数修调准确之后，再进行后续参数的测试。芯片中的Trim测试对参数的的修调，可通过增大或减小相应的电阻网络的阻值来实现。
随着我国芯片质量和性能的提高，各项参数的精度要求越来越高，需要修正的参数项和修调某一参数时需要控制的bit位越来越多。大多数CP(Chip Probing，晶圆测试)厂商的传统测试方案不仅效率低，同时测试程序凌乱复杂、不易理解且容易出错；同时，因修调参数时修调元件的修调量随着工艺波动无法及时调整，导致良率无法提升。
发明内容
本发明要解决的技术问题是提供一种芯片的Trim测试方法和自动测试设备，可以简化Trim测试过程并提高芯片的质量和良率。
为解决上述技术问题，本发明提供了一种芯片的Trim测试方法，包括以下步骤：获得多个修调元件中每一修调元件的修调量；计算所述多个修调元件的各种组合下的各个组合修调量；获得所述芯片的预定节点的检测值和目标值；根据所述各个组合修调量与所述检测值计算各个修调结果；计算所述各个修调结果与所述目标值之差的绝对值；选择与所述目标值之差的绝对值最小的修调结果；以及根据所选择的修调结果确定所述多个修调元件的组合。
在本发明的一实施例中，所述多个修调元件对应所述芯片的一个节点。
在本发明的一实施例中，每一所述修调元件的修调量为正值或负值。
在本发明的一实施例中，所述修调元件包括熔丝。
在本发明的一实施例中，在根据所选择的修调结果确定所述多个修调元件的组合之后还包括：使用所确定的多个修调元件的组合对所述芯片进行烧录。
在本发明的一实施例中，还包括更新所述多个修调元件中每一修调元件的修调量。
在本发明的一实施例中，更新所述多个修调元件中每一修调元件的修调量的步骤包括：计算每一修调元件的已有修调量和更新修调量的差值；将所述差值分为多个分量；以及在多次更新中依次根据所述多个分量更新所述已有修调量，直至更新到所述更新修调量。
在本发明的一实施例中，前述方法是在所述芯片的自动测试设备(AutomaticTest Equipment，ATE)上执行。
本发明还提供一种自动测试设备，包括：存储器，用于存储可由处理器执行的指令；以及处理器，用于执行所述指令以实现如上所述的方法。
本发明还提供一种存储有计算机程序代码的计算机可读介质，所述计算机程序代码在由处理器执行时实现如上所述的方法。
本发明还提供一种产生芯片的Trim测试程序的方法，包括以下步骤：获得测试头文件和测试实现文件；将测试头文件和测试实现文件放入开发工具软件的库中；在所述开发工具软件的解决方案文件中添加所述测试头文件和测试实现文件；在所述芯片的测试实现文件中添加所述测试头文件，并定义对象；以及使用所述测试实现文件产生Trim测试程序。其中，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如上所述的方法。
在本发明的一实施例中，还包括：在所述芯片的测试实现文件中设置参数，所述参数包括芯片的预定节点的目标值、节点对应的修调元件的数量，以及每一修调元件的修调量。
在本发明的一实施例中，还包括：在所述芯片的测试实现文件中添加学习函数，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如上所述的方法。
与现有技术相比，本发明具有以下优点：实现灵活、准确地选择芯片需要修调的节点的电路参数的组合修调量，提升Trim测试的效率，提高芯片的质量。提高芯片Trim测试的良率，提升芯片的整体性能参数和质量。简化芯片Trim测试中测试人员的工作流程，提高晶圆测试厂中多工位的测试效率，并减少人为因素造成的良率风险。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。附图中：
图1是本发明一实施例的系统实施环境示意图。
图2A是本发明一实施例的Trim测试方法的流程图。
图2B是本发明一实施例的Trim测试方法的流程图。
图2C是本发明一实施例的Trim测试方法的流程图。
图2D是本发明一实施例的Trim测试方法中更新组合修调量的流程图。
图3是本发明一实施例的产生芯片的Trim测试程序的流程图。
图4是本发明一实施例的产生芯片的Trim测试程序的流程图。
图5是本发明一实施例的Trim测试前的参数分布统计示意图。
图6是本发明一实施例的Trim测试后的参数分布统计示意图。
图7是是本发明一实施例的Trim测试方法的组合修调量的更新变化示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
图1是本发明一实施例的系统实施环境示意图。该系统实施环境100可以是自动测试设备(Automatic Test Equipment，ATE)的一部分，例如中央控制器。系统实施环境100可包括通信总线101、处理器102、只读存储器(ROM)103、随机存取存储器(RAM)104、通信端口105、输入/输出组件106、硬盘107以及用户界面108。通信总线101可以实现系统实施环境100中各组件间的数据通信，处理器102可以进行判断和发出提示。在一些实施例中，处理器102可以由一个或多个处理器组成。通信端口105可以实现系统实施环境100与ATE的其他部分，例如测试头、烧录设备(图中未示出)等组件之间进行数据通信。在一些实施例中，系统实施环境100可以通过通信端口105从网络发送和接受信息及数据。输入/输出组件106支持系统实施环境100与其他部件之间的输入/输出数据流。用户界面108可以实现系统实施环境100和用户之间的交互和信息交换。系统实施环境100还可以包括不同形式的程序储存单元以及数据储存单元，例如硬盘107，只读存储器(ROM)103和随机存取存储器(RAM)104，能够存储计算机处理和/或通信使用的各种数据文件，以及处理器102所执行的可能的程序指令。输入/输出组件106可例如为鼠标、键盘、触控组件等一种或多种。
Trim测试可对电路内部的一些参数进行修调，如参考电压、偏置电流、带隙电压和/或震荡电路频率等参数。下面首先以对参考电压值的修调为例来叙述本申请的芯片Trim测试方法。
在通过芯片Trim测试方法对电路参数进行修调时，可通过增大或减小相应的电阻网络的阻值来实现。电阻网络对应于需要修调的电路参数在芯片的电路结构中的具体节点，例如一些管脚。修调过程中，具体的修调量需要多个修调元件的组合来确定，以适应所需的不同修调量。示例性地，本实施例中对芯片的参考电压值的修调可通过四个修调元件的组合来确定，每一修调元件的修调值由自动测试设备的初始情况确定，其修调值的范围与自动测试设备的应用场景和精度有关。修调元件中可以包括熔丝、齐纳二极管、EEPROM等可控或可编程元件。
本申请的现有技术中，是将自动测试设备的可修调的数值范围分为若干个区间。例如，在四个修调元件的情形中，可划分为16个区间。举一个具体数值的例子，设参考电压的目标值为2.7V，则根据修调元件初始的修调值，可在目标值附近划分16个区间，例如(2.440-2.469),(2.469-2.497),(2.497-2.526),…,(2.861-2.899),(2.899-2.939),(2.939-2.979)，如前所述，2.440-2.979的数值范围根据每一修调元件的修调值的组合的极值和修调的精度要求最终确定。每一区间将对应一个组合修调量，例如，设四个修调元件的修调值分别为T0，T1，T2和T3，则每一区间的划分确定后，其对应的组合修调量亦确定。示例性地，如果四个修调元件的修调值T0，T1，T2和T3分别为T0＝-0.034V，T1＝-0.068V，T2＝-0.136V和T3＝+0.272V，则(2.440-2.469)区间可对应0*T0+0*T1+0*T2+1*T3的组合修调量，因每一修调元件只能是导通或未导通的状态，因此T0，T1，T2和T3的系数只能是0或1。类似地，(2.469-2.497)区间可对应1*T0+0*T1+0*T2+1*T3的组合修调量，……，在此不一一列举。最终，每一区间对应一个组合修调量。
现有技术中，在确定区间和对应的组合修调量后，就对需要修调的电路参数的节点的当前实际值进行检测，测得当前实际数值后，将判定其处于哪一区间，确定其所在区间后，也就确定了其对应的组合修调量。经过自动测试设备修调后，还将对其修调后的实际量值进行检测，若仍未达到精度要求，则说明此芯片未通过Trim测试，不符合产品指标。
在现有技术中，针对某一电路参数的Trim测试区间值确定后，就不再变动，导致其参数范围无法适应不同批次，不同lot的产品的差异，因此Trim测试的良率较低，并芯片的性能与质量造成影响。同时，即使将此区间值的划分作调整，则所有区间的边界值都需要作变动，这一工作十分繁杂，尤其是在修调元件的个数较多，例如5个，…，8个，…，10个，等，其需要调整的区间数量按指数级增长。即使调整的过程通过设备执行，也将极大降低Trim测试的效率，相应地提高了生产成本。
为了解决前述存在的问题，本发明提出一种新的Trim测试方法。一示例性的流程图可如图2A所示。
在步骤201，获得多个修调元件中每一修调元件的修调量，如前所述，每一修调元件的修调值由自动测试设备的初始情况确定，其修调值的范围与自动测试设备的应用场景和精度要求有关。获得多个修调元件中每一修调元件的修调量后，在步骤202，计算多个修调元件的各种组合下得到的组合修调量。例如，若通过四个修调元件的组合来确定修调量，则可组合得到16种不同的组合修调量，分别记为step[i],i＝0,1,2,…15；若通过五个修调元件的组合来确定修调量，则可组合得到32种不同的组合修调量；…，实际的修调元件个数根据需要修调的参数的精度，测试场景是否允许以及测试成本等多种因素确定，本申请对此不作限定。
每一修调元件的修调量确定，因此多个修调元件的各种组合下得到的组合修调量也就确定了一个数值范围。例如，若四个修调元件的修调量有正值也有负值，或全部为正值，或全部为负值，其各种组合下得到的组合修调量的数值范围也会不同。多个修调元件可修调的最大数值为各种组合下得到的组合修调量的数值范围的边界值加上一定的精度要求。若电路参数的当前实际值和目标值的差值超过此范围，即在经过修调后的检测中，仍无法达到精度要求，则判定为未通过Trim测试。
根据多个修调元件中每一修调元件的修调量，计算得到多个修调元件的各种组合下的不同组合修调量后，在步骤203，将对与所需修调的芯片的电路参数对应的预定节点进行检测，以得到此电路参数的当前实际值。而此电路节点的设计指标(specification)可为另一数值。例如，当前节点的实际值old_value为2.515V，2.716V，2.628V，…，等不同情形，而此电路节点的设计指标targt为2.7V。电路节点的参数误差(old_value-targt)可由多种因素导致，例如材料的掺杂浓度、制作过程中的温度变化与材料的膨胀系数的不同等。因此，需要修调量无法提前得知，只能根据实际情形确定符合精度要求的修调量。
在步骤204，根据各种组合下的不同组合修调量与当前检测得到的芯片的节点的电路参数的实际值，计算得到各个可能的修调结果。得到多种可能的修调结果后，将通过比较确定最终的修调结果。
设各个可能的修调结果为expected_value_[i],i＝0,1,2,…15，则有：
expected_value_[i]＝old_value+step[i]
其中step[i]为步骤202中确定的各种组合修调量。
在步骤205，计算各个可能的修调结果与电路参数的目标值的差值，为使比较的量值统一，将对各个差值的绝对值进行比较。
设前述差值为current_delta_to_target[i],i＝0,1,2,…15，则有：
current_delta_to_target[i]＝expected_value[i]–targt
其中targt为前述的设计指标，例如2.7V。
可对差值取绝对值，即Abs(current_delta_to_target[i])。比较各个Abs(current_delta_to_target[i])，可以找到绝对值最小的差值。这个过程可以容易地通过循环函数实现。
经过对各个修调结果和电路参数的目标值的差值的比较后，在步骤206，选择与目标值的差值的绝对值最小情况下对应的修调结果。例如，只要确定Abs(current_delta_to_target[i])最小值的i，即可确定修调结果expected_value_[i]。
在选择确定对应的修调结果后，根据前述记载，组合修调量step[i]由多个修调元件的各种组合下得到，因而在选择确定对应的修调结果后，在步骤207，根据所选选择的修调结果确定所述多个修调元件的组合。例如确定i是12，对应的4个修调元件T0-T3二进制组合是1100。
通过此Trim测试方法，可以灵活、准确地选择芯片需要修调的节点的电路参数的组合修调量，提升Trim测试的效率。此Trim测试方法所需的程序代码较为简单，而且不需要在代码中记载可修调的数值范围的区间。这样，即使数值所处的区间改变，也不需要更改程序。
在本申请的另一实施例中，在根据所选择的修调结果确定多个修调元件的组合之后，还可包括步骤208，使用所确定的多个修调元件的组合对所述芯片的节点进行烧录。一示例性的流程图可如图2B所示。
可以理解的是，本发明的芯片Trim测试方法的多个步骤可根据实际需要进行调整，以上的实施例仅为示例性顺序。在一些实施例中，有的步骤也可以进行省略或者进一步细化，以使本发明的芯片的Trim测试方法更具适应性。
在本申请的实施例中，所述修调元件可为包括熔丝的修调电路，也可为包括齐纳二极管或EEPROM的修调电路，每一修调元件的修调量可以为正值，也可以是负值，因此可以得到不同的组合值，以适应芯片Trim测试需要进行不同修调的情形。
因不同修调量可由多个修调元件的组合得到，因而在Trim测试中多个修调元件可对应芯片的一个需要修调的节点。
在本申请的一实施例中，Trim测试还可包括步骤210，更新所述多个组合修调量。其亦可包括步骤209，判断是否继续进行Trim测试，判定的条件可根据实际情形确定，例如是否完成设定数量的修调，…，一示意性的流程图如图2C所示。在芯片制造和测试中，一个批次(lot)可对应12片或24片晶圆(wafer)，因不同批次产品的制作环境的微小差异，可能会导致不同批次之间的芯片的质量和参数性能的波动。本申请的技术方案为了在Trim测试中解决此问题，在Trim测试中还可包括更新所述多个组合修调量。具体地，根据所检测的所述多个修调元件的实际组合修调量更新所述多个修调元件的组合修调量。更新组合修调量的示意性流程图如图2D所示。
在步骤241，计算多个修调元件的现有组合修调量和实际组合修调量的差值。例如目前程序中记录的修调元件的现有组合修调量是cur_step[i]，i＝0,1,2,…15。然而，最新的Trim测试后的检测结果表明，实际组合修调量是new_step[i]＝postvalue[SITE]-prevalue[SITE]。其中postvalue[SITE]和prevalue[SITE]分别是经过Trim测试后和测试前芯片相关节点的检测值，SITE表示批次。检测值可以只包含16个修调量中的一部分，例如i为12。此时，需要现有组合修调量和实际组合修调量的差值：
delta_step＝new_step[i]-cur_step[i]。
在步骤242，根据此差值得到更新相应的组合修调量的调整值。示例性地，设差值为X，则调整值可为X/N，N为大于1的正整数，例如可为X/2，X/5，X/10，X/20，X/40，…。
调整值和差值的关系亦可为其他数量关系，例如10X2，100X3，…，本申请对此不作限定。但所述调整值应小于所述差值，以使得更新组合修调量的过程平稳，以利于修调工序的进行。这里的小于指调整值的绝对量小于差值，具体的正负号由实际情形决定。
在步骤243，根据此调整值和对应的现有组合修调量得到更新后的组合修调量的值。
设调整的系数为learn_counts，则更新的算式可为：
cur_step_[i]＝cur_step_[i]+delta_step/learn_counts；
在更新某个组合对应的组合修调量后，将继续进行芯片的Trim测试，每修调一块或一批芯片，就将对当前选择的修调结果对应的组合修调量进行更新，更新后的修调量会在下次使用对应的组合修调时使用。更进一步，可以保存多次修调时的delta_step[j],j＝0,1,…,(learn_counts-1)。当一轮修调次数达到learn_counts时，下一轮修调时会使用上一轮修调时的第一个delta_step[0]。
通过对组合修调量的不断更新，将可有效修调因芯片生产过程中的因素影响导致的不同批次，不同lot之间的电路参数的差异，更好的通过Trim测试提升芯片的良率、性能参数，保证芯片的产品质量。
可以理解的是，本发明的芯片的Trim测试方法的多个步骤可根据实际需要进行调整，以上的实施例仅为示例性顺序。在一些实施例中，有的步骤也可以进行省略或者进一步细化，以使本发明的芯片的Trim测试方法更具可操作性。
图5和图6是本发明一实施例中一个批次的芯片产品在修调前和修调后的一参数的统计分布的示意图。
图5是一个批次的芯片产品在修调前的一参考电压Vbf(Vref-before trimming)的统计分布示意图，横坐标为电压的分布值，单位为伏特(V)。右侧纵坐标为相应电压值的芯片在一批次中的占比，左侧纵坐标为具体的数量。从图5中可以看出，该批次芯片在修调前的参考电压Vbf位于设计参数的目标值2.7V附近的占比或数量较少，修调前的参考电压Vbf的分布较为离散。
图6是一个批次的芯片产品经过修调后的一参考电压Vaf(Vref-after trimming)的统计分布示意图，横坐标和纵坐标的含义和图5类似，此处不赘述。可以看出，该批次芯片经过修调后的一参考电压，在设计参数的目标值2.7V附近分布明显更为密集，其在目标值附近的分布占比也显著提高。是否通过Trim测试的判定条件可根据实际情形和需求进行设定，例如设参数误差在±0.02V以内为通过Trim测试，从图6中可以看出，经过本发明的Trim测试方法修调后，此道工序中的可达到的良率较高。
图7是本发明一实施例中Trim测试方法更新多个修调元件的组合修调量的过程中，组合修调量的变化示意图。横坐标为Trim测试芯片的数量，纵坐标为组合修调量，单位为V(伏特)。从图4中可以看出，原有的组合修调量设定在0.1299V附近，通过对组合修调量的不断更新，使其能够适应不同批次，不同lot的芯片产品因工艺参数差异，提升芯片Trim测试的良率和整体的性能参数，从而提高芯片产品的质量。
本发明还提供一种产生芯片的Trim测试程序的方法，示例性的流程图如图3所示，包括：步骤301，获取测试头文件和测试实现文件；步骤302，将测试头文件和测试实现文件放入开发工具软件的库中；步骤303，在所述开发工具软件的解决方案文件中添加所述测试头文件和测试实现文件；步骤304，在所述芯片的测试实现文件中添加所述测试头文件，并定义对象；以及步骤305，使用所述测试实现文件产生Trim测试程序。其中，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如前所述的方法。
在本发明的一实施例中，产生芯片的Trim测试程序的方法的流程还可如图4所示，其还包括步骤402，在所述芯片的测试实现文件中设置参数，所述参数可包括芯片的预定节点的目标值、节点对应的修调元件的数量，以及每一修调元件的修调量。通过此参数设置的接口，可以供测试人员根据实际工作场景的需要灵活配置所需的参数，以适应不同的Trim测试需求。
在本发明的一实施例中，还可包括：在所述芯片的测试实现文件中添加更新函数，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如前所述的方法。
本发明提供的一种产生芯片的Trim测试程序的方法，可以简化芯片Trim测试中测试人员的工作流程，提高CP(Chip Probing，晶圆测试)厂多工位的测试效率，并减少人为因素造成的良率风险。
可以理解的是，本发明申请的芯片的Trim测试方法的多个步骤可根据实际需要进行调整，以上的实施例仅为示例性顺序。在一些实施例中，有的步骤也可以进行省略或者进一步细化，以使本发明的芯片的Trim测试方法更具适应性和更好的可操作性。
本申请还提供一种自动测试设备(Automatic Test Equipment，ATE)，包括存储器，用于存储可由处理器执行的指令；以及处理器，用于执行所述指令以实现如前所述的各种方法。存储器可为计算器可读存储介质，计算机可读存储介质可以包括但不限于磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)、数字多功能盘(DVD))、智能卡和闪存设备(例如，电可擦除可编程只读存储器(EPROM)、卡、棒、键驱动)。此外，本文描述的各种存储介质能代表用于存储信息的一个或多个设备和/或其它机器可读介质。
本发明还提供一种存储有计算机程序代码的计算机可读介质，所述计算机程序代码在由处理器执行时实现如上所述的方法。例如，上述的自动测试设备对芯片进行Trim测试修调电路参数的方法的过程可以实施为计算机程序，保存在硬盘中，并可记载到处理器中执行，以实施本申请的方法。
本发明的芯片的Trim测试方法，通过将需要修调的电路参数和多个组合修调量形成的修调结果和电路参数设计指标的目标值直接进行比较，实现灵活、准确地选择芯片需要修调的节点的电路参数的组合修调量，提升Trim测试的效率，提高芯片的质量。
本发明的芯片的Trim测试方法，通过对组合修调量的不断更新，消除了不同批次的产品的工艺参数差异，提高了芯片Trim测试的良率，提升芯片的整体性能参数和质量。
本发明的产生芯片的Trim测试程序的方法，通过将芯片的Trim测试方法的相关操作整合起来，并可根据实际情况决定是否预留Trim测试过程中的参数设置的接口，使得芯片Trim测试中测试人员的工作流程得以简化，提高晶圆测试厂中多工位的测试效率，并减少人为因素造成的良率风险。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (13)

1.一种芯片的Trim测试方法，包括以下步骤：
获得多个修调元件中每一修调元件对应的修调量；
计算所述多个修调元件的各种组合下的各个组合修调量；
获得所述芯片的预定节点的检测值和目标值；
根据所述各个组合修调量与所述检测值计算各个修调结果；
计算所述各个修调结果与所述目标值之差的绝对值；
选择与所述目标值之差的绝对值最小的修调结果；以及
根据所选择的修调结果确定所述多个修调元件的组合。
2.如权利要求1所述的方法，其特征在于，所述多个修调元件对应所述芯片的一个节点。
3.如权利要求1所述的方法，其特征在于，每一所述修调元件的修调量为正值或负值。
4.如权利要求1所述的方法，其特征在于，在根据所选择的修调结果确定所述多个修调元件的组合之后还包括：
使用所确定的多个修调元件的组合对所述芯片进行烧录。
5.如权利要求1所述的方法，其特征在于，还包括根据所检测的所述多个修调元件的实际组合修调量更新所述多个修调元件的组合修调量。
6.如权利要求5所述的方法，其特征在于，更新所述多个修调元件的组合修调量的步骤包括：
计算所述多个修调元件的现有组合修调量和所述实际组合修调量的差值；
根据所述差值确定要更新的调整值；以及
使用所述调整值更新所述现有组合修调量。
7.如权利要求6所述的方法，其特征在于，所述调整值的绝对值小于所述差值的绝对值。
8.如权利要求1所述的方法，其特征在于，是在所述芯片的自动测试设备(ATE)上执行。
9.一种自动测试设备，包括：
存储器，用于存储可由处理器执行的指令；以及
处理器，用于执行所述指令以实现如权利要求1-8任一项所述的方法。
10.一种存储有计算机程序代码的计算机可读介质，所述计算机程序代码在由处理器执行时实现如权利要求1-8任一项所述的方法。
11.一种产生芯片的Trim测试程序的方法，包括以下步骤：
获取测试头文件和测试实现文件；
将测试头文件和测试实现文件放入开发工具软件的库中；
在所述开发工具软件的解决方案文件中添加所述测试头文件和测试实现文件；
在所述芯片的测试实现文件中添加所述测试头文件，并定义对象；以及
使用所述测试实现文件产生Trim测试程序；
其中，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如权利要求1-4任一项所述的方法。
12.如权利要求11所述的方法，还包括：在所述芯片的测试实现文件中设置参数，所述参数包括芯片的预定节点的目标值、节点对应的修调元件的数量，以及每一修调元件的修调量。
13.如权利要求11所述的方法，还包括：在所述芯片的测试实现文件中添加更新函数，所述测试头文件包括计算机程序代码，所述计算机程序代码在由处理器执行时实现如权利要求5-7任一项所述的方法。
CN201911364550.0A 2019-12-26 2019-12-26 芯片的Trim测试方法和自动测试设备 Active CN111142006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911364550.0A CN111142006B (zh) 2019-12-26 2019-12-26 芯片的Trim测试方法和自动测试设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911364550.0A CN111142006B (zh) 2019-12-26 2019-12-26 芯片的Trim测试方法和自动测试设备

Publications (2)

Publication Number Publication Date
CN111142006A true CN111142006A (zh) 2020-05-12
CN111142006B CN111142006B (zh) 2022-10-28

Family

ID=70520350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911364550.0A Active CN111142006B (zh) 2019-12-26 2019-12-26 芯片的Trim测试方法和自动测试设备

Country Status (1)

Country Link
CN (1) CN111142006B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN112799686A (zh) * 2020-12-28 2021-05-14 广州粒子微电子有限公司 合封芯片及合封芯片烧写方法
CN113419589A (zh) * 2021-07-13 2021-09-21 上海艾为电子技术股份有限公司 电路参量的修调方法、修调电路、芯片、电子设备
CN114676599A (zh) * 2022-05-26 2022-06-28 绍兴圆方半导体有限公司 一种芯片参数修调方法、装置、电子设备和存储介质
CN115389912A (zh) * 2022-08-26 2022-11-25 无锡众享科技有限公司 一种otp mcu芯片检测装置及检测方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006056560A1 (de) * 2006-11-30 2008-06-05 Qimonda Ag Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
US20080281544A1 (en) * 2007-05-10 2008-11-13 Hsiang-Sung Huang Device and method for calibrating data processing apparatus by tuning firmware trim value
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
CN105807133A (zh) * 2014-12-30 2016-07-27 无锡华润矽科微电子有限公司 实现频率修调集成化控制的系统
CN107181479A (zh) * 2017-03-16 2017-09-19 聚洵半导体科技（上海）有限公司 一种应用在集成电路中的低成本可重复修调方法
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置
US20190034287A1 (en) * 2017-07-26 2019-01-31 Epostar Electronics (Bvi) Corporation Data backup method, data recovery method and storage controller
CN109901650A (zh) * 2017-12-07 2019-06-18 北京确安科技股份有限公司 一种内嵌flash芯片的基准源修调方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006056560A1 (de) * 2006-11-30 2008-06-05 Qimonda Ag Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
US20080281544A1 (en) * 2007-05-10 2008-11-13 Hsiang-Sung Huang Device and method for calibrating data processing apparatus by tuning firmware trim value
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
CN105807133A (zh) * 2014-12-30 2016-07-27 无锡华润矽科微电子有限公司 实现频率修调集成化控制的系统
CN107181479A (zh) * 2017-03-16 2017-09-19 聚洵半导体科技（上海）有限公司 一种应用在集成电路中的低成本可重复修调方法
US20190034287A1 (en) * 2017-07-26 2019-01-31 Epostar Electronics (Bvi) Corporation Data backup method, data recovery method and storage controller
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置
CN109901650A (zh) * 2017-12-07 2019-06-18 北京确安科技股份有限公司 一种内嵌flash芯片的基准源修调方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高剑等: "圆片测试中的熔丝修调方法研究", 《电子测量技术》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN112799686A (zh) * 2020-12-28 2021-05-14 广州粒子微电子有限公司 合封芯片及合封芯片烧写方法
CN112799686B (zh) * 2020-12-28 2023-11-21 广州粒子微电子有限公司 合封芯片及合封芯片烧写方法
CN113419589A (zh) * 2021-07-13 2021-09-21 上海艾为电子技术股份有限公司 电路参量的修调方法、修调电路、芯片、电子设备
CN114676599A (zh) * 2022-05-26 2022-06-28 绍兴圆方半导体有限公司 一种芯片参数修调方法、装置、电子设备和存储介质
CN114676599B (zh) * 2022-05-26 2022-08-30 绍兴圆方半导体有限公司 一种芯片参数修调方法、装置、电子设备和存储介质
CN115389912A (zh) * 2022-08-26 2022-11-25 无锡众享科技有限公司 一种otp mcu芯片检测装置及检测方法
CN115389912B (zh) * 2022-08-26 2023-08-29 无锡众享科技有限公司 一种otp mcu芯片检测装置及检测方法

Also Published As

Publication number Publication date
CN111142006B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN111142006B (zh) 芯片的Trim测试方法和自动测试设备
US11036623B2 (en) Test apparatus and method for characterizing a device under test
US11235355B2 (en) System and method for binning at final test
US7689876B2 (en) Real-time optimized testing of semiconductor device
CN107481765B (zh) 闪存芯片的修调测试方法及修调测试装置
Yu et al. Estimating defect-type distributions through volume diagnosis and defect behavior attribution
WO2023000359A1 (zh) 测试流程的配置方法、装置、存储介质及设备
KR20230030531A (ko) 웨이퍼 상의 반도체 부품들의 위치 재구성 방법 및 장치
CN1804648B (zh) 自动测试装置校准因子的递增产生
CN117033251B (zh) 一种移动电子设备多版本系统的回归测试方法及装置
CN114556384A (zh) 通过累积预测进行机器学习变量选择和根本原因发现
WO2020178106A1 (en) Mesh communication network provision
CN114219461B (zh) 基于多生产工况的生产控制方法和装置
CN112014719B (zh) 量产芯片的筛选方法及装置
CN115686898A (zh) 多级故障模式与影响分析方法、系统
CN114755552A (zh) 半导体器件测试方法及装置、电子设备、存储介质
CN114441927A (zh) 一种多环境的批量芯片测试方法
US11056210B1 (en) Electrical circuit comprising a trim circuit
US20170242070A1 (en) Automatic failure identification and failure pattern identification within an ic wafer
CN110704818A (zh) 一种用户信息修改方法和装置
JP7496498B2 (ja) 情報処理方法、プログラム、および情報処理装置
JP7443175B2 (ja) 動的インテリジェントテスト方法、システム、コンピュータ装置及び記憶媒体
CN117272122B (zh) 晶圆异常的共性分析方法及装置、可读存储介质、终端
KR20230033608A (ko) 웨이퍼 상의 반도체 부품들의 위치 재구성 방법 및 장치
CN116578157A (zh) Bms芯片基准电压的自修调系统、方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230315

Address after: 210000 5th floor, building 1, 699-8 Xuanwu Avenue, Xuanwu District, Nanjing City, Jiangsu Province

Patentee after: NANJING MICRO ONE ELECTRONICS Inc.

Address before: 200233 Block C, 15/F, Beiling Building, No. 810, Yishan Road, Xuhui District, Shanghai

Patentee before: SHANGHAI LEADCHIP MICROELECTRONICS Corp.,Ltd.

TR01 Transfer of patent right