CN109545264A - 一种对含闪存flash芯片的晶圆级测试方法、装置 - Google Patents

一种对含闪存flash芯片的晶圆级测试方法、装置 Download PDF

Info

Publication number
CN109545264A
CN109545264A CN201811283474.6A CN201811283474A CN109545264A CN 109545264 A CN109545264 A CN 109545264A CN 201811283474 A CN201811283474 A CN 201811283474A CN 109545264 A CN109545264 A CN 109545264A
Authority
CN
China
Prior art keywords
flash
value
trim
chip
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811283474.6A
Other languages
English (en)
Other versions
CN109545264B (zh
Inventor
陈思迪
刘蕊丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN201811283474.6A priority Critical patent/CN109545264B/zh
Publication of CN109545264A publication Critical patent/CN109545264A/zh
Application granted granted Critical
Publication of CN109545264B publication Critical patent/CN109545264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种对含闪存FLASH芯片的晶圆级测试方法、装置，其中，所述方法包括：对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的数据区DM进行常温测试；对所述FLASH的DM进行高温测试及烘烤测试；若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。本发明能够保证FLASH和芯片处于最佳状态，避免测试过程中对芯片的过度筛选。

Description

一种对含闪存FLASH芯片的晶圆级测试方法、装置
技术领域
本发明涉及晶圆测试技术，尤指一种对含闪存FLASH芯片的晶圆级测试方法、装置。
背景技术
半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路，一片晶圆上的这种单个电路被称为die。每一个die都是一个完整的电路，和其他的die没有电路上的联系。当制造过程完成，晶圆上的每个die都必须经过测试。测试一个晶圆称为“Circuit probing”(即CP)、“Wafer porbing”或者“Die sort”。在这个过程中，测试每个die以确保die能基本满足器件的特征或设计规格书。如果一个die没有通过测试，则该die被标示为失效的die，被丢弃。通过测试的die被封装成通常看到的芯片形式。
双界面智能卡芯片中包含的非易失性存储器主要有EEPROM和FLASH，FLASH具有成本低，面积小，容量大，低工艺的特点。随着工艺制程越来越低，智能卡功能越来越多，FLASH开始广泛应用于智能卡芯片中。
在一些情况下，对包含FLASH的芯片进行圆晶级测试可以包括以下测试环节：对芯片进行第一晶圆级测试；若第一晶圆级测试通过，则在芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息，读取第一标识信息，进行第二晶圆级测试；若第二晶圆级测试通过，则在芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息，读取第二标识信息，进行成品级测试；若成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息，读取第三标识信息，进行出库测试。
上述对包含FLASH的芯片进行圆晶级测试不能保证FLASH和芯片处于最佳状态，这样会过度筛选掉很多好的die；上述测试没有考虑FLASH在极端环境下的数据丢失，若数据丢失后，无法再标识其标识位，进而导致后续测试无法继续。
发明内容
为了解决上述技术问题，本发明提供了一种对含闪存FLASH芯片的晶圆级测试方法、装置，能够保证FLASH和芯片处于最佳状态，避免测试过程中对芯片的过度筛选。
为了达到本发明目的，本发明提供了一种对含闪存FLASH芯片的晶圆级测试方法，所述方法包括：
对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的数据区DM进行常温测试；
对所述FLASH的DM进行高温测试及烘烤测试；
若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
作为一种实现方式，所述对组成芯片的每个电路die进行常温trim，包括：
选择芯片中电源管理单元PMU的最佳trim值；
选择芯片中FLASH的最佳trim值；
将PMU和FLASH的最佳trim值写入FLASH的安全SM；
芯片上电时，自动加载FLASH的SM存储的trim值，计算所存储的trim值的CRC值后将所述CRC值写入FLASH的SM；所述SM存储的trim值包括所述PMU的最佳trim值、FLASH的最佳trim值以及trim备份值，所述trim备份值为PMU最佳trim值的取反值以及FLASH最佳trim值的取反值；
利用所述CRC值校验FLASH的SM存储的trim值。
作为一种实现方式，所述方法还包括：
对所述FLASH的DM进行高温测试之前，自动从FLASH的SM读取存储的trim值，并将该存储trim值发送至所述FLASH和PMU。
作为一种实现方式，所述方法还包括：
若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试之前，自动加载FLASH的SM存储的trim值，并且计算存储trim值的CRC值后将所述CRC值写入FLASH的SM。
作为一种实现方式，所述判断经过烘烤测试后的FLASH的数据是否丢失，包括：
对FLASH的SM存储的trim值和CRC值进行校验，若trim备份值为最佳trim值的取反值，且FLASH存储的CRC值与由FLASH存储的trim值计算得到的CRC值相等，则所述经过烘烤测试后的FLASH的数据没有发生丢失。
作为一种实现方式，接收第一机台的指令对组成芯片的每个电路die进行常温trim，以及对芯片中FLASH的DM进行常温测试；
接收第二机台的指令对所述FLASH的DM进行高温测试；
接收第三机台的指令对所述FLASH的DM进行烘烤测试，若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
本发明实施例还提供了一种对含闪存FLASH芯片的晶圆级测试装置，包括：
输入输出IO模块，用于作为被测芯片与机台通信的接口，接收来自机台的指令；
测试模块，用于将所述来自机台的指令解析成控制信号后进行测试，所述测试包括：对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的DM进行常温测试；对所述FLASH的DM进行高温测试及烘烤测试；若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
作为一种实现方式，所述测试模块包括：
指令字解析单元，用于将所述来自机台的不同指令解析成不同控制信号后发送，所述指令的类型包括：微调电源管理单元PMU指令，微调FLASH指令，以及将微调值trim写入FLASH的SM指令，自动加载FLASH的SM存储的trim值并计算CRC后写入FLASH指令，CRC校验指令，擦写读FLASH的DM的指令，以及对芯片中的其他部件进行常温测试指令；
trim接口值选择单元，用于接收控制信号，选择trim值给PMU和FLASH；
写入FLASH的数据选择单元，用于接收控制信号将数据存储至FLASH；
加载FLASH的数据单元，用于在芯片上电后，自动加载FLASH存储的trim值，或自动加载FLASH存储的trim值和CRC值；
校验单元，用于根据加载的FLASH存储的trim值计算CRC，以及利用CRC进行校验。
本发明实施例还提供了一种计算机可读存储介质，所述介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前所述的对含闪存FLASH芯片的晶圆级测试方法的步骤。
本发明实施例还提供了一种对含闪存FLASH芯片的晶圆级测试终端，包括：
存储器，用于存储计算机可执行指令；
处理器，用于执行所述计算机可执行指令，以实现如前所述的对含闪存FLASH芯片的晶圆级测试方法的步骤。
与现有技术相比，本发明包括对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的数据区DM进行常温测试；对所述FLASH的DM进行高温测试及烘烤测试；若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。本发明实施例能够保证FLASH和芯片处于最佳状态，避免测试过程中对芯片的过度筛选。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的对含闪存FLASH芯片的晶圆级测试方法流程图；
图2为本发明应用示例提供的对含闪存FLASH芯片的晶圆级测试方法流程图；
图3～图5分别为本发明实施例中记载的指令的帧格式示意图；
图6为本发明实施例提供的对含闪存FLASH芯片的晶圆级测试装置模块图；
图7为本发明应用示例提供的对含闪存FLASH芯片的晶圆级测试装置示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本发明实施例提供了一种对含闪存FLASH芯片的晶圆级测试方法，如图1所示，所述方法包括：
S101对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的数据区(data memory，DM)进行常温(如30度)测试；
作为一种实现方式，所述对组成芯片的每个电路die进行常温trim，包括：
选择芯片中电源管理单元PMU的最佳trim值；选择芯片中FLASH的最佳trim值；
将PMU和FLASH的最佳trim值写入FLASH的安全区(security memory，SM)；
芯片上电时，自动加载FLASH的SM存储的trim值，计算所存储的trim值的CRC值后将所述CRC值写入FLASH的SM；所述SM存储的trim值包括所述PMU的最佳trim值、FLASH的最佳trim值以及trim备份值，所述trim备份值为PMU最佳trim值的取反值以及FLASH最佳trim值的取反值SM；
利用所述CRC值校验FLASH的SM存储的trim值。
由于die有专门的PAD可以输出PMU的电压和电流，作为一种实现方式，PMU的最佳trim值的获取方式包括：通过IO端口输入指令及trim值，读取并比较PAD输出的电压和电流值进而获得PMU的最佳trim值；FLASH的最佳trim值的获取方式包括：通过IO端口输入trim值后输入擦写flash的指令，读取PAD输出的电压和电流值，并且看擦写flash是否正确，进而获得FLASH的最佳trim值。
S102对所述FLASH的DM进行高温(如85度)测试及烘烤测试；
经过步骤S101，trim值已经存入FLASH的SM，作为一种实现方式，所述方法还包括：对FLASH的DM进行高温测试之前，自动从FLASH的SM读取存储的trim值，并将该存储trim值发送至所述FLASH和PMU，无需再通过外部机台送入，从而保证了DM测试时，FLASH在最佳状态，避免了对芯片的过度筛选，也避免了通过机台串行送入FLASH和PMU所需的trim值，节省了测试时间。
S103若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。将FLASH经过烘烤测试(如250度)，看FLASH的数据保持能力。烘烤测试后如果FLASH数据丢失了，则认为FLASH失效，测试不通过。
作为一种实现方式，判断所述经过烘烤测试后的FLASH的数据是否丢失，包括：对FLASH的SM存储的trim值和CRC值进行校验，若trim备份值为最佳trim值的取反值，且FLASH存储的CRC值与由FLASH存储的trim值计算得到的CRC值相等，则所述经过烘烤测试后的FLASH的数据没有发生丢失。
作为一种实现方式，上述方法还包括：
若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试之前，自动加载FLASH的SM存储的trim值，并且计算存储trim值的CRC值后将所述CRC值写入FLASH的SM。在对FLASH烘烤测试后，再一次写FLASH的SM，可以防止烘烤测试后SM存储的存储trim值和CRC值处于中间态，以巩固SM存储的存储trim值和CRC值。
上述实施例中的常温温度和高温温度可以由flash IP厂商根据flash工艺提供。
上述实施例中，步骤对组成芯片的每个电路die进行常温trim，以及对芯片中FLASH的DM进行常温测试可在接收到第一机台的指令后开始执行，对所述FLASH的DM进行高温测试可在接收到第二机台的指令后开始执行，步骤若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试可在接收到第三机台的指令后开始执行，其中，第一机台和第二机台可以相同，如第一机台、第二机台可以为93K机台，第三机台可以为M2机台。使用不同的机台，可实现异地操作，也可节约成本。
本发明实施例对组成芯片的每个电路die进行常温微调trim后再进行测试筛查，保证了FLASH和芯片筛查时的处于最佳状态，防止过度筛查，提高良率；本发明实施例中芯片能够自动加载trim值，从而机台能够多个die并行测试，节省了测试时间；本发明实施例中芯片有trim值备份及CRC双重校验，通过芯片自动校验避免了对FLASH和芯片的漏筛。
下面以一个具体的应用示例对上述实施例进行说明。
在本应用示例中，如图2所示，CP测试分为三步，第一步CP0，常温30度，用机台0(如93K机台)进行per-die的trim及FLASH的DM测试。第二步CP1，高温85度，用机台1(如93K机台)进行FLASH的DM测试。第三步烘烤测试FLASH后CP2，常温30度，用机台2(如M2机台)进行FLASH的DM测试及对芯片中的其他部件进行常温测试。
第一步CP0常温per-die trim流程
1)指令17用于测试机台选择出PMU的最佳trim值。
是wafer测试第一步，由于芯片出厂时FLASH存的数据未知，FLASH的参数OPT选用默认值default_opt，屏蔽从FLASH来的load_opt。最终作用到OPT的值为default_opt^io_data。
测试机台发送io_data，固定用于微调FLASH的io_data的第1字节(该指令不涉及FLASH操作，因此此时不关心第1字节值)，io_data的第0字节从0～f遍历。测试机台选择出PMU的最佳值，如表1、表2所示，die1为A，die2为7。
表1 die1的OPT值变化
表2 die2的OPT值变化
2)指令19用于测试机台选择出FLASH的最佳trim值。
FLASH存的数据仍然未知。与指令17相同，OPT用default_opt，屏蔽从FLASH来的load_opt。最终作用到OPT的值为default_opt^io_data。
测试机台发送io_data。与指令17不同的是，测试机台将指令17选出的PMU最佳值固定，即io_data的第0字节，如表1、表2所示，die1为A，die2为7，io_data的第1字节从0～f遍历，测试机台选择出FLASH的最佳值，如表1、表2所示，die1为E，die2为9。
指令17/19的帧格式可参见图3。
3)指令08用于将PMU和FLASH的最佳trim值写入SM。
FLASH和PMU的OPT都已经获得最佳值die1为E_A，die2为9_7，从而能保证FLASH的正常读写。输入该指令时，load_opt和io_data的变化不影响OPT的值，只会影响din，如表3、表4所示。
测试机台输入io_data组成为：
地址1-0为指令17/19选出的最佳值，如表1表2所示，die1为E_A，die2为7_9；
地址3-2为TRIM的备份区＝～(addr1,addr0),die1为F1_F3，die2为F8_F6；
地址4的值为CRC补0；
地址5-3F的值与同一片晶圆的die值一样。
写入SM的din全部为io_data值。
表3 die1的din值变化
指令 load_opt io_data din
08 x_x_x_x_x 5-3F，0_8_6_7_9 5-3F，0_8_6_7_9
88 C_8_6_7_9 5-3F，x_x_x_x_x 5-3F，C_8_6_7_9
表4 die2的din值变化
4)指令88用于自动写CRC。
指令88之前，芯片下电上电。上电时芯片自动将SM存的trim/trim备份区，加载到load_opt保存，并且计算其CRC值。
测试机台输入io_data组成为：
地址1-0为0；
地址3-2为0；
地址4为0；
地址5-3F的值与同一片晶圆的die值一样。
写入SM的din如表5所示：
地址1-0为load_opt的1-0字节；
地址3-2为load_opt的3-2字节；
地址4为芯片根据load_opt的3-0字节计算crc16得到的CRC；
地址3f-5为io_data的5-3f字节；
SM存的数据只有最低5个字节addr4-addr0是每一个die的值都不相同的，其余addr3f-addr5的值每颗die一样，但每片wafer可能不一样；
表5
每颗die的CRC值不一样，此指令自动完成计算CRC，可避免机台串行计算CRC，消耗大量时间；
指令08/88的帧格式可参见图4。
5)指令2C时，校验SM的数据，确认：addr2＝～addr0，addr3＝～addr1，
addr4＝crc16(addr0,addr1,addr2,addr3)，返回确认结果。
指令2C的帧格式可参见图5。
第二步CP1高温DM测试
经过CP0trim完成后，trim值已经存入FLASH的SM。CP1测试时，可自动从SM读取trim值load_opt送入PMU/FLASH的OPT端口，无需机台再通过io_data送入，从而保证了DM测试时，FLASH在最佳状态，避免了过度筛选，也避免了机台通过io_data串行送入，节省了测试时间。
第三步CP2烘烤测试后常温DM测试及对芯片中的其他部件进行常温测试。
CP2筛查前需要芯片经过250度高温烘烤测试，看FLASH数据的保持能力。烘烤测试后如果FLASH数据丢失了，则认为FLASH失效，测试不通过。
通过2C指令，对存放在SM的trim值和CRC值进行校验，确认以下三点是否相等：1)addr2＝～addr0，2)addr3＝～addr1，3)addr4＝crc16(addr0,addr1,addr2,addr3)，返回校验结果。如果数据丢失了，则必定有一个或多个不相等，测试不通过。只有三个完全相等时，测试才通过。
2C指令校验完成后，发送88指令，数据和CP0的88指令相同。此指令为了在烘烤测试后，再一次写SM，防止烘烤测试将数据处于中间态，以巩固SM数据。
测试通过的芯片，进行测试FLASH的DM和对芯片中的其他部件进行常温测试。
本发明实施例还提供了一种对含闪存FLASH芯片的晶圆级测试装置，如图6所示，所述装置包括:
输入输出IO模块，用于作为被测芯片与机台通信的接口，接收来自机台的指令；
测试模块，用于将所述来自机台的指令解析成控制信号后进行测试，所述测试包括：对组成芯片的每个电路die进行常温trim，以及对芯片中FLASH的DM进行常温测试；对所述FLASH的DM进行高温测试；若经过烘烤测试后的FLASH的数据不丢失，则对所述经过烘烤测试后冷却至常温下的所述FLASH的DM进行测试以及对芯片中的其他部件进行常温测试；
上述实施例中的常温温度和高温温度可以由flash IP厂商根据flash工艺提供，如常温为30度，高温为85度，烘烤测试的温度为250度；
作为一种实现方式，所述测试模块包括：
指令字解析单元，用于将所述来自机台的不同指令解析成不同控制信号后发送，所述指令的类型包括：微调电源管理单元PMU指令，微调FLASH指令，以及将微调值trim写入FLASH的SM指令，自动加载FLASH的SM存储的trim值并计算CRC后写入FLASH指令，CRC校验指令，擦写读FLASH的DM的指令，以及对芯片中的其他部件进行常温测试指令；
所述SM存储的trim值包括所述PMU的最佳trim值、FLASH的最佳trim值以及trim备份值，所述trim备份值为PMU最佳trim值的取反值以及FLASH最佳trim值的取反值；由于die有专门的PAD可以输出PMU的电压和电流，作为一种实现方式，PMU的最佳trim值的获取方式包括：通过IO端口输入指令及trim值，读取并比较PAD输出的电压和电流值进而获得PMU的最佳trim值；FLASH的最佳trim值的获取方式包括：通过IO端口输入trim值后输入擦写flash的指令，读取PAD输出的电压和电流值，并且看擦写flash是否正确，进而获得FLASH的最佳trim值。
trim接口值选择单元，用于接收控制信号，选择trim值给PMU和FLASH；
写入FLASH的数据选择单元，用于接收控制信号将数据存储至FLASH；
加载FLASH的数据单元，用于在芯片上电后，自动加载FLASH存储的trim值，或自动加载FLASH存储的trim值和CRC值；
校验单元，用于根据加载的FLASH存储的trim值计算CRC，以及利用CRC进行校验。
下面给出了一个具体的对含闪存FLASH芯片的晶圆级测试装置的应用示例，如图7所示。
其中机台通过IO PAD输入输出串行数据。FLASH分为SM和DM区，SM用于存放芯片硬件的关键数据，在CP测试时写好，对用户不开放。DM对用户开放。所述测试装置分为以下几个单元：
IO输入输出单元，为机台和内部通讯的接口，用于按照约定好的协议解析出机台输入的指令和数据，并将芯片ACK反馈给机台；
指令字解析单元，用于将机台输入的测试指令解析成不同的控制信号后发送至控制trim值校验单元、写入FLASH的数据选择单元和trim接口值选择单元；测试指令的类型包括：指令17微调PMU，指令19微调FLASH，指令08将微调值和SM第一页其他固定值写入FLASH，指令88自动加载FLASH的微调值并计算CRC后写入FLASH，指令2C微调值校验，擦写读FLASH的DM指令，以及其他测试芯片的指令；
trim接口值选择单元，用于将三路trim值：机台输入的数据io_data、trim的默认值default_opt和加载FLASH存储的trim值load_opt，根据不同测试指令选择并寄存后给电源PMU和FLASH；
写入FLASH的数据选择单元，用于将两路需要存储FLASH的数据：机台输入的数据io_data和加载FLASH存储的trim值load_data，根据不同测试指令选择给FLASH的din，从而存入FLASH中；
加载FLASH的数据单元，用于在芯片上电后，自动加载FLASH存储的trim值，或自动加载FLASH存储的trim值和CRC值到寄存器保存，以便后续给trim值校验单元和写入FLASH的数据选择单元使用；
trim值校验单元，用于比较load_opt的opt值和opt备份值是否为互相取反关系，并校验其CRC；
trim的默认值单元，用于存储流片后固化的值default_opt，一般为0。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种对含闪存FLASH芯片的晶圆级测试方法，其特征在于，包括：
对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的数据区DM进行常温测试；
对所述FLASH的DM进行高温测试及烘烤测试；
若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
2.根据权利要求1所述的对含闪存FLASH芯片的晶圆级测试方法，其特征在于，所述对组成芯片的每个电路die进行常温trim，包括：
选择芯片中电源管理单元PMU的最佳trim值；
选择芯片中FLASH的最佳trim值；
将PMU和FLASH的最佳trim值写入FLASH的安全SM；
芯片上电时，自动加载FLASH的SM存储的trim值，计算所存储的trim值的CRC值后将所述CRC值写入FLASH的SM；所述SM存储的trim值包括所述PMU的最佳trim值、FLASH的最佳trim值以及trim备份值，所述trim备份值为PMU最佳trim值的取反值以及FLASH最佳trim值的取反值；
利用所述CRC值校验FLASH的SM存储的trim值。
3.根据权利要求2所述的对含闪存FLASH芯片的晶圆级测试方法，其特征在于，还包括：
对所述FLASH的DM进行高温测试之前，自动从FLASH的SM读取存储的trim值，并将该存储trim值发送至所述FLASH和PMU。
4.根据权利要求2所述的对含闪存FLASH芯片的晶圆级测试方法，其特征在于，所述方法还包括：
若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试之前，自动加载FLASH的SM存储的trim值，并且计算存储trim值的CRC值后将所述CRC值写入FLASH的SM。
5.根据权利要求4所述的对含闪存FLASH芯片的晶圆级测试方法，其特征在于，判断所述经过烘烤测试后的FLASH的数据是否丢失，包括：
对FLASH的SM存储的trim值和CRC值进行校验，若trim备份值为最佳trim值的取反值，且FLASH存储的CRC值与由FLASH存储的trim值计算得到的CRC值相等，则所述经过烘烤测试后的FLASH的数据没有发生丢失。
6.根据权利要求1所述的对含闪存FLASH芯片的晶圆级测试方法，其特征在于，
接收第一机台的指令对组成芯片的每个电路die进行常温trim，以及对芯片中FLASH的DM进行常温测试；
接收第二机台的指令对所述FLASH的DM进行高温测试；
接收第三机台的指令对所述FLASH的DM进行烘烤测试，若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
7.一种对含闪存FLASH芯片的晶圆级测试装置，其特征在于，包括：
输入输出IO模块，用于作为被测芯片与机台通信的接口，接收来自机台的指令；
测试模块，用于将所述来自机台的指令解析成控制信号后进行测试，所述测试包括：对组成芯片的每个电路die进行常温微调trim，以及对芯片中FLASH的DM进行常温测试；对所述FLASH的DM进行高温测试及烘烤测试；若经过烘烤测试后所述FLASH的数据不丢失，当所述FLASH的DM的温度等于或低于常温后，对该FLASH的DM以及该FLASH所在芯片中的其他部件进行常温测试。
8.根据权利要求7所述的对含闪存FLASH芯片的晶圆级测试装置，其特征在于，所述测试模块包括：
指令字解析单元，用于将所述来自机台的不同指令解析成不同控制信号后发送，所述指令的类型包括：微调电源管理单元PMU指令，微调FLASH指令，以及将微调值trim写入FLASH的SM指令，自动加载FLASH的SM存储的trim值并计算CRC后写入FLASH指令，CRC校验指令，擦写读FLASH的DM的指令，以及对芯片中的其他部件进行常温测试指令；
trim接口值选择单元，用于接收控制信号，选择trim值给PMU和FLASH；
写入FLASH的数据选择单元，用于接收控制信号将数据存储至FLASH；
加载FLASH的数据单元，用于在芯片上电后，自动加载FLASH存储的trim值，或自动加载FLASH存储的trim值和CRC值；
校验单元，用于根据加载的FLASH存储的trim值计算CRC，以及利用CRC进行校验。
9.一种计算机可读存储介质，其特征在于，所述介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求1至6中任一项所述的对含闪存FLASH芯片的晶圆级测试方法的步骤。
10.一种对含闪存FLASH芯片的晶圆级测试终端，其特征在于，包括：
存储器，用于存储计算机可执行指令；
处理器，用于执行所述计算机可执行指令，以实现权利要求1至6中任一项所述的对含闪存FLASH芯片的晶圆级测试方法的步骤。
CN201811283474.6A 2018-10-31 2018-10-31 一种对含闪存flash芯片的晶圆级测试方法、装置 Active CN109545264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811283474.6A CN109545264B (zh) 2018-10-31 2018-10-31 一种对含闪存flash芯片的晶圆级测试方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811283474.6A CN109545264B (zh) 2018-10-31 2018-10-31 一种对含闪存flash芯片的晶圆级测试方法、装置

Publications (2)

Publication Number Publication Date
CN109545264A true CN109545264A (zh) 2019-03-29
CN109545264B CN109545264B (zh) 2020-10-16

Family

ID=65846099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811283474.6A Active CN109545264B (zh) 2018-10-31 2018-10-31 一种对含闪存flash芯片的晶圆级测试方法、装置

Country Status (1)

Country Link
CN (1) CN109545264B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010163A (zh) * 2019-04-16 2019-07-12 苏州浪潮智能科技有限公司 一种磁盘数据保持能力测试方法及相关装置
CN113113072A (zh) * 2021-03-31 2021-07-13 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN116705129A (zh) * 2023-05-08 2023-09-05 深圳市晶存科技有限公司 固态硬盘的测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298433A (en) * 1990-12-27 1994-03-29 Kabushiki Kaisha Toshiba Method for testing semiconductor devices
CN101114517A (zh) * 2006-05-30 2008-01-30 辉达公司 用于执行动态修整的系统和方法
CN102394111A (zh) * 2011-08-03 2012-03-28 珠海天威技术开发有限公司 耗材芯片的测试方法
CN103680612A (zh) * 2012-09-24 2014-03-26 上海华虹宏力半导体制造有限公司 优化电可擦写非易失性存储器读写性能的方法
CN103988281A (zh) * 2011-11-09 2014-08-13 硅存储技术公司 一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法
US20150095728A1 (en) * 2013-09-30 2015-04-02 United Microelectronics Corp. Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298433A (en) * 1990-12-27 1994-03-29 Kabushiki Kaisha Toshiba Method for testing semiconductor devices
CN101114517A (zh) * 2006-05-30 2008-01-30 辉达公司 用于执行动态修整的系统和方法
CN102394111A (zh) * 2011-08-03 2012-03-28 珠海天威技术开发有限公司 耗材芯片的测试方法
CN103988281A (zh) * 2011-11-09 2014-08-13 硅存储技术公司 一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法
CN103680612A (zh) * 2012-09-24 2014-03-26 上海华虹宏力半导体制造有限公司 优化电可擦写非易失性存储器读写性能的方法
US20150095728A1 (en) * 2013-09-30 2015-04-02 United Microelectronics Corp. Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010163A (zh) * 2019-04-16 2019-07-12 苏州浪潮智能科技有限公司 一种磁盘数据保持能力测试方法及相关装置
CN113113072A (zh) * 2021-03-31 2021-07-13 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN113113072B (zh) * 2021-03-31 2024-02-06 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN116705129A (zh) * 2023-05-08 2023-09-05 深圳市晶存科技有限公司 固态硬盘的测试方法
CN116705129B (zh) * 2023-05-08 2024-05-07 深圳市晶存科技有限公司 固态硬盘的测试方法

Also Published As

Publication number Publication date
CN109545264B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN109545264A (zh) 一种对含闪存flash芯片的晶圆级测试方法、装置
DE102012024886B4 (de) Boundary Scan-Kette für gestapelten Speicher
DE60100754T2 (de) System und verfahren zum testen von signalverbindungen unter verwendung einer eingebauten selbsttestfunktion
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
CN106571166B (zh) 一种可定制流程的mt29f系列nand flash测试老炼系统
CN103593626B (zh) 一种芯片测试模式和调试模式的保护方法
CN106597250A (zh) 一种可编程逻辑器件测试方法及设备
US10359470B2 (en) Semiconductor integrated circuit and test method thereof
DE102013114512B4 (de) Globales Einfangschema mit niedriger Leistung für Kerne
US20210374023A1 (en) Flexible interface
CN106526454A (zh) 一种基于ate的fpga配置芯片的测试方法
US20220253375A1 (en) Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios
US7734974B2 (en) Serial scan chain control within an integrated circuit
CN114002577A (zh) 一种芯片测试方法、装置、设备及可读存储介质
CN107516546B (zh) 一种随机存储器的在线检测装置及方法
CN115510804A (zh) 全芯片管脚复用自动化验证方法、装置、设备及存储介质
CN104731702B (zh) 测试系统及其服务端
CN108877868A (zh) 并行芯片测试装置及测试方法
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
CN107990929A (zh) 滤波时间常数的控制方法及装置、计算机装置、存储介质
CN100592097C (zh) 具有板上表征单元的ic
DE102004027860A1 (de) Testverfahren und Testvorrichtung zum Testen einer integrierten Schaltung
CN111478728A (zh) 光模块光功率的自动调试方法、装置、设备及存储介质
CN101276285B (zh) 一种电信系统级的烧结方法及系统
US20180172761A1 (en) Integrated circuit on chip instrument controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant