CN103593626B - 一种芯片测试模式和调试模式的保护方法 - Google Patents

一种芯片测试模式和调试模式的保护方法 Download PDF

Info

Publication number
CN103593626B
CN103593626B CN201310556954.6A CN201310556954A CN103593626B CN 103593626 B CN103593626 B CN 103593626B CN 201310556954 A CN201310556954 A CN 201310556954A CN 103593626 B CN103593626 B CN 103593626B
Authority
CN
China
Prior art keywords
chip
test
data
mode
debugging mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310556954.6A
Other languages
English (en)
Other versions
CN103593626A (zh
Inventor
李兆亮
钱志恒
徐功益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Synodata Security Technology Co Ltd
Original Assignee
Hangzhou Synodata Security Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Synodata Security Technology Co Ltd filed Critical Hangzhou Synodata Security Technology Co Ltd
Priority to CN201310556954.6A priority Critical patent/CN103593626B/zh
Publication of CN103593626A publication Critical patent/CN103593626A/zh
Application granted granted Critical
Publication of CN103593626B publication Critical patent/CN103593626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种芯片测试模式和调试模式的保护方法，包括如下步骤：芯片上电，第一级复位释放。上电控制逻辑自动从非易失存储体读取数据a和b。测试模式控制单元判断是否需要对测试模式关闭。调试模式控制单元判断是否需要对调试模式关闭。第二级复位释放之后，芯片进入或限制相应的工作模式。芯片通过存储体保护单元对非易失存储体写相应的值进行测试模式或则调试模式保护。本发明的有益效果是：芯片带有测试模式和调试模式，能够永久性关闭测试模式和调试模式。芯片内嵌一个非易失存储体，可以保护数据不被随意更改，关闭测试模式和调试模式通过对非易失存储体相应地址写特定数据；芯片有两级复位配合相关电路自动判断是否需要进入测试模式。

Description

一种芯片测试模式和调试模式的保护方法
技术领域
本发明涉及SOC集成电路设计领域，特别是涉及一种芯片测试模式和调试模式的保护方法。
背景技术
芯片运行时分正常工作模式和测试模式以及调试模式。在芯片生产过程中，会有一些制造缺陷，需要进行芯片测试来筛选出问题芯片。在芯片开发应用阶段，需要使用调试模式进行嵌入式软件开发。
芯片的信息安全日渐重要，而测试模式和调试模式能对芯片进行相对正常工作模式更加复杂的操作，芯片内部的数据安全容易从这两个模式泄漏，因此需要在芯片设计时对测试模式和调试模式预留保护机制。
在测试模式保护方面，目前大多数芯片是没有测试模式保护机制的，有的芯片为了芯片安全，直接就没有测试模式，而是直接采用功能测试的模式达到测试目的，这样的做法如果功能测试比较完全，那也可以达到较高的故障覆盖率，但是这种方式有缺点，会使测试时间变得比较长，而且芯片设计人员也无法准确定位芯片故障点，测试灵活度不高。有的芯片则是在中测时会进行测试，成品芯片不将测试管脚封装出来，达到保护效果，这种方法会使成品测试无法测试，引入芯片封装带入的缺陷，而且如果将芯片剖片同样可以进入测试模式。
在调试模式保护方面，目前大多数芯片是没有调试模式保护机制的，有的芯片直接就没有调试模式，芯片应用方开发时只能采用串口调试，无法调试会使大大降低开发灵活度，影响开发效率。或者是有的芯片采用物理手段，比如提供应用商开发的是可以进入调试模式的，而实际批量供应时是不能进入调试模式的。
发明内容
本发明的目的是克服现有技术中的不足，提供一种芯片测试模式和调试模式的保护方法。
本发明的目的是通过以下技术方案实现的：这种芯片测试模式和调试模式的保护方法，该方法包括如下步骤：
Ⅰ、芯片上电复位后进行第一级复位释放，上电控制逻辑(8)会从非易失存储体(7)的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元(1)，数据b交给调试模式控制单元(2)；测试模式控制单元(1)在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚(4)的测试使能管脚，如果该测试使能管脚是高电平，那么对一个寄存器test_en_reg置“1”；数据a如果和内部固定的32位数据相同，不管芯片外部管脚(4)中的测试使能管脚是否高电平，都无法进入测试模式；在芯片生产测试完成后，对非易失存储体(7)相应的地址写入特定值，就能够永久关闭芯片测试模式；
Ⅱ、调试模式控制单元(2)在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置“1”，就关闭调试模式；用户利用调试口开发完应用软件后，在非易失存储体(7)相应的地址写入特定值，就能够永久关闭调试模式；
Ⅲ、第二级复位释放后，芯片正常功能单元(6)首先检测在测试模式控制单元(1)的判断结果寄存器test_en_reg，如果为“1”，就直接进入测试模式，如果是“0”，进入正常工作，同时检测在调试模式控制单元(2)的判断结果寄存器jtag_lock_reg，如果是“1”，就关闭调试模式；其中，判断结果寄存器test_en_reg在上电后默认为“0”。
更进一步，芯片外部管脚(4)能够与芯片其他功能管脚复用，芯片外部管脚(4)只需在第一级复位和第二级复位之间拉高即可，在调试模式控制单元(2)判断完成就可以释放。
芯片内嵌的非易失存储体是flash存储体，该存储体保存数据a和数据b的这两个地址空间采取的数据保护机制是一次性写入保护功能，一次性写入保护功能由存储体保护单元来实现；生产完初始值为全“1”，芯片上电后存储体保护单元检测到这两个地址的数据如果不是全“1”，说明已经被写过了，就关闭对这两个地址的写权限。
本发明的有益效果是：芯片带有测试模式，并且能够永久性关闭测试模式，而且通过任何软硬件无法重新进入测试模式。芯片带有调试模式，并且能够永久性关闭调试模式，而且通过任何软硬件无法重新进入调试模式。芯片没有单独的测试模式使能管脚，在判断是否进入测试模式时检测一个管脚，之后该管脚可以释放用作其他用途，如果测试模式被关闭了，通过该管脚也进入不了测试模式。芯片内嵌一个非易失存储体，包含存储体保护单元，可以保护非易失存储体的数据不被随意更改，关闭测试模式和调试模式通过对此非易失存储体相应地址写特定数据；芯片有两级复位配合相关电路自动判断是否需要进入测试模式。
附图说明
图1是本发明硬件结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步描述。
系统结构如图1所示，本发明所述系统由测试模式控制单元1，调试模式控制单元2，第一级复位模块3，芯片外部管脚4，第二级复位模块5，芯片正常功能单元6，非易失存储体7，上电控制逻辑8，存储体保护单元9组成。
其中：
1.测试模式控制单元1判断芯片是否需要进入测试模式，芯片上电后，测试模式控制单元1根据上电控制逻辑8的读取的结果和芯片外部管脚1置高或低决定是否进入测试模式。
2.调试模式控制单元2判断芯片是否关闭调试模式，芯片上电后，调试模块控制单元2根据上电控制逻辑8的读取的结果决定是否关闭调试模式。
3.第一级复位模块3负责产生第一级复位信号，在第一级复位释放之后由上电控制逻辑8读取非易失存储体7数据并且完成测试模式控制单元1和调试模式控制单元2的判断动作，结果会分别保存在各自的寄存器里。
4.芯片外部管脚4是一个测试使能管脚，但是这个管脚可以与芯片其他功能管脚复用。这个测试使能管脚只需在第一级复位和第二级复位之间拉高即可，在测试模式控制单元1判断完成就可以释放。
5.第二级复位模块5负责产生第二级复位信号，根据测试模式控制单元1的判断结果，在第二级复位信号释放之后芯片正常功能单元6选择是进入测试模式还是正常工作模式。
6.芯片正常功能单元6是芯片除了测试和调试模式保护机制之外的正常功能，根据测试模式控制单元1和调试模式控制单元2的判断结果，在第二级复位之后进入或限制相应的工作模式。
7.非易失存储体7是一类内部存储数据不随芯片掉电而丢失的存储体。在芯片生产测试完成后，在非易失存储体7相应的地址写入特定值，就可以永久关闭芯片测试模式。在用户开发完应用软件后，也可以在非易失存储体7相应的地址写入特定值，就可以永久关闭调试模式。
8.上电控制逻辑8是一个非易失存储体的读取控制器，在系统上电第一级复位释放时自动从非易失存储体7的相应的地址读取数据，然后将读到的数据交由测试模式控制单元1和调试模式控制单元2进行判断。
9.存储体保护单元9保护非易失存储体的数据不被随便修改，可以检测非易失存储体相应的地址空间的数据，并且判断该数据是否需要进行保护不被修改。
本实施例以发明人所在公司的产品――AS508H USB KEY专用芯片为例，下面结合图1说明本专利技术的实施应用：
AS508H属于安全芯片，要求芯片具有测试模式和调试模式的保护机制。但是为了生产测试和开发调试方便，测试模式和调试模式不能取消。
芯片上电复位后进行第一级复位，上电控制逻辑8会从非易失存储体7的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元1，数据b交给调试模式控制单元2。
测试模式控制单元1在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚4的测试使能管脚如果是高电平，那么对一个寄存器test_en_reg置“1”。数据a如果和内部固定的32位数据相同，不管芯片外部管脚4的测试使能管脚是否高电平，都无法进入测试模式。在芯片生产测试完成后，对非易失存储体7相应的地址写入特定值，就可以永久关闭芯片测试模式，达到测试模式保护目的。芯片外部管脚4中的测试使能管脚不是测试专用的管脚，这个管脚可以与芯片其他功能管脚复用。这个测试使能管脚只需在第一级复位和第二级复位之间拉高即可，在调试模式控制单元2判断完成就可以释放。
调试模式控制单元2在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置“1”，则芯片就无法进入调试模式。用户利用调试口开发完应用软件后，可以在非易失存储体7相应的地址写入特定值，就可以永久关闭调试模式，达到调试模式保护目的。
芯片内嵌的非易失存储体7在该实施例中使用的是flash存储体，该存储体保存数据a和数据b的这两个地址空间采取的数据保护机制是一次性写入保护功能，一次性写入保护功能由存储体保护单元9来实现。生产完初始值为全“1”，芯片上电后存储体保护单元9检测到这两个地址的数据如果不是全“1”，说明已经被写过了，就关闭对这两个地址的写权限。
芯片二级复位释放后，芯片正常功能单元6首先检测在测试模式控制单元1的判断结果寄存器test_en_reg，如果为“1”，就直接进入测试模式，如果是“0”，进入正常工作，同时检测在调试模式控制单元2的判断结果寄存器jtag_lock_reg，如果是“1”，就关闭调试模式。
具体的实施步骤如下：
1、芯片上电，第一级复位释放。
2、上电控制逻辑8自动从非易失存储体7读取数据a和b。
3、测试模式控制单元1判断是否需要对测试模式关闭。
4、调试模式控制单元2判断是否需要对调试模式关闭。
5、第二级复位释放之后，芯片进入或限制相应的工作模式。
6、芯片通过存储体保护单元9对非易失存储体7写相应的值进行测试模式或则调试模式保护。
虽然本发明将结合较佳实施例进行描述，但应知道，并不表示本发明限制在所述实施例中。相反，本发明将涵盖可包含在有附后权利要求书限定的本发明的范围内的替换物、改进型和等同物。

Claims (3)

1.一种芯片测试模式和调试模式的保护方法，其特征在于：该方法包括如下步骤：
Ⅰ、芯片上电复位后进行第一级复位释放，上电控制逻辑(8)会从非易失存储体(7)的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元(1)，数据b交给调试模式控制单元(2)；测试模式控制单元(1)在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚(4)的测试使能管脚，如果该测试使能管脚是高电平，那么对一个寄存器test_en_reg置“1”；数据a如果和内部固定的32位数据相同，不管芯片外部管脚(4)中的测试使能管脚是否高电平，都无法进入测试模式；在芯片生产测试完成后，对非易失存储体(7)相应的地址写入特定值，就能够永久关闭芯片测试模式；
Ⅱ、调试模式控制单元(2)在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置“1”，就关闭调试模式；用户利用调试口开发完应用软件后，在非易失存储体(7)相应的地址写入特定值，就能够永久关闭调试模式；
Ⅲ、第二级复位释放后，芯片正常功能单元(6)首先检测在测试模式控制单元(1)的判断结果寄存器test_en_reg，如果为“1”，就直接进入测试模式，如果是“0”，进入正常工作，同时检测在调试模式控制单元(2)的判断结果寄存器jtag_lock_reg，如果是“1”，就关闭调试模式；其中，判断结果寄存器test_en_reg在上电后默认为“0”。
2.根据权利要求1所述的芯片测试模式和调试模式的保护方法，其特征在于：芯片外部管脚(4)能够与芯片其他功能管脚复用，芯片外部管脚(4)只需在第一级复位和第二级复位之间拉高即可，在调试模式控制单元(2)判断完成就可以释放。
3.根据权利要求1所述的芯片测试模式和调试模式的保护方法，其特征在于：芯片内嵌的非易失存储体(7)是flash存储体，该存储体保存数据a和数据b的这两个地址空间采取的数据保护机制是一次性写入保护功能，一次性写入保护功能由存储体保护单元(9)来实现；生产完初始值为全“1”，芯片上电后存储体保护单元(9)检测到这两个地址的数据如果不是全“1”，说明已经被写过了，就关闭对这两个地址的写权限。
CN201310556954.6A 2013-11-11 2013-11-11 一种芯片测试模式和调试模式的保护方法 Active CN103593626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310556954.6A CN103593626B (zh) 2013-11-11 2013-11-11 一种芯片测试模式和调试模式的保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310556954.6A CN103593626B (zh) 2013-11-11 2013-11-11 一种芯片测试模式和调试模式的保护方法

Publications (2)

Publication Number Publication Date
CN103593626A CN103593626A (zh) 2014-02-19
CN103593626B true CN103593626B (zh) 2017-02-01

Family

ID=50083758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310556954.6A Active CN103593626B (zh) 2013-11-11 2013-11-11 一种芯片测试模式和调试模式的保护方法

Country Status (1)

Country Link
CN (1) CN103593626B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106918775A (zh) * 2017-04-21 2017-07-04 成都锐成芯微科技股份有限公司 芯片测试模式的进入方法
CN108414924B (zh) * 2018-05-14 2023-07-07 珠海一微半导体股份有限公司 一种进入芯片测试模式的电路及其控制方法
CN110334551A (zh) * 2019-06-28 2019-10-15 深圳忆联信息系统有限公司 提升固态硬盘主控芯片安全性的方法及装置
CN110888766B (zh) * 2019-11-18 2023-08-01 珠海泰芯半导体有限公司 一种芯片的启动方法
CN112015119B (zh) * 2020-09-02 2021-11-12 南京英锐创电子科技有限公司 调试控制电路和调试控制方法
CN114547705A (zh) * 2020-11-27 2022-05-27 瑞昱半导体股份有限公司 除错系统
CN112582016B (zh) * 2020-12-28 2022-03-01 中国电子科技集团公司第五十八研究所 单粒子自检测电路和方法
CN113076563A (zh) * 2021-04-08 2021-07-06 上海磐启微电子有限公司 一种Flash内容保护方法及装置
CN113866604A (zh) * 2021-09-26 2021-12-31 合肥甘尧电子科技有限公司 一种芯片测试模式控制系统及控制方法
CN117744075A (zh) * 2023-12-25 2024-03-22 国创芯科技(江苏)有限公司 一种芯片测试模式防护电路及防护方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937084A (zh) * 2006-08-30 2007-03-28 北京兆日技术有限责任公司 一种对集成电路关闭内部功能的实现方法
CN101140298A (zh) * 2007-02-27 2008-03-12 中兴通讯股份有限公司 用于单板上的jtag链路的测试访问端口的复位装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8332641B2 (en) * 2009-01-30 2012-12-11 Freescale Semiconductor, Inc. Authenticated debug access for field returns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937084A (zh) * 2006-08-30 2007-03-28 北京兆日技术有限责任公司 一种对集成电路关闭内部功能的实现方法
CN101140298A (zh) * 2007-02-27 2008-03-12 中兴通讯股份有限公司 用于单板上的jtag链路的测试访问端口的复位装置

Also Published As

Publication number Publication date
CN103593626A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103593626B (zh) 一种芯片测试模式和调试模式的保护方法
CN101228451B (zh) 可测试集成电路，系统级封装和测试指令集
CN101078746B (zh) 多芯片封装体内部连接的边界扫描测试结构及测试方法
US7340658B2 (en) Technique for combining scan test and memory built-in self test
EP2583112B1 (en) Method and apparatus for providing scan chain security
CN107783874A (zh) Jtag调试装置以及jtag调试方法
CN102568580B (zh) 带芯片测试功能的烧录机及其烧录方法
Chi et al. 3D-IC interconnect test, diagnosis, and repair
CN102073009B (zh) 一种基于片上闪存的系统芯片jtag调试控制方法
US20040034823A1 (en) Embedded sequence checking
CN100357751C (zh) 一种jtag模块及应用该模块的调试方法
CN106526454A (zh) 一种基于ate的fpga配置芯片的测试方法
CN105469832B (zh) 集成电路和用于集成电路的存储器自我测试方法
CN103631738B (zh) 一种片外配置和回读fpga装置
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
Yeh et al. Flash memory built-in self-test using march-like algorithms
CN108694985A (zh) 用于检测存储器故障的测试方法及测试电路
US20110185110A1 (en) Method and device for protecting information contained in an integrated circuit
CN106816178A (zh) 一种单芯片上多块嵌入式存储器的内建自测试设计方法
CN106814305B (zh) 一种基于片上嵌入式微系统的sip模块测试方法
CN101021885B (zh) 一种基于jtag端口控制的保护芯片内部信息安全的方法
CN109254889A (zh) 一种采用嵌入式软件进行cpu管脚短路故障的定位方法
CN109801666A (zh) 一种混合电路中存储器芯片的测试装置
Manasa et al. Implementation of BIST technology using March-LR algorithm
CN106229010B (zh) 故障诊断电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Hangzhou City, Zhejiang province 311121 Yuhang Wuchang Street No. 998 West Sea Park Building 9 East

Applicant after: Hangzhou Shengyuan Chip Technique Co., Ltd.

Address before: The city of Hangzhou in West Zhejiang province 311121 No. 998 Building 9 East Sea Park

Applicant before: Hangzhou Shengyuan Chip Technique Co., Ltd.

CB02 Change of applicant information

Address after: Hangzhou City, Zhejiang province 311121 Yuhang Wuchang Street No. 998 West Sea Park Building 9 East

Applicant after: HANGZHOU SYNODATA SECURITY TECHNOLOGY CO., LTD.

Address before: Hangzhou City, Zhejiang province 311121 Yuhang Wuchang Street No. 998 West Sea Park Building 9 East

Applicant before: Hangzhou Shengyuan Chip Technique Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant