CN1937084A - 一种对集成电路关闭内部功能的实现方法 - Google Patents

一种对集成电路关闭内部功能的实现方法 Download PDF

Info

Publication number
CN1937084A
CN1937084A CNA2006100623667A CN200610062366A CN1937084A CN 1937084 A CN1937084 A CN 1937084A CN A2006100623667 A CNA2006100623667 A CN A2006100623667A CN 200610062366 A CN200610062366 A CN 200610062366A CN 1937084 A CN1937084 A CN 1937084A
Authority
CN
China
Prior art keywords
function
eigenwert
chip
nonvolatile memory
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100623667A
Other languages
English (en)
Other versions
CN100470680C (zh
Inventor
仇建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaori Science and Technology Co., Ltd., Beijing
Original Assignee
ZHAORI TECHNOLOGY Co Ltd BEIJING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHAORI TECHNOLOGY Co Ltd BEIJING filed Critical ZHAORI TECHNOLOGY Co Ltd BEIJING
Priority to CNB2006100623667A priority Critical patent/CN100470680C/zh
Publication of CN1937084A publication Critical patent/CN1937084A/zh
Priority to PCT/CN2007/002416 priority patent/WO2008028401A1/zh
Application granted granted Critical
Publication of CN100470680C publication Critical patent/CN100470680C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种对集成电路关闭内部功能的实现方法,其包括以下步骤:A.在集成电路芯片工作模式下向其非易失存储器里的预定单元中,写入一个预先定义的特征值;B.所述集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证所述非易失存储器预定单元中是/否是预定的特征值,以打开/关闭对应的功能/模式。本发明方法通过在存储区域内存储的特定特征值,实现在上电复位时的不同的功能的选择性关闭,从而增强了芯片的安全性,并且针对不同情形实现了集成电路的永久选择性设置。

Description

一种对集成电路关闭内部功能的实现方法
技术领域
本发明涉及一种包含有非易失性存储器的集成电路的内部功能关闭方法,尤其涉及的是一种使集成电路内部特定功能永久失效的实现方法。
背景技术
随着集成电路所具备的功能越来越复杂,某些功能只有在特定的场合才用到,而在其他场合就需要禁止,例如:集成电路经过完整测试后,为了防止非法用户通过测试模式窃取或修改机密数据,就需要关闭本来可用的测试模式或某些测试功能;又如:有时基于某种销售策略,同一版芯片针对不同用户需要开放不同的功能,从而成为不同款的芯片,因此,需要对集成电路内部的不同功能进行有选择的永久关闭;再如,所有带有非易失存储器的集成电路芯片设计需要关闭部分内部功能(比如,非易失存储器的写功能)。这样就需要找到一种硬件实现方法,可以使集成电路内部某些功能在特定条件下自动失效。
现有技术的中国专利公开号CN1093201的专利文献公开了一种半导体存储器及其类型的设置方法,其包括:将一个设有按照存入非易失性存储元件中的信息,来选择存储器功能的功能选择电路的半导体芯片密封在封装内,通过写存储元件来设置存储器功能。这样从圆片工艺到组装步骤的过程都能变得相同,便于批量生产和生产控制,可在短期内提供符合用户技术规格的存储器功能的半导体存储器。
但是,该技术方案实际上需要两次圆片工艺,也就是说需要额外增加一次设计和制版过程,这样就增加了很多的成本;同时,该方案不具有普遍意义,只适用于半导体存储器的设计。
现有技术的美国专利号US5432741公开了一种使EEPROM的编程功能永久失效的电路,其技术方案为:提供一个单元非易失性存储元件,封装前通过一个预先定义的Probe Pad,第一次写该非易失性存储元件时打开EEPROM的编程功能,而在封装后第二次写该单元时永久关闭EEPROM的编程功能。由于该Probe Pad没有被封装出来,因此无法再重新打开EEPROM的编程功能。
但该方案需要一个额外的PAD来支持该功能的实现;并且该方案的安全性仅仅以PAD的没有封装出来为前提,在足够技术保证的情况下,可能会将PAD的封装破坏掉,因此安全性不足;该方案同样不具有普遍应用意义,仅适用于禁止对非易失存储器操作的场合,不能适用于所有各种需要对集成电路内部功能进行永久封闭的场合。
因此,现有技术存在缺陷,而有待于改进和发展。
发明内容
本发明的目的在于提供一种对集成电路关闭内部功能的实现方法,适用于所有包含非易失性存储器(如FLASH/EEPROM)并且有这种应用需求的集成电路设计,并可通过在所述非易失性存储器的特定区域里的特征值,实现对写操作的永久禁止。
本发明的技术方案包括:
一种对集成电路关闭内部功能的实现方法,其包括以下步骤:
A、在集成电路芯片工作模式下向其非易失存储器里的预定单元中,写入一个预先定义的特征值;
B、所述集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证所述非易失存储器预定单元中是/否是预定的特征值,以打开/关闭对应的模式。
所述的方法,其中,所述特征值存储于所述非易失存储器的NVR或OTP区域。
所述的方法,其中,所述集成电路芯片在所述步骤B中还包括步骤:
B1、在上电复位过程中,检测到所述非易失存储器的预定单元里的数据是第一模式的特征值,置该第一模式为有效;
B2、在所述集成电路芯片上电复位结束后,向所述非易失存储器预定单元中写第二模式的特征值;
B3、当所述集成电路芯片再次上电复位时,检测到所述非易失存储器预定单元中的第二模式特征值,所述集成电路芯片就工作在第二模式。
一种对集成电路关闭内部功能的实现方法,其包括以下步骤:
A、在集成电路芯片工作模式下向其非易失存储器里的预定单元中,写入一个预先定义的特征值;
C、所述集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证所述非易失存储器预定单元中是/否是预定的特征值,以打开/关闭对应的功能。
所述的方法,其中,所述步骤C还包括步骤:
C1、在上电复位过程中,检测到所述非易失存储器的预定单元里的数据非第一功能的特征值,置该第一功能为有效;
C2、在所述集成电路芯片上电复位结束后,向所述非易失存储器预定单元中写该第一功能的特征值;
C3、当所述集成电路芯片再次上电复位时,检测到所述非易失存储器预定单元中为该第一功能的特征值,所述集成电路芯片就关闭该第一功能。
所述的方法,其中,所述步骤C还包括以下步骤:
C4、在所述集成电路芯片上电复位结束后,向所述非易存储器预定单元中写标志该非易失存储器特征值区域本身的写功能的特征值;
C5、当所述集成电路芯片再次上电复位时,检测所述非易失存储器预定单元为对该非易失存储器特征值区域的写功能的特征值,所述集成电路芯片关闭对该预定单元的写功能。
本发明所提供的一种对集成电路关闭内部功能的实现方法,通过在存储区域内存储的特定特征值,实现在上电复位时的不同的功能的选择性关闭,从而增强了芯片的安全性,并且针对不同情形实现了集成电路的永久选择性设置。
附图说明
图1为本发明方法的分级复位过程的流程示意图;
图2为本发明方法的存储单元结构示意图;
图3为本发明方法的某功能关闭的设置流程示意图;
图4为本发明方法的模式转换功能的设置流程示意图;
图5为本发明方法的测试模式和工作模式的设置流程示意图。
具体实施方式
以下结合附图,将对本发明的技术方案做进一步详细说明。
本发明的对集成电路关闭内部功能的实现方法,适用于所有包含非易失存储器如FLASH/EEPROM并且有这种应用需求的集成电路设计中。本发明方法的技术核心有两点:第一,详细定义多种工作模式分别对应于“模式切换区域”里的哪个特征值,详细定义需要关闭的各功能对应的功能关闭特征值,确定各特征值在非易失存储器的对应存放的预定单元。第二,在上电复位过程中首先验证非易失存储器的“模式切换区域”里的特征值,以此决定芯片完全复位结束后工作在哪种模式,或关闭哪种功能。第三,如果所有特征值区域的写功能一旦被关闭,那么该芯片就永远不能再进行模式切换和功能开关。
本发明方法的主要操作步骤包括:在芯片工作模式下向非易失存储器里的特定单元中写入一个预先定义好的特征值,该预先定义的特征值只要不是非易失存储器测试用数值即可;集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证非易失存储器特定地址里是否是预定的特征值,并以此来决定打开/关闭对应的功能/模式。
所谓分级复位,是指将芯片外部复位信号或芯片内部上电标识,通过电路来控制芯片内部各个功能单元的复位顺序,从而达到控制内部电路的工作次序。对于本发明来说,就是特征值验证电路首先复位完毕,在数个时钟周期内产生既定的各功能电路的使能信号;在各功能电路的使能信号还没有产生之前,各功能电路是处于复位状态的,只有当特征值验证电路产生所有功能电路的使能信号后,才控制各功能电路由复位状态进入工作模式,此时某些功能/模式已经被打开或关闭。
如图1所示的,本发明方法的分级复位过程中,在系统上电/复位阶段之后,进入芯片上电/复位阶段,然后是特征值验证阶段,之后才会进入芯片工作模式。
本发明方法的所述特征值是需要在芯片设计阶段就应该定义好的,通常可以存放于除程序存储区外的其他任何存储位置,比如非易失存储器的NVR或OTP区域。
另外,如果在存储器测试结束之前将所有存储器空间都擦除一遍,对特征值的定义只要不是所有数据位都是高就可以了,因为通常存储器空间擦除后,数据缺省为高。如果在存储器测试结束之前不能保证所有存储器空间都擦除一遍,就要要求保证该特征值不是存储器测试时可能用到的数据。否则,有可能出现本来不期望关闭的功能也被不小心永远关闭的情况,因为永远无法再对非易失存储器进行写操作。
如图2所示的,存储器中的A块区域为非易失存储器的NVR/OTP区域,其功能特征值空间一旦经验证模块验证通过,该地址空间就会被禁止再次写操作;B区域为模式特征值空间,即使模式特征值验证通过,该地址空间的写操作也不会被禁止。C块区域为普通数据的存储区域。
总之,一旦特征值是存放于非易失存储器里,即使芯片下电数据也不会丢失,以后芯片的每次上电都首先进行特征值验证,以此决定打开或关闭哪些功能/模式,芯片才能进入工作模式,也就是说通过存储的特征值可将对应的特定功能永久关闭。
以下,以关闭Function_x功能为例说明:
其中,Function_x_enable信号既是Function_x功能使能,又是对非易失性存储器地址Addr_x的编程使能信号。对该功能的关闭设置步骤如下,如图3所示:
A、芯片上电复位时,检测到非易失存储器地址Addr_x里的数据不是Data_x,置Function_x_enable为有效。芯片上电复位结束后(Function_x功能是有效的,并且尚未失去对非易失性存储地址Addr_x的编程能力),向非易失存储器地址Addr_x里写数据Data_x。
B、当芯片再次上电复位时,检测到非易失存储器地址Addr_x里的数据是特征值Data_x,则置Function_x功能使能信号Function_x_enable为无效,这样芯片上电复位结束后芯片的Function_x功能和对非易失性存储地址Addr_x的编程操作就被禁止了。
注意:该特征值必须区别于非易失存储器测试时常用的测试用例数据,保证该数据不会在对非易失存储器测试时用到。
以下以第一模式Mode_A到第二模式Mode_B模式切换为例,说明本发明方法的另一具体实施例:
A1、芯片上电复位时,检测到非易失存储器预定单元地址Addr_mode里的数据是第一模式Mode_A的第一特征值Data_A,置Mode_A_enable为有效,芯片上电复位结束后(处于Mode_A工作模式),向非易失存储器预定单元地址Addr_mode里写数据第二模式Mode_B的第二特征值Data_B。
B1、当芯片再次上电复位时,检测到非易失存储器地址Addr_x里的数据是第二特征值Data_B,芯片就工作在Mode_B模式了。
需说明的是,上述Mode_A和Mode_B指的是芯片为适应不同要求,在上电复位时即对不同的功能做取舍,关闭或开放,从而可以适应于不同的环境要求下的工作要求。
应当注意的是:如果经过验证是既定的模式选择特征值,芯片进入工作模式后,不必且不能禁止功能特征值区域的写操作,否则就无法切换模式了。如果需要关闭这种模式选择功能,需要另外设置一个功能开关特征值,以便关闭该模式切换功能,在此种情况下,本发明的芯片就可成为固定的各种型号,以供不同情况下的使用。
下面描述了一种可行的解决方案,如图5所示,包括芯片的测试模式和工作模式的切换过程,以及FLASH Promgram和RSA加密功能被永久关闭的操作过程。
第一阶段,FLASH Promgram功能:
FLASH还没有写入特征值,芯片上电默认情况下,FLASH_PM_EN是有效的,这个时候可以进行FLASH测试和数据下载。
第二阶段,芯片测试:
通过FLASH编程电路向B区域里写入模式切换特征值8’h42,当再次上电时,特征值验证电路首先读取FLASH里的各个特征值,这时会将TEST_EN信号置为有效,Founction_rests变高时,芯片进入TEST模式。
第三阶段,切换到工作模式:
通过FLASH编程电路向预定单元B区域里写入模式切换特征值8’h43,当再次上电时,特征值验证电路首先读取FLASH里的各个特征值,这时会将TEST_EN信号置为有效,Founction_rests变高时,芯片进入工作模式。
第四阶段,关闭RSA加密功能:
通过FLASH编程电路向预定单元A1里写入RSA功能特征值8’hd1,当再次上电时,特征值验证电路首先读取FLASH里的各个特征值,这是会将RSA_EN置为无效,Founction_rests变高时,RSA加密功能就被关闭。
第五阶段,关闭FLASH Promgram功能:
通过FLASH编程电路向预定单元An里写入FLASH Promgram功能特征值8’hd3,当再次上电时,特征值验证电路首先读取FLASH里的各个特征值,这是会将FLASH_PM_EN置为无效,Founction_rests变高时,FLASHPromgram功能。
因此,本发明方法通过设置在非易失存储器中的预定单元中的特征值,实现了对集成电路的模式切换以及功能是否有效两种类型的设置,并且可以结合使用,灵活设置,其实现简单方便。
应当理解的是,上述针对具体实施例的描述较为详细,但不能因此而认为是对本发明专利保护范围的限制,本发明的专利保护范围应以所附权利要求为准。

Claims (6)

1、一种对集成电路关闭内部功能的实现方法,其包括以下步骤:
A、在集成电路芯片工作模式下向其非易失存储器里的预定单元中,写入一个预先定义的特征值;
B、所述集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证所述非易失存储器预定单元中是/否是预定的特征值,以打开/关闭对应的模式。
2、根据权利要求1所述的方法,其特征在于,所述特征值存储于所述非易失存储器的NVR或OTP区域。
3、根据权利要求1所述的方法,其特征在于,所述集成电路芯片在所述步骤B中还包括步骤:
B1、在上电复位过程中,检测到所述非易失存储器的预定单元里的数据是第一模式的特征值,置该第一模式为有效;
B2、在所述集成电路芯片上电复位结束后,向所述非易失存储器预定单元中写第二模式的特征值;
B3、当所述集成电路芯片再次上电复位时,检测到所述非易失存储器预定单元中的第二模式特征值,所述集成电路芯片就工作在第二模式。
4、一种对集成电路关闭内部功能的实现方法,其包括以下步骤:
A、在集成电路芯片工作模式下向其非易失存储器里的预定单元中,写入一个预先定义的特征值;
C、所述集成电路内部相关功能电路采用分级复位,在分级复位的过程中强制逐个验证所述非易失存储器预定单元中是/否是预定的特征值,以打开/关闭对应的功能。
5、根据权利要求4所述的方法,其特征在于,所述步骤C还包括步骤:
C1、在上电复位过程中,检测到所述非易失存储器的预定单元里的数据非第一功能的特征值,置该第一功能为有效;
C2、在所述集成电路芯片上电复位结束后,向所述非易失存储器预定单元中写该第一功能的特征值;
C3、当所述集成电路芯片再次上电复位时,检测到所述非易失存储器预定单元中为该第一功能的特征值,所述集成电路芯片就关闭该第一功能。
6、根据权利要求4所述的方法,其特征在于,所述步骤C还包括以下步骤:
C4、在所述集成电路芯片上电复位结束后,向所述非易存储器预定单元中写标志该非易失存储器特征值区域本身的写功能的特征值;
C5、当所述集成电路芯片再次上电复位时,检测所述非易失存储器预定单元为对该非易失存储器特征值区域的写功能的特征值,所述集成电路芯片关闭对该预定单元的写功能。
CNB2006100623667A 2006-08-30 2006-08-30 一种对集成电路关闭内部功能的实现方法 Active CN100470680C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2006100623667A CN100470680C (zh) 2006-08-30 2006-08-30 一种对集成电路关闭内部功能的实现方法
PCT/CN2007/002416 WO2008028401A1 (en) 2006-08-30 2007-08-13 Device and method for closing internal modes/functions of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100623667A CN100470680C (zh) 2006-08-30 2006-08-30 一种对集成电路关闭内部功能的实现方法

Publications (2)

Publication Number Publication Date
CN1937084A true CN1937084A (zh) 2007-03-28
CN100470680C CN100470680C (zh) 2009-03-18

Family

ID=37954525

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100623667A Active CN100470680C (zh) 2006-08-30 2006-08-30 一种对集成电路关闭内部功能的实现方法

Country Status (2)

Country Link
CN (1) CN100470680C (zh)
WO (1) WO2008028401A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243677A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd 半導体記憶装置とメモリ装置及びその品種設定方法
US5432741A (en) * 1994-03-17 1995-07-11 Texas Instruments Incorporated Circuit for permanently disabling EEPROM programming
US6774668B1 (en) * 2003-01-08 2004-08-10 Xilinx Inc. Apparatus and method for preinitializing logic function
AU2003304654A1 (en) * 2003-10-16 2005-05-26 Stmicroelectronics Limited Security integrated circuit
GB0426005D0 (en) * 2004-11-26 2004-12-29 Koninkl Philips Electronics Nv Sram test method and sram test arrangement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法
CN103593626B (zh) * 2013-11-11 2017-02-01 杭州晟元数据安全技术股份有限公司 一种芯片测试模式和调试模式的保护方法

Also Published As

Publication number Publication date
CN100470680C (zh) 2009-03-18
WO2008028401A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
CN101243451B (zh) 保护嵌入式存储器的访问的方法和装置
US6947323B2 (en) Chip protection register unlocking
US8095834B2 (en) Macro and command execution from memory array
KR100285063B1 (ko) 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
CN101243453B (zh) 控制内置存储器访问的方法和设备
US20080031061A1 (en) System and method for initiating a bad block disable process in a non-volatile memory
CN103187095A (zh) efuse模块的控制方法及带efuse模块的芯片
JP2000268584A (ja) 不揮発性半導体記憶装置およびその製造方法
JP7279258B2 (ja) 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス
JP5730034B2 (ja) 半導体装置
CN100470680C (zh) 一种对集成电路关闭内部功能的实现方法
US7046536B2 (en) Programable identification circuitry
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
US7890721B2 (en) Implementation of integrated status of a protection register word in a protection register array
US11942161B2 (en) Secure memory device and erase method thereof
JP2003203012A (ja) マイクロコンピュータ装置
WO2001059571A2 (en) Command-driven test modes
US9891654B2 (en) Secure clock switch circuit
KR100388219B1 (ko) 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
JP3702016B2 (ja) 不揮発性メモリ内蔵マイクロコンピュータ
JP2008276894A (ja) 半導体集積回路のテスト回路およびテスト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract

Assignee: Zhaori Science and Technology Co., Ltd., Beijing

Assignor: Zhaori Technology Co., Ltd., Beijing

Contract fulfillment period: 2008.2.28 to 2026.8.30 contract change

Contract record no.: 2008990000103

Denomination of invention: Method for realizing closing internal function of integrated circuit

Granted publication date: Wei Shouquan

License type: Exclusive license

Record date: 2008.5.23

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 2008.2.28 TO 2026.8.30

Name of requester: ZHAORI SCIENCE AND TECHNOLOGY CO. LTD., BEIJING

Effective date: 20080523

ASS Succession or assignment of patent right

Owner name: ZHAORI SCIENCE AND TECHNOLOGY CO. LTD., BEIJING

Free format text: FORMER OWNER: ZHAORI TECHNOLOGY CO., LTD., BEIJING

Effective date: 20080718

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080718

Address after: Beijing City, Haidian District Zhichun Road Jinqiu International Building No. 6 B block 4 layer encoding post: 100088

Applicant after: Zhaori Science and Technology Co., Ltd., Beijing

Address before: Beijing City, Haidian District Zhichun Road Jinqiu International Building No. 6 B block 4 layer encoding post: 100088

Applicant before: Zhaori Technology Co., Ltd., Beijing

C14 Grant of patent or utility model
GR01 Patent grant