CN106526454A - 一种基于ate的fpga配置芯片的测试方法 - Google Patents

一种基于ate的fpga配置芯片的测试方法 Download PDF

Info

Publication number
CN106526454A
CN106526454A CN201611042197.0A CN201611042197A CN106526454A CN 106526454 A CN106526454 A CN 106526454A CN 201611042197 A CN201611042197 A CN 201611042197A CN 106526454 A CN106526454 A CN 106526454A
Authority
CN
China
Prior art keywords
chip
checking
write
read
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611042197.0A
Other languages
English (en)
Inventor
刘大鹏
徐导进
王华铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI INSTITUTE OF AEROSPACE INFORMATION
Shanghai Academy of Spaceflight Technology SAST
Original Assignee
SHANGHAI INSTITUTE OF AEROSPACE INFORMATION
Shanghai Academy of Spaceflight Technology SAST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI INSTITUTE OF AEROSPACE INFORMATION, Shanghai Academy of Spaceflight Technology SAST filed Critical SHANGHAI INSTITUTE OF AEROSPACE INFORMATION
Priority to CN201611042197.0A priority Critical patent/CN106526454A/zh
Publication of CN106526454A publication Critical patent/CN106526454A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。本发明提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。

Description

一种基于ATE的FPGA配置芯片的测试方法
技术领域
本发明涉及集成电路测试技术领域，特别涉及一种基于ATE的FPGA配置芯片的测试方法。
背景技术
EPCS16SI8N是ALTERA公司的一款大容量、串口FPGA配置芯片，总容量为16Mbit，一共包含32个sector，每个sector包含256个page，每个page包含256个Bytes，电压工作范围为2.7V至3.6V，最大工作电流15mA，最大静态电流50uA，最大工作频率25MHz，封装形式为SOIC-8。
存储器测试通常是建立在存储单元的故障模型上，常见的故障模型主要有（1）基于固定单元的故障模型；（2）基于桥接缺陷的存储器测试故障模型；（3）基于关联缺陷的存储器测试故障模型；（4）译码故障模型；（5）数据保存故障模型等。这些故障模型表现出的故障模式主要有：（1）固定为“1”/“0”的硬失效或软实效；（2）开路或短路故障；（3）地址译码器故障；（4）多重写数：当向某存储单元写数时，该数据同时写入很多单元；（5）图形敏感性故障：在某些测试图形时，存储器不能可靠工作；（6）再生失效：在规定的最小再生周期内存储器存储数据丢失。在对存储器进行测试时，主要通过针对以上故障模型编写不同的测试图形对以上故障模式进行测试。T5385ES是在全球占有绝对优势和领导地位的存储器测试厂商日本爱德万公司设计生产的超大规模集成电路（简称VLSI）存储器测试系统，T5385ES具有丰富、强大的测试资源，可以用来满足新一代VLSI存储产品的测试需求，在T5385ES上开发EPCS16SI8N的测试程序并编写相关测试图形，可以较好的满足测试要求。在以往的存储器测试中，存储器多为并行器件，数据和地址大多都是以并行的方式输入、输出，而EPCS16SI8N芯片为串行器件，地址和数据均从器件的ASDI引脚输入，从DATA引脚读出。在写入方式上，EPCS16SI8N一次最多只能写入256个字节的数据，不能跨page写数据。在读取方式上，EPCS16SI8N具有read和fast read两种模式。这些与一般存储器的不同，使得EPCS16SI8N的编程具有一定的特殊性和困难性。
发明内容
本发明的目的在于提供一种基于ATE的FPGA配置芯片的测试方法，以解决EPCS16SI8N芯片为串行器件如何编写专用的测试图像完成对EPCS16SI8N芯片测试的问题。
为了解决上述技术问题，本发明的技术方案是：一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。
进一步地，进行全芯片的擦除与验证时，调用全芯片擦除图形erase_bulk.pat，对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。
进一步地，进行单个扇区的擦除与验证时，对器件内部的第二个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形read_erase_ sector2.pat，对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。
进一步地，进行写状态寄存器验证时，调用写状态寄存器图形write_status.pat，向EPCS16SI8N的状态寄存器中写入“00000010”，然后读状态寄存器，判断写状态寄存器是否成功。
进一步地，进行读芯片ID验证时，调用读ID图形read_id_operation.pat，读取芯片ID，判断读芯片ID是否成功。
进一步地，全芯片存储单元的读写功能验证包括写全“0”读全“0”验证、写全“1”读全“1”验证、写“55”读“55”验证、写“AA”读“AA”验证、快速读全“0”验证、快速读“55”验证、快速读全“0”验证、快速读“55”验证、棋盘格图形验证。
进一步地，全芯片存储单元的读写功能验证依次调用测试图形，先向全芯片存储单元写入数据，然后给出期望读出的数据，以此验证EPCS16SI8N全芯片存储单元的读写功能。
进一步地，EPCS16SI8N有七种保护模式，按照写保护的区域，分别为：None、Upper32nd、Upper sixteenth、Upper eighth、Upper quarter、Upper half、ALL sectors。
进一步地，依次调用测试图形，对EPCS16SI8N的七种保护模式进行验证。
进一步地，对EPCS16SI8N的直流参数进行验证：输出高电平电压VOH、输出低电平电压VOL、输入漏电流II、输出高阻态电流IOZ、静态电源电流ICC0、工作电源电流ICC1。
进一步地，对EPCS16SI8N的交流参数进行验证：片选建立时间TNCSSU、片选保持时间TNCSH、数据建立时间TDSU、数据保持时间TDH、nCS上升沿到读取禁止时间TODIS、时钟下降沿到数据读取时间TNCLK2D。
本发明提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。
具体实施方式
以下通过具体实施例对本发明提出的基于ATE的FPGA配置芯片的测试方法作进一步详细说明。根据下面说明权利要求书，本发明的优点和特征将更清楚。
本发明的核心思想在于，本发明提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。
本发明提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。
针对全芯片的擦除与验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用全芯片擦除图形（erase_bulk.pat），对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。
针对单个扇区的擦除与验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用单扇区擦除图形（erase_sector.pat），对器件内部的第2个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形（read_ erase_ sector2.pat），对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。
针对写状态寄存器验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用写状态寄存器图形（write_status.pat），向EPCS16SI8N的状态寄存器中写入“00000010”，然后读状态寄存器，判断写状态寄存器是否成功。
针对读芯片ID验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用读ID图形（read_id_operation.pat），读取芯片ID（期望值：00010100），判断读芯片ID是否成功。
针对全芯片存储单元的读写功能验证，具体包括写全“0”读全“0”验证、写全“1”读全“1”验证、写“55”读“55”验证、写“AA”读“AA”验证、快速读全“0”验证、快速读“55”验证、快速读全“0”验证、快速读“55”验证、棋盘格图形验证。分别设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。依次调用测试图形，先向全芯片存储单元写入数据，然后给出期望读出的数据，以此验证EPCS16SI8N全芯片存储单元的读写功能。
针对写保护验证，EPCS16SI8N有七种保护模式，按照写保护的区域，分别为：None、Upper 32nd（Sector 31）、Upper sixteenth（two sectors：30 and 31）、Upper eighth（four sectors：28 to31）、Upper quarter（eight sectors：24 to31）、Upper half（sixteen sectors：16 to31）、ALL sectors（32 sector：0 to 31）。分别设定器件的工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。依次调用测试图形，对EPCS16SI8N的七种保护模式进行验证。
针对直流参数验证，按照器件资料的要求，分别设定器件的工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，依次调用相关直流参数测试图形，对EPCS16SI8N的直流参数进行验证。具体包括：输出高电平电压VOH、输出低电平电压VOL、输入漏电流II、输出高阻态电流IOZ、静态电源电流ICC0、工作电源电流ICC1。
针对交流参数验证，按照器件资料的要求，分别设定器件的工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，依次调用相关交流参数测试图形，对EPCS16SI8N的交流参数进行验证。具体包括：片选建立时间TNCSSU、片选保持时间TNCSH、数据建立时间TDSU、数据保持时间TDH、nCS上升沿到读取禁止时间TODIS、时钟下降沿到数据读取时间TNCLK2D。
在本发明实施例中，所编写的测试图形主要包括：全芯片擦除图形（erase_bulk.pat）、扇区擦除图形（erase_sector.pat）、写状态寄存器图形（write_status.pat）、读ID图形（read_id_operation.pat）、写全“0”读全“0”图形（writeall_00h_readall_00h.pat）、写全“1”读全“1”图形（writeall_ffh_readall_ffh.pat）、写“55”读“55”图形（writeall_55h_readall_55h.pat）、写“AA”读“AA”图形（writeall_aah_readall_aah.pat）、快速读全“0”图形（fastreadall_00h.pat）、快速读“55”图形（writeall_55h_fastreadall_55h.pat）、棋盘格图形（checkboard.pat）和写保护图形等。
通过在测试程序中调用以上测试图形，实现以下测试目标：（1）全芯片的擦除与验证、（2）单个sector的擦除与验证、（3）写状态寄存器验证、（4）读芯片ID验证、（5）全芯片存储单元的写全“0”读全“0”验证、写全“1”读全“1”验证、写“55”读“55”验证、写“AA”读“AA”验证、快速读全“0”验证、快速读“55”验证、棋盘格图形验证、（6）写保护验证。
除此之外，本发明实施例还将对EPCS16SI8N的连接性、直流参数和部分交流参数进行验证。
显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：
设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。
2.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行全芯片的擦除与验证时，调用全芯片擦除图形erase_bulk.pat，对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。
3. 如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行单个扇区的擦除与验证时，对器件内部的第二个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形read_ erase_ sector2.pat，对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。
4.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行写状态寄存器验证时，调用写状态寄存器图形write_status.pat，向EPCS16SI8N的状态寄存器中写入“00000010”，然后读状态寄存器，判断写状态寄存器是否成功。
5.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行读芯片ID验证时，调用读ID图形read_id_operation.pat，读取芯片ID，判断读芯片ID是否成功。
6. 如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，全芯片存储单元的读写功能验证包括写全“0”读全“0”验证、写全“1”读全“1”验证、写“55”读“55”验证、写“AA”读“AA” 验证、快速读全“0”验证、快速读“55”验证、快速读全“0”验证、快速读“55”验证、棋盘格图形验证。
7.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，全芯片存储单元的读写功能验证依次调用测试图形，先向全芯片存储单元写入数据，然后给出期望读出的数据，以此验证EPCS16SI8N全芯片存储单元的读写功能。
8. 如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，EPCS16SI8N有七种保护模式，按照写保护的区域，分别为：None、Upper 32nd、Upper sixteenth、Uppereighth、Upper quarter、Upper half、ALL sectors。
9.如权利要求8所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，依次调用测试图形，对EPCS16SI8N的七种保护模式进行验证。
10.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，对EPCS16SI8N的直流参数进行验证：输出高电平电压VOH、输出低电平电压VOL、输入漏电流II、输出高阻态电流IOZ、静态电源电流ICC0、工作电源电流ICC1。
11.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，对EPCS16SI8N的交流参数进行验证：片选建立时间TNCSSU、片选保持时间TNCSH、数据建立时间TDSU、数据保持时间TDH、nCS上升沿到读取禁止时间TODIS、时钟下降沿到数据读取时间TNCLK2D。
CN201611042197.0A 2016-11-24 2016-11-24 一种基于ate的fpga配置芯片的测试方法 Pending CN106526454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611042197.0A CN106526454A (zh) 2016-11-24 2016-11-24 一种基于ate的fpga配置芯片的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611042197.0A CN106526454A (zh) 2016-11-24 2016-11-24 一种基于ate的fpga配置芯片的测试方法

Publications (1)

Publication Number Publication Date
CN106526454A true CN106526454A (zh) 2017-03-22

Family

ID=58356446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611042197.0A Pending CN106526454A (zh) 2016-11-24 2016-11-24 一种基于ate的fpga配置芯片的测试方法

Country Status (1)

Country Link
CN (1) CN106526454A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络（苏州）有限公司 一种芯片的寄存器访问功能的验证方法及其装置
CN108519530A (zh) * 2018-04-27 2018-09-11 国网江苏省电力有限公司电力科学研究院 一种基于广域信息同步的特高压直流保护功能测试方法
CN109283451A (zh) * 2018-09-18 2019-01-29 电子科技大学 一种集成电路良品检测系统及方法
CN109541445A (zh) * 2018-12-26 2019-03-29 中核控制系统工程有限公司 一种fpga芯片功能测试装置及方法
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN113098632A (zh) * 2021-04-27 2021-07-09 浙江杭可仪器有限公司 一种通信芯片的检测方法
CN113189479A (zh) * 2021-06-28 2021-07-30 杭州加速科技有限公司 一种提升ate芯片测试速度的方法、装置及测试系统
CN114220472A (zh) * 2021-12-15 2022-03-22 华进半导体封装先导技术研发中心有限公司 一种基于SOC通用测试平台的Nand Flash测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788646A (zh) * 2010-03-12 2010-07-28 上海华岭集成电路技术有限责任公司 Fpga配置器件的ate测试方法
CN103700407A (zh) * 2013-12-14 2014-04-02 中国航空工业集团公司第六三一研究所 一种基于航空应用的国产化存储器应用验证方法
CN103744009A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 一种串行传输芯片测试方法、系统及集成芯片
US20140236524A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a fpga block
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN105551528A (zh) * 2015-12-10 2016-05-04 上海精密计量测试研究所 基于ATE的高速大容量多芯片Flash模块的测试装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788646A (zh) * 2010-03-12 2010-07-28 上海华岭集成电路技术有限责任公司 Fpga配置器件的ate测试方法
US20140236524A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a fpga block
CN103700407A (zh) * 2013-12-14 2014-04-02 中国航空工业集团公司第六三一研究所 一种基于航空应用的国产化存储器应用验证方法
CN103744009A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 一种串行传输芯片测试方法、系统及集成芯片
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN105551528A (zh) * 2015-12-10 2016-05-04 上海精密计量测试研究所 基于ATE的高速大容量多芯片Flash模块的测试装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALTERA CORPORATION: "Serial Configuration (EPCS) Devices Datasheet", 《ALTERA中国官网》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络（苏州）有限公司 一种芯片的寄存器访问功能的验证方法及其装置
CN108519530A (zh) * 2018-04-27 2018-09-11 国网江苏省电力有限公司电力科学研究院 一种基于广域信息同步的特高压直流保护功能测试方法
CN109283451A (zh) * 2018-09-18 2019-01-29 电子科技大学 一种集成电路良品检测系统及方法
CN109283451B (zh) * 2018-09-18 2020-12-29 电子科技大学 一种集成电路良品检测系统及方法
CN109541445A (zh) * 2018-12-26 2019-03-29 中核控制系统工程有限公司 一种fpga芯片功能测试装置及方法
CN112182586A (zh) * 2020-09-29 2021-01-05 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN112182586B (zh) * 2020-09-29 2024-02-13 中电海康无锡科技有限公司 一种mcu读写保护的测试方法、装置及系统
CN113098632A (zh) * 2021-04-27 2021-07-09 浙江杭可仪器有限公司 一种通信芯片的检测方法
CN113098632B (zh) * 2021-04-27 2022-05-27 浙江杭可仪器有限公司 一种通信芯片的检测方法
CN113189479A (zh) * 2021-06-28 2021-07-30 杭州加速科技有限公司 一种提升ate芯片测试速度的方法、装置及测试系统
CN114220472A (zh) * 2021-12-15 2022-03-22 华进半导体封装先导技术研发中心有限公司 一种基于SOC通用测试平台的Nand Flash测试方法

Similar Documents

Publication Publication Date Title
CN106526454A (zh) 一种基于ate的fpga配置芯片的测试方法
KR100328615B1 (ko) 메모리 시험장치
EP1453062B1 (en) Built-in testing methodology in flash memory
US6640321B1 (en) Built-in self-repair of semiconductor memory with redundant row testing using background pattern
CN103593626B (zh) 一种芯片测试模式和调试模式的保护方法
Yeh et al. Flash memory built-in self-test using march-like algorithms
CN106847343A (zh) 基于自动测试设备的mram存储器的测试方法
CN105006253B (zh) 一种闪存芯片数据保留性检查方法及系统
CN105760268A (zh) 一种片上随机存取存储器内建自测试方法和装置
KR20080104837A (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
US20050166111A1 (en) Memory built-in self test circuit with full error mapping capability
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN110111832A (zh) 半导体存储器装置及其操作方法
CN105551528A (zh) 基于ATE的高速大容量多芯片Flash模块的测试装置及方法
CN100368818C (zh) 一种芯片内建电可擦除存储器的测试模块及其测试方法
CN103310849B (zh) 测试电路、存储器系统以及存储器系统的测试方法
JP4229715B2 (ja) テスト回路及び半導体装置
CN112530508B (zh) 一种nand flash存储器并行测试及坏块回写方法
CN110383384A (zh) 存储器装置和用于操作或测试存储器装置的方法
CN101174472B (zh) 缺陷存储单元的筛选方法
Martirosyan et al. An efficient fault detection and diagnosis methodology for volatile and non-volatile memories
CN109215724A (zh) 存储器自动检测和修复的方法及装置
JPH0210598A (ja) 記憶装置
US6449740B1 (en) Conductive paths controllably coupling pad groups arranged along one edge to CPU and to EEPROM in test mode
WO2001043141A1 (fr) Dispositif d'essai pour memoire a semi-conducteurs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170322

RJ01 Rejection of invention patent application after publication