KR20080104837A - 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법 - Google Patents

플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법 Download PDF

Info

Publication number
KR20080104837A
KR20080104837A KR1020070052194A KR20070052194A KR20080104837A KR 20080104837 A KR20080104837 A KR 20080104837A KR 1020070052194 A KR1020070052194 A KR 1020070052194A KR 20070052194 A KR20070052194 A KR 20070052194A KR 20080104837 A KR20080104837 A KR 20080104837A
Authority
KR
South Korea
Prior art keywords
storing
memory device
flash memory
data
configuration data
Prior art date
Application number
KR1020070052194A
Other languages
English (en)
Other versions
KR100935889B1 (ko
Inventor
강상구
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070052194A priority Critical patent/KR100935889B1/ko
Priority to US12/052,935 priority patent/US20080298128A1/en
Publication of KR20080104837A publication Critical patent/KR20080104837A/ko
Application granted granted Critical
Publication of KR100935889B1 publication Critical patent/KR100935889B1/ko
Priority to US13/198,241 priority patent/US8520434B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Read Only Memory (AREA)

Abstract

플래시 메모리 장치에서의 E-Fuse 데이터 저장 방법이 개시된다. 본 발명의 실시예에 따른 플래시 메모리 장치에서의 설정 데이터 저장 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서, 상기 설정 데이터를 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장하는 단계를 구비한다. 본 발명에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 저장 방법은 신뢰성있는 E-Fuse 데이터를 독출함으로써, 반도체 메모리 장치의 동작 환경을 보다 정확하게 설정할 수 있는 장점이 있다.

Description

플래시 메모리 장치에서의 Ｅ - ＦＵＳＥ 데이터 저장 방법{Method for storing E-Fuse data in flash memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2는 E-Fuse 데이터를 이용한 플래시 메모리 장치의 동작 환경 설정 동작을 설명하기 위한 블럭도이다.
도 3은 도 2의 E-Fuse 데이터의 구조를 개략적으로 나타내는 도면이다.
도 4 내지 도 6은 본 발명의 제 1 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
도 7 내지 도 9는 본 발명의 제 2 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
도 10 내지 도 12는 본 발명의 제 3 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
**도면의 주요부분에 대한 부호의 설명**
WL : 워드 라인 BL : 비트 라인
ST1, ST2 : 선택용 트랜지스터 M : 메모리 셀
VSS : 접지 전압
EDTA : E-Fuse 데이터 ST[] : 스트링
본 발명은 플래시 메모리 장치에 관한 것으로서, 특히 E-Fuse(Electrical Fuse) 형태로 저장되는 플래시 메모리 장치의 설정 데이터의 신뢰성을 향상시킬 수 있는 E-Fuse 데이터 저장 방법에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모 리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다.
일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도 1에는, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 1 번의 프로그램 동작에서 일정한 개수의 메모리 셀에 대하여 프로그램 동작이 수행된다.
일반적으로 메모리 동작에 필요한 각종 정보가 메모리 장치 내에 구비되어야 하는데, E-Fuse(Electrical Fuse)란 기존에 사용하던 레이저 퓨즈(laser fuse) 대신에 메모리 셀에 각종 정보를 저장해 놓고, 이 정보를 메모리 칩이 동작할 때에 읽어들여 해당하는 스위치를 온/오프 시켜서 정보를 전달하는 방식을 일컫는다. E-Fuse 형태로 저장하는 정보에는, 칩 동작을 위한 DC 트림(DC trim) 정보, 옵션(option) 정보, 리페어(repair) 및 배드 블록(bad block) 정보 등이 있는데, 이러한 칩 동작을 위해 필요한 정보는 사전에 메모리 셀의 특정 영역에 대한 테스트 단계에서 저장되게 된다.
상기와 같은 정보는 메모리 칩에 파워가 인가되면 데이터 리드(read) 과정을 거쳐서 칩 내의 래치(latch)에 저장되고, 상기 저장된 정보를 이용하여 해당 스위치를 온/오프 시키게 된다. 메모리 동작에 필요한 정보를 이용하여 각종 DC 레벨값을 셋팅하게 되고, 결함 칼럼(column defect) 및 결함 블록(block defect)을 리페어하게 된다.
그런데, 이러한 E-Fuse 형태로 저장되는 설정 데이터(이하 "E-Fuse 데이터"라 한다)의 신뢰성에 문제가 있다. 왜냐하면, E-Fuse 데이터는 DC 트림 정보를 이용할 수 없고, 디폴트(default)로 설정된 DC 레벨(level)을 이용하여 읽혀지기 때문이다. 디폴트로 설정된 DC 레벨은 공정 등의 산포에 의해 변할 수 있어, E-Fuse 데이터가 잘못 읽혀질 수 있다. 또한, 반복적으로 수행되는 E-Fuse 데이터의 리드에 의해 발생할 수 있는 리드 디스터브(read disturb) 및 커플링(coupling)에 의해, E-Fuse 데이터가 잘못 읽혀질 수 있다.
이렇듯, 메모리 동작에 관련된 E-Fuse 데이터를 리드하는 경우에, 메모리 장 치의 동작 환경의 변화 등에 의해 에러가 발생할 수 있으므로, E-Fuse 데이터의 독출 동작의 신뢰성의 확보가 문제시 된다.
본 발명이 이루고자하는 기술적 과제는 메모리 셀 어레이에 저장된 E-Fuse 데이터를 독출함에 있어서 그 신뢰성을 향상시킬 수 있는 플래시 메모리 장치의 E-Fuse 데이터 저장 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 장치에서의 설정 데이터 저장 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서, 상기 설정 데이터를 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장하는 단계를 구비한다.
바람직하게는, 상기 설정 데이터는, 상기 플래시 메모리 장치의 동작을 위한 DC 트림(trim) 정보, 옵션(option) 정보, 리페어(repair) 정보 및 배드 블럭(bad block) 정보를 포함할 수 있다.
바람직하게는, 상기 설정 데이터의 각 비트(bit) 값들은 대응되는 각 스트링의 하나의 메모리 셀에 저장될 수 있다. 이때, 상기 설정 데이터는, 하나의 워드 라인에 연결되는 메모리 셀들에 연속적으로 저장될 수 있다. 또는 상기 설정 데이터는, 하나의 워드 라인에 연결되는 모든 메모리 셀들에 연속적으로 저장될 수 있다.
바람직하게는, 상기 설정 데이터의 각 비트(bit) 값들은, 대응되는 각 스트링의 복수개의 메모리 셀에 저장될 수 있다. 이때, 상기 설정 데이터는 복수개의 워드 라인들에 연결되는 메모리 셀들에 연속적으로 저장될 수 있다. 또는, 상기 설정 데이터는 복수개의 워드 라인들에 연결되는 모든 메모리 셀들에 연속적으로 저장될 수 있다.
바람직하게는, 상기 워드 라인들은 연속하여 위치할 수 있다. 또는, 상기 워드 라인들은 이격적으로 위치할 수 있다.
바람직하게는, 상기 E-Fuse 블럭은 상기 설정 데이터를 저장하는 제 1 영역 및 상기 설정 데이터를 저장하지 아니하는 제 2 영역을 구비할 수 있다. 이때, 상기 제 1 영역은 저장되는 비트 값에 따라 제 1 상태 또는 제 2 상태를 갖을 수 있고, 상기 제 2 영역은 상기 제 1 상태를 갖을 수 있다. 이때, 상기 제 1 상태는 이레이즈 상태(earse state)일 수 있고, 상기 제 2 상태는 프로그램 상태(program state)일 수 있다.
바람직하게는, 상기 스트링들은 각각, 연결된 32개의 메모리 셀들을 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 플래시 메모리 장치에서의 설정 데이터 저장 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서, 상기 설정 데이터를 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장하되, 임의의 워드 라인에 연 결된 메모리 셀들 중 인접하여 위치하는 메모리 셀들에 연속하여 저장하지 아니하는 단계를 구비한다.
바람직하게는, 상기 설정 데이터의 각 비트(bit) 값들은, 대응되는 각 스트링의 하나의 메모리 셀에 저장될 수 있다. 이때, 상기 설정 데이터는 제 1 워드 라인 및 제 2 워드 라인에 지그-재그(zig-zag)로 저장될 수 있다. 이때, 상기 제 1 워드 라인 및 상기 제 2 워드 라인은 인접하여 위치할 수 있다. 또는, 상기 제 1 워드 라인 및 상기 제 2 워드 라인은 이격적으로 위치할 수 있다.
바람직하게는, 상기 설정 데이터의 각 비트(bit) 값들은 대응되는 각 스트링의 복수개의 메모리 셀에 저장될 수 있다. 이때, 상기 설정 데이터는 제 1 워드 라인 그룹 및 제 2 워드 라인 그룹에 지그-재그(zig-zag)로 저장될 수 있다. 이때, 상기 제 1 워드 라인 그룹 및 상기 제 2 워드 라인 그룹은 인접하여 위치할 수 있다. 또는, 상기 제 1 워드 라인 그룹 및 상기 제 2 워드 라인 그룹은 이격적으로 위치할 수 있다.
바람직하게는, 상기 하나의 비트 값을 저장하는 복수개의 메모리 셀들은, 대응되는 스트링 상에 연속하여 위치할 수 있다. 바람직하게는, 상기 하나의 비트 값을 저장하는 복수개의 메모리 셀들은, 대응되는 스트링 상에 이격적으로 위치할 수 있다.
바람직하게는, 상기 E-Fuse 블럭의 메모리 셀들 중 상기 설정 데이터를 저장하지 아니하는 메모리 셀들은, 이레이즈 상태(earse state)를 갖을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 플래시 메모리 장치에서의 설정 데이터 저장 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서, 상기 설정 데이터를, 상기 E-Fuse 블럭의 각 스트링(string)들로서, 이격적으로 위치하는 스트링들에 각각 한 비트 씩 저장하는 단계를 구비한다.
바람직하게는, 상기 설정 데이터가 저장되는 스트링들은, 상기 E-Fuse 블럭의 스트링들을 위치한 순서대로 제 1 내지 제 n(n은 자연수) 스트링이라 할 때, 제 2k(k는 자연수)-1 스트링들 또는 제 2k 스트링들일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 E-Fuse 데이터를 이용한 플래시 메모리 장치의 동작 환경 설정 동작을 설명하기 위한 블럭도이다.
도 2를 참조하면, 플래시 메모리 장치(200)는 메모리 셀 어레이(220), 래치 회로(240), 스위칭부(260) 및 각종 회로들(282, 284)을 구비한다. 메모리 셀 어레이(200)는 유저 영역(222) 및 E-Fuse 데이터 저장 영역(224)을 구비할 수 있다. 유저 영역(222)에는 유저 데이터(user data) 등이 저장될 수 있다. E-Fuse 데이터 영 역(224)에는 E-Fuse 데이터(EDTA)가 저장된다. 이때, E-Fuse 데이터(EDTA)는 메모리 장치의 동작에 필요한 설정 데이터를 말한다. E-Fuse 데이터(EDTA)는 DC 트림(DC trim) 정보, 옵션(option) 정보, 리페어(repair) 및 배드 블록(bad block) 정보 등을 포함할 수 있다.
도 3은 도 2의 E-Fuse 데이터의 구조를 개략적으로 나타내는 도면이다.
도 3을 참조하면, E-Fuse 데이터(EDTA)는 플래시 메모리 장치의 동작 환경에 대한 복수개의 정보들을 포함하고 있다. 이때, n 비트의 E-Fuse 데이터(EDTA) 중 상위 소정수의 비트들(S_EDTA1)은 DC 트림(DC trim) 정보를 저장하고, 그 다음 소정수의 비트들(S_EDTA2)은 옵션(option) 정보를 저장하며, 하위 소정수의 비트들(S_EDTAx)은 리페어(repair) 정보를 포함할 수 있다.
E-Fuse 데이터(EDTA)를 이용하여 플래시 메모리 장치(200)의 동작 환경을 설정하는 과정을 살펴보면 다음과 같다. 다시, 도 2를 참조하면, 먼저, 플래시 메모리 장치(100)로 전원이 인가되면 E-Fuse 데이터 영역(224)에 저장되어 있는 E-Fuse 데이터(EDTA)에 대해 초기 독출동작이 수행된다. 초기 독출동작에 의해 독출된 E-Fuse 데이터(EDTA)는 래치 회로(240)에 저장된다.
래치 회로(240)에 저장된 E-Fuse 데이터(EDTA)는 스위치부(260)로 제공된다. 스위치부(260)의 각 스위치들(262, 264)은 E-Fuse 데이터(EDTA)에 따라, 담당하는 회로의 턴-온/오프 상태를 제어한다. 도 2는 예시적으로, 제 1 스위치(262)가 E-Fuse 데이터(EDTA)의 DC 트림 정보(S_EDTA1)에 따라 DC 트림 회로(282)의 턴-온/오프를 제어하고, 제 x 스위치(264)가 E-Fuse 데이터(EDTA)의 리페어 정보(S_EDTAx) 에 따라 리페어 회로(284)의 턴-온/오프를 제어하는 것으로 도시하고 있다.
이하에서는, 본 발명의 여러 실시예에 따른 E-Fuse 데이터 저장 방식들을 설명한다. 먼저, 각 실시예를 설명함에 있어, 공통되는 부분을 언급한다. 이하에서 설명되는 도면들은 메모리 셀들을 네모로 표시한다. 특히, E-Fuse 데이터(설정 데이터)가 저장되는 메모리 셀들은 검은색으로 표시되고, E-Fuse 데이터가 저장되지 아니하는 메모리 셀들은 흰색 네모로 표시된다. 또한 동일한 비트 값이 중복적으로 저장되는 메모리 셀들은 하나의 점선으로 구분되어 진다.
도 4 내지 도 6은 본 발명의 제 1 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
도 4 내지 도 6을 참조하면, 본 발명의 제 1실시예에 따른 E-Fuse 데이터 저장 방식은 상기 E-Fuse 데이터(EDTA)를 E-Fuse 블럭의 각 스트링(string)들(ST[0], ST[1], ST[2], ST[3])에 한 비트씩 저장한다. 이때, 상기 E-Fuse 블럭은 도 2의 E-Fuse 데이터 영역(224)의 일부 또는 전부일 수 있다. 또한, 스트링들(ST[0], ST[1], ST[2], ST[3])은 각각 32개의 메모리 셀들(네모들)을 연결하고 있다.
E-Fuse 데이터(EDTA)가 저장되는 메모리 셀들(검은색 네모들)은 저장하는 비트 값에 따라, 프로그램 상태(program state) 또는 이레이즈 상태(erase state)를 갖을 수 있다. 반면, E-Fuse 데이터(EDTA)를 저장하지 아니하는 메모리 셀들(흰색 네모들)은 이레이즈 상태를 갖을 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, E-Fuse 데이터(EDTA)가 저장되는 메모리 셀들은 저장하는 비트 값에 따라, 프로그램 상태 또는 이레이즈 상태 이외의 상태를 가질 수도 있다. 일반적으로, 플 래시 메모리 장치에서, 프로그램 상태는 "0"을, 이레이즈 상태는 "1"을 나타낸다.
도 4는 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트(bit) 값을 하나의 메모리 셀에 저장되는 방식을 도시하고 있다. 도 4는 특히, E-Fuse 데이터(EDTA)를 하나의 워드 라인(WL[n])에 연결된 메모리 셀들에 연속하여 저장하는 방식을 도시하고 있다.
반면, 도 5는 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트 값을 복수개의 메모리 셀들(하나의 점선으로 구분되는 검은색 네모들)에 저장되는 방식을 도시하고 있다. 예를 들어, 도 5의 하나의 점선으로 구분되는 복수개의 메모리 셀들은 모두 프로그램 상태이거나, 모두 이레이즈 상태일 수 있다. 즉, 도 5의 E-Fuse 데이터 저장 방식은 동일한 E-Fuse 데이터(EDTA)를 복수개 저장한다. 도 5는 특히, 복수개의 E-Fuse 데이터(EDTA)를 각각, 대응되는 하나의 워드 라인에 연결된 메모리 셀들에 연속하여 저장하는 방식을 도시한다.
특히, 도 5의 (a)는 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트 값을 2개의 메모리 셀들에 저장되는 방식을 도시하고, 도 5의 (b)는 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트 값을 4개의 메모리 셀들에 저장되는 방식을 도시하고 있다. 이때, 도 5의 (a) 및 (b)에 도시된 것처럼, 복수개의 워드 라인들(WL[n], WL[n+1])은 연속하여 위치할 수 있다.
반면, E-Fuse 데이터(EDTA)가 저장되는 메모리 셀들을 연결하는 복수개의 워드 라인들은 이격적으로 위치할 수도 있다. 도 6은 2개의 워드 라인들(WL[n], WL[n+1])이 이격적으로 위치하는 경우를 도시하고 있다. 그러나, 이에 한정되는 것 은 아니고, 도 5의 (b)와 같이 2개 이상의 워드 라인들도 이격적으로 위치할 수 있다.
이상에서 살펴본 바와 같이, 도 4 내지 도 6에 도시된 본 발명의 제 1 실시예에 따른 E-Fuse 데이터 저장 방법은 하나의 스트링에 연결된 메모리 셀들은 단 하나의 비트 값만을 저장한다. 물론, 이때 각 스트링들은 대응되는 하나의 비트 값을 하나의 메모리 셀에 저장할 수도 있고, 복수개의 메모리 셀들에 중복적으로 저장할 수도 있다.
그리고, E-Fuse 데이터를 저장하지 아니하는 메모리 셀들은 모두 이레이즈 상태를 갖는다. 즉, 본 발명의 제 1 실시예에 따른 E-Fuse 데이터 저장 방법에 의하면, 각각의 스트링들에 연결된 메모리 셀들 중 E-Fuse 데이터를 저장하지 아니하는 메모리 셀들은 단지 패스 트랜지스터(pass transistor)로 작용하게 된다.
따라서, 본 발명의 제 1 실시예에 따른 E-Fuse 데이터 저장 방법에 의하면, 독출 동작시, 백 패턴(back pattern)의 영향(하나의 스트링 내의 특정 셀을 독출하는 경우 다른 셀의 패턴에 의한 영향)이 없으므로, 리드 마진(read margin)의 확보가 유리해진다. 특히, 도 5와 같이, 각 스트링들이 하나의 비트 값을 복수개의 메모리 셀들에 저장하는 경우, 비록 일부의 메모리 셀들에 차지 로스(charge loss)가 발생되더라도, 차지 로스에 의한 잘못된 E-Fuse 데이터의 독출이 방지될 수 있다.
도 7 내지 도 9는 본 발명의 제 2 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
도 7 내지 도 9를 참조하면, 본 발명의 제 2 실시예에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 저장 방식은, 상기 E-Fuse 데이터(EDTA)를 본 발명의 제 1 실시예와 마찬가지로, 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장한다. 또한, 도 7 내지 도 9의 설정 데이터를 저장하지 아니하는 메모리 셀들(흰색 네모들)은, 제 1 실시예와 마찬가지로, 이레이즈 상태(earse state)를 갖을 수 있다. 다만, 본 발명의 제 2 실시예는 E-Fuse 데이터(EDTA)를 임의의 워드 라인에 연결된 메모리 셀들에 연속하여 저장하지 아니한다.
구체적으로, 도 7은 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트(bit) 값을 하나의 메모리 셀에 저장되는 방식을 도시하고 있다. 도 7은 특히, E-Fuse 데이터(EDTA)를 제 1 워드 라인(WL[n]) 및 제 2 워드 라인(WL[n+1])에 지그-재그(zig-zag)로 저장하는 방식을 도시하고 있다. 이때, 제 1 워드 라인(WL[n]) 및 제 2 워드 라인(WL[n+1])은 인접하여 위치할 수 있다. 반면, 제 1 워드 라인(WL[n]) 및 제 2 워드 라인(WL[n+1])은 도 9에 도시되는 바와 같이, 이격적으로 위치할 수 있다.
도 8는 각 스트링들(ST[0], ST[1], ST[2], ST[3])이 대응되는 하나의 비트 값을 복수개의 메모리 셀들(하나의 점선으로 구분되는 검은색 네모들)에 저장되는 방식을 도시하고 있다. 따라서, 도 8의 E-Fuse 데이터 저장 방식은 동일한 E-Fuse 데이터(EDTA)를 복수개 저장한다. 도 8은 특히, 각 스트링들이 하나의 비트 값을 2개의 메모리 셀들에 저장하는 방식을 도시하고 있으나, 이에 한정되는 것은 아니다.
이때, 도 8은 E-Fuse 데이터(EDTA)가 제 1 워드 라인 그룹(WL[n-1]과 WL[n]) 및 제 2 워드 라인 그룹(WL[n+1]과 WL[n+2])에 지그-재그(zig-zag)로 저장되는 방식을 도시하고 있다. 이때, 제 1 워드 라인 그룹(WL[n-1]과 WL[n]) 및 제 2 워드 라인 그룹(WL[n+1]과 WL[n+2])은 도 8에 도시된 바와 같이, 서로 인접하여 위치할 수 있다. 반면, 제 1 워드 라인 그룹(WL[n-1]과 WL[n]) 및 제 2 워드 라인 그룹(WL[n+1]과 WL[n+2])은 서로 이격적으로 위치할 수도 있다.
또한, 하나의 비트 값을 저장하는 복수개의 메모리 셀들은 대응되는 스트링 상에 연속하여 또는 이격적으로 위치할 수 있다. 즉, 각 워드 라인 그룹을 구성하는 워드 라인들(예를 들어, 제 1 워드 라인 그룹의 WL[n-1]과 WL[n])도 서로 인접하여 위치하거나 이격적으로 위치할 수 있다.
이상에서 설명된 본 발명의 제 2 실시예에 따른 E-Fuse 데이터 저장 방법에 의하면, 제 1 실시예와 마찬가지로 각 스트링들에 하나의 비트 값만을 저장함으로써 백 패턴(back pattern)의 영향을 줄일 수 있을 뿐더러, E-Fuse 데이터를 저장하는 메모리 셀들을 인접하여 위치시키지 아니함으로써 E-Fuse 데이터의 프로그램시 발생할 수 있는 인접한 메모리 셀에 의한 커플링(coupling) 현상을 방지할 수 있다. 따라서, 본 발명의 제 2 실시예에 따른 E-Fuse 데이터 저장 방법에 의하면, 보다 신뢰성있는 E-Fuse 데이터가 독출될 수 있다.
도 10 내지 도 12는 본 발명의 제 3 실시예에 따른 E-Fuse 데이터 저장 방식들을 나타내는 도면이다.
도 10 내지 도 12를 참조하면, 본 발명의 제 3 실시예에 따른 E-Fuse 데이터 저장 방식은 E-Fuse 데이터(EDTA)를 상기 E-Fuse 블럭의 각 스트링(string)(ST[0], ST[1], ST[2], ST[3])들 중 이격적으로 위치하는 스트링들에 한 비트씩 저장한다. 도 10 내지 도 12는 특히, 상기 E-Fuse 블럭의 스트링들(ST[0], ST[1], ST[2], ST[3])을 위치한 순서대로 제 1 내지 제 n(n은 자연수) 스트링이라 할 때, 제 2k(k는 자연수)-1 스트링들(ST[0], ST[2])에 E-Fuse 데이터(EDTA)가 저장되는 방식을 도시한다.
본 발명의 제 3 실시예 또한, 제 1 실시예 및 제 2 실시예와 마찬가지로, E-Fuse 데이터가 저장되는 스트링들은 E-Fuse 데이터의 대응되는 하나의 비트 값을 하나의 메모리 셀에 저장하거나(도 10), 복수개의 메모리 셀에 저장할 수 있다(도 11, 도 12). 또한, 하나의 비트 값을 복수개의 메모리 셀에 저장하는 경우, 복수개의 메모리 셀들은 인접하여 위치하거나(도 11), 이격적으로 위치할 수 있다(도 12).
이렇듯, 본 발명의 제 3 실시예에 따른 E-Fuse 데이터 저장 방식에 의하면, 백 패턴 및 커플링 현상을 방지할 수 있을 뿐더러, 인접하여 위치하는 메모리 셀들 간의 리드 디스터브(read disturb) 현상(데이터를 독출할 때, 비선택된 워드 라인들에 인가되는 높은 전압에 의해 독출하고자 하는 데이터가 영향을 받는 현상)을 방지할 수 있다. 따라서, 보다 신뢰성있는 E-Fuse 데이터를 독출할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 저장 방법은 신뢰성있는 E-Fuse 데이터를 독출함으로써, 반도체 메모리 장치의 동작 환경을 보다 정확하게 설정할 수 있는 장점이 있다.

Claims (34)

  1. 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서,
    상기 설정 데이터를 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  2. 제 1 항에 있어서, 상기 설정 데이터는,
    상기 플래시 메모리 장치의 동작을 위한 DC 트림(trim) 정보, 옵션(option) 정보, 리페어(repair) 정보 및 배드 블럭(bad block) 정보를 포함하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  3. 제 1 항에 있어서, 상기 설정 데이터의 각 비트(bit) 값들은,
    대응되는 각 스트링의 하나의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  4. 제 3 항에 있어서, 상기 설정 데이터는,
    하나의 워드 라인에 연결되는 메모리 셀들에 연속적으로 저장되는 것을 특징 으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  5. 제 3 항에 있어서, 상기 설정 데이터는,
    하나의 워드 라인에 연결되는 모든 메모리 셀들에 연속적으로 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  6. 제 1 항에 있어서, 상기 설정 데이터의 각 비트 값들은,
    대응되는 각 스트링의 복수개의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  7. 제 6 항에 있어서, 상기 설정 데이터는,
    복수개의 워드 라인들에 연결되는 메모리 셀들에 연속적으로 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  8. 제 7 항에 있어서, 상기 워드 라인들은,
    연속하여 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  9. 제 7 항에 있어서, 상기 워드 라인들은,
    이격적으로 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데 이터 저장 방법.
  10. 제 6 항에 있어서, 상기 설정 데이터는,
    복수개의 워드 라인들에 연결되는 모든 메모리 셀들에 연속적으로 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  11. 제 1 항에 있어서, 상기 E-Fuse 블럭은,
    상기 설정 데이터를 저장하는 제 1 영역; 및
    상기 설정 데이터를 저장하지 아니하는 제 2 영역을 구비할 때,
    상기 제 1 영역은,
    저장되는 비트 값에 따라 제 1 상태 또는 제 2 상태를 갖고,
    상기 제 2 영역은,
    상기 제 1 상태를 갖는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  12. 제 11 항에 있어서,
    상기 제 1 상태는 이레이즈 상태(earse state)이고,
    상기 제 2 상태는 프로그램 상태(program state)인 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  13. 제 1 항에 있어서, 상기 스트링들은 각각,
    연결된 32개의 메모리 셀들을 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  14. 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서,
    상기 설정 데이터를 상기 E-Fuse 블럭의 각 스트링(string)들에 한 비트씩 저장하되, 임의의 워드 라인에 연결된 메모리 셀들에 연속하여 저장하지 아니하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  15. 제 14 항에 있어서, 상기 설정 데이터의 각 비트(bit) 값들은,
    대응되는 각 스트링의 하나의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  16. 제 15 항에 있어서, 상기 설정 데이터는,
    제 1 워드 라인 및 제 2 워드 라인에 지그-재그(zig-zag)로 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  17. 제 16 항에 있어서, 상기 제 1 워드 라인 및 상기 제 2 워드 라인은,
    인접하여 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  18. 제 16 항에 있어서, 상기 제 1 워드 라인 및 상기 제 2 워드 라인은,
    이격적으로 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  19. 제 14 항에 있어서, 상기 설정 데이터의 각 비트 값들은,
    대응되는 각 스트링의 복수개의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  20. 제 19 항에 있어서, 상기 설정 데이터는,
    제 1 워드 라인 그룹 및 제 2 워드 라인 그룹에 지그-재그(zig-zag)로 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  21. 제 20 항에 있어서, 상기 제 1 워드 라인 그룹 및 상기 제 2 워드 라인 그룹은,
    인접하여 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  22. 제 20 항에 있어서, 상기 제 1 워드 라인 그룹 및 상기 제 2 워드 라인 그룹은,
    이격적으로 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  23. 제 20 항에 있어서, 상기 하나의 비트 값을 저장하는 복수개의 메모리 셀들은,
    대응되는 스트링 상에 연속하여 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  24. 제 20 항에 있어서, 상기 하나의 비트 값을 저장하는 복수개의 메모리 셀들은,
    대응되는 스트링 상에 이격적으로 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  25. 제 14 항에 있어서, 상기 E-Fuse 블럭의 메모리 셀들 중 상기 설정 데이터를 저장하지 아니하는 메모리 셀들은,
    이레이즈 상태(earse state)를 갖는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  26. 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 E-Fuse 블럭을 갖는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 저장 방법에 있어서,
    상기 설정 데이터를, 상기 E-Fuse 블럭의 각 스트링(string)들로서, 이격적으로 위치하는 스트링들에 각각 한 비트 씩 저장하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  27. 제 26 항에 있어서, 상기 설정 데이터가 저장되는 스트링들은,
    상기 E-Fuse 블럭의 스트링들을 위치한 순서대로 제 1 내지 제 n(n은 자연수) 스트링이라 할 때, 제 2k(k는 자연수)-1 스트링들 또는 제 2k 스트링들인 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  28. 제 26 항에 있어서, 상기 설정 데이터의 각 비트(bit) 값들은,
    대응되는 각 스트링의 하나의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  29. 제 28 항에 있어서, 상기 설정 데이터는,
    하나의 워드 라인에 연결되는 메모리 셀들에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  30. 제 26 항에 있어서, 상기 설정 데이터의 각 비트 값들은,
    대응되는 각 스트링의 복수개의 메모리 셀에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  31. 제 30 항에 있어서, 상기 설정 데이터는,
    복수개의 워드 라인들에 연결되는 메모리 셀들에 저장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  32. 제 31 항에 있어서, 상기 워드 라인들은,
    연속하여 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  33. 제 31 항에 있어서, 상기 워드 라인들은,
    이격적으로 위치하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 저장 방법.
  34. 제 26 항에 있어서, 상기 E-Fuse 블럭의 메모리 셀들 중 상기 설정 데이터를 저장하지 아니하는 메모리 셀들은,
    이레이즈 상태(earse state)를 갖는 것을 특징으로 하는 플래시 메모리 장치 에서의 설정 데이터 저장 방법.
KR1020070052194A 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법 KR100935889B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070052194A KR100935889B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
US12/052,935 US20080298128A1 (en) 2007-05-29 2008-03-21 Method of storing e-fuse data in flash memory device
US13/198,241 US8520434B2 (en) 2007-05-29 2011-08-04 Method of storing E-fuse data in flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052194A KR100935889B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법

Publications (2)

Publication Number Publication Date
KR20080104837A true KR20080104837A (ko) 2008-12-03
KR100935889B1 KR100935889B1 (ko) 2010-01-07

Family

ID=40087974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052194A KR100935889B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법

Country Status (2)

Country Link
US (2) US20080298128A1 (ko)
KR (1) KR100935889B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093290A (ko) * 2011-12-29 2014-07-25 인텔 코오퍼레이션 Ｎａｎｄ 메모리 내구성을 개선하는 동적 윈도우
US8947928B2 (en) 2011-05-09 2015-02-03 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060453B2 (en) * 2008-12-31 2011-11-15 Pitney Bowes Inc. System and method for funds recovery from an integrated postal security device
US8055936B2 (en) * 2008-12-31 2011-11-08 Pitney Bowes Inc. System and method for data recovery in a disabled integrated circuit
US8179717B2 (en) * 2009-09-29 2012-05-15 Sandisk Technologies Inc. Maintaining integrity of preloaded content in non-volatile memory during surface mounting
JP5468489B2 (ja) * 2010-07-29 2014-04-09 株式会社東芝 半導体記憶装置の動作方法
JP2012198949A (ja) * 2011-03-18 2012-10-18 Toshiba Corp 半導体記憶装置
US8918683B2 (en) * 2012-09-14 2014-12-23 SK Hynix Inc. One-time program cell array circuit and memory device including the same
US9001609B2 (en) 2013-01-02 2015-04-07 International Business Machines Corporation Hybrid latch and fuse scheme for memory repair
US9136012B1 (en) 2014-05-05 2015-09-15 Apple Inc. Reliable readout of fuse data in an integrated circuit
US9281067B1 (en) 2014-08-11 2016-03-08 Samsung Electronics Co., Ltd. Semiconductor test system and operation method of the same
KR102326659B1 (ko) 2017-07-19 2021-11-16 삼성전자주식회사 비휘발성 메모리의 ecc 제어 방법 및 이를 수행하는 메모리 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029131A (en) * 1988-06-29 1991-07-02 Seeq Technology, Incorporated Fault tolerant differential memory cell and sensing
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
US7057940B2 (en) * 2003-08-19 2006-06-06 Powerchip Semiconductor Corp. Flash memory cell, flash memory cell array and manufacturing method thereof
KR100543192B1 (ko) 2003-10-28 2006-01-20 주식회사 하이닉스반도체 프로그래머블 퓨즈 회로 및 그를 구비한 반도체메모리장치
US7102950B2 (en) * 2004-08-02 2006-09-05 Atmel Corporation Fuse data storage system using core memory
KR100659502B1 (ko) 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
US7289363B2 (en) 2005-05-19 2007-10-30 Micron Technology, Inc. Memory cell repair using fuse programming method in a flash memory device
KR100712596B1 (ko) * 2005-07-25 2007-04-30 삼성전자주식회사 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
US7440322B2 (en) * 2006-04-20 2008-10-21 Sandisk Corporation Method and system for flash memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947928B2 (en) 2011-05-09 2015-02-03 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
KR20140093290A (ko) * 2011-12-29 2014-07-25 인텔 코오퍼레이션 Ｎａｎｄ 메모리 내구성을 개선하는 동적 윈도우

Also Published As

Publication number Publication date
US8520434B2 (en) 2013-08-27
KR100935889B1 (ko) 2010-01-07
US20110286278A1 (en) 2011-11-24
US20080298128A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100935889B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
JP3866627B2 (ja) 不揮発性半導体メモリ
KR100882205B1 (ko) 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
US8614923B2 (en) Memory cell sensing using negative voltage
US5930169A (en) Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same
JP2006114078A (ja) 不揮発性半導体記憶装置及びその動作方法
KR960005358B1 (ko) 반도체 메모리 장치
JP2007087441A (ja) 不揮発性半導体記憶装置
US7755956B2 (en) Non-volatile semiconductor memory and method for replacing defective blocks thereof
US7796441B2 (en) Method of reading configuration data in flash memory device
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US7830708B1 (en) Compensating for variations in memory cell programmed state distributions
JP2012212487A (ja) メモリシステム
US7239548B2 (en) Method and apparatus for applying bias to a storage device
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US7095662B2 (en) Semiconductor memory device having first and second memory cell arrays and a program method thereof
US8199582B2 (en) NAND-type flash memory and NAND-type flash memory controlling method
JPH09288899A (ja) 半導体記憶装置
KR100541165B1 (ko) 플래쉬 메모리 소자의 프로그램 및 소거 검증 방법
JP3827953B2 (ja) 不揮発性半導体記憶装置
JPH06163856A (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
JPH09288898A (ja) 半導体記憶装置
KR19990065224A (ko) 내부적으로 프로그램 패스/페일이 검출 가능한 플래시 메모리장치
KR20100027786A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 11