CN114220472A - 一种基于SOC通用测试平台的Nand Flash测试方法 - Google Patents
一种基于SOC通用测试平台的Nand Flash测试方法 Download PDFInfo
- Publication number
- CN114220472A CN114220472A CN202111533074.8A CN202111533074A CN114220472A CN 114220472 A CN114220472 A CN 114220472A CN 202111533074 A CN202111533074 A CN 202111533074A CN 114220472 A CN114220472 A CN 114220472A
- Authority
- CN
- China
- Prior art keywords
- test
- nand flash
- file
- flash chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 19
- 238000012812 general test Methods 0.000 title claims description 13
- 238000012360 testing method Methods 0.000 claims abstract description 189
- 238000005259 measurement Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种基于SOC通用测试平台的Nand Flash测试方法，包括：将Nand Flash芯片通过插座插接在测试板卡上；启动芯片电源供电模块为Nand Flash芯片供电；定义测试文件和辅助测试文件；信号驱动单元提供启动Nand Flash芯片进行读、写和擦除的使能信号以及写入的数据；Nand Flash芯片进行擦除、写和读测试；以及信号测量单元获取Nand Flash芯片输出的波形进行运算，判断坏块的数量是否超过阈值。通过该方法可以对各类封装、各种型号的Nand Flash进行读、写和擦除测试，无需额外的Nand Flash控制器，减少了测试中间环节，大大提高了测试可靠性；此方法既可以对固定特性验证测试，也可以根据需求自定义测试流程并提供测试结果，增加了Nand Flash测试的灵活性，提高了测试效率，减少测试成本。
Description
技术领域
本发明涉及芯片测试领域，尤其涉及一种基于SOC通用测试平台的Nand Flash测试方法。
背景技术
Nand Flash芯片以其容量大、读写速度快、价格低廉等绝对优势迅速崛起，在移动存储和大数据存储业务中得到广泛的应用。为了保证Nand Flash芯片能长期可靠的工作，需要对Nand Flash芯片进行测试。传统的测试方法依赖Nand Flash控制器厂商提供的评估板或专用的Nand Flash测试平台。不同控制器厂商开发的评估板或专用测试平台的软硬件兼容性较差，开发效率低，成本高，不能满足Nand Flash的可靠测试。面对各种各样的控制器厂商以及他们彼此不兼容的评估板或专用测试平台，快捷、高效、可靠的测试Nand Flash芯片较为困难。其次，由于不同厂商的Nand Flash的工艺不同，Nand Flash的特性也大相径庭，传统方式仅支持部分固定特性的测试，对于有些特殊测试，传统的测试无法满足，且开发周期久，软件兼容性差，成本高。因此有必要开发一种基于通用测试平台的Nand Flash测试方法,以便能够快捷、高效、可靠的完成对Nand Flash的测试。
发明内容
本发明的任务是提供一种基于SOC通用测试平台的Nand Flash测试方法，通过该方法可以对各类封装、各种型号的Nand Flash进行读、写和擦除测试，无需额外的NandFlash控制器，减少了测试中间环节，大大提高了测试可靠性；此方法既可以对固定特性验证测试，也可以自定义测试流程并提供测试结果，增加了Nand Flash测试的灵活性，提高了测试效率，减少测试成本。
在本发明的第一方面，针对现有技术中存在的问题，本发明提供一种基于SOC通用测试平台的Nand Flash测试方法，包括：
将Nand Flash芯片通过插座插接在测试板卡上；
启动芯片电源供电模块为Nand Flash芯片供电；
定义测试文件和辅助测试文件；
信号驱动单元提供启动Nand Flash芯片进行读、写和擦除的使能信号以及写入的数据；
Nand Flash芯片进行擦除、写和读测试；以及
信号测量单元获取Nand Flash芯片输出的波形进行运算，判断坏块的数量是否超过阈值。
在本发明的一个优选方案中规定，还包括确定擦除、写、读的起始地址。
在本发明的另一优选方案中规定，所述插座上设置有测试接口；
芯片的管脚与插座上的测试接口电连接。
在本发明的又一优选方案中规定，所述定义测试文件，包括：
定义读测试文件，所述读测试文件用于Nand Flash芯片的块读操作；
定义写测试文件，所述写测试文件用于Nand Flash芯片的块写操作；
定义擦除文件，所述擦除文件用于Nand Flash芯片的块擦除操作；
定义测试flow文件，所述flow文件规定了Nand Flash测试的流程；
定义configer文件，所述configer文件规定了Nand Flash芯片的管脚与测试接口的连接顺序；
定义level文件，所述level文件定义芯片输出的测试信号以及信号测量单元采集到的信号的逻辑关系；
定义Timing文件，所述Timing文件定义时间轴上的关系；以及
定义limit文件，所述limit文件定义坏块数量的阈值。
在本发明的另一优选方案中规定，所述测试文件存储在信号驱动单元的测试文件库中。
在本发明的又一优选方案中规定，信号驱动单元中的接口封装库内封装的NandFlash操作命令包括读read、写write和擦除erase。
在本发明的另一优选方案中规定，所述操作命令的参数包括：
read(Block_Number，Read_Pattern)，
write(Block_Number，Write_Pattern)，
erase(Block_Number，Erase_Pattern)，
其中，Block_Number表示进行读、写以及擦除操作的块范围；
Read_Pattern，Write_Pattern,Erase_Pattern表示片选信号CE，地址信号ALE，命令信号CLE，写使能信号WE和读使能信号RE以及数据输入输出信号I/O；
Read_Pattern，Write_Pattern和Erase_Pattern定义了不同类型的信号在不同周期内的测试波形以及Nand Flash芯片输出的波形。
在本发明的又一优选方案中规定，根据所述flow文件定义的测试流程，进行NandFlash芯片的擦除、写和读测试，包括：
从测试文件库中调用擦除测试文件进行Nand Flash芯片的块擦除操作；
从测试文件库中调用写测试文件进行Nand Flash芯片的块写操作；
从测试文件库中调用读测试文件进行Nand Flash芯片的块读操作；以及
从测试文件库中调用DC类测试文件进行Nand Flash芯片的工作电流和电压测试。
在本发明的另一优选方案中规定，若坏块数量超过规定阈值，Nand Flash芯片判定为不合格；
若坏块数量没有超过规定阈值，Nand Flash芯片判定为合格。
在本发明的第二方面，针对现有技术中存在的问题，本发明提供一种用于NandFlash测试的SOC通用测试平台，包括：
测试板卡，用于测试Nand Flash芯片的性能；测试板卡上设置有插座，用于将NandFlash芯片固定在测试板卡上；
测试通道，所述测试通道是线路，用于连接上位机和测试板卡；
上位机，所述上位机包括：
芯片电源供电模块，用于为Nand Flash芯片提供电源；
信号测量单元，用于接收Nand Flash芯片输出的波形，然后进行运算，判断NandFlash芯片的测量结果；以及
信号驱动单元，用于为Nand Flash芯片提供启动芯片进行读、写和擦除的使能信号，以及提供写入Nand Flash芯片的数据。
本发明至少具有下列有益效果：本发明公开了一种基于通用测试平台的NandFlash测试方法，通过该方法可以对各类封装、各种型号的Nand Flash进行读、写和擦除测试，无需额外的Nand Flash控制器，减少了测试中间环节，大大提高了测试可靠性；此方法既可以对固定特性验证测试，也可以根据需求自定义测试流程并提供测试结果，增加了Nand Flash测试的灵活性，提高了测试效率，减少测试成本；通用测试平台具有可视化界面，参数明确，测试项明确，方便操作，降低了测试的门槛。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了根据现有技术的一种Nand Flash测试方法示意图。
图2示出了根据本发明的一个实施例的用于Nand Flash测试的SOC通用测试平台的示意图。
图3示出了根据本发明的一个实施例的基于SOC通用测试平台的Nand Flash测试方法流程图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。
另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图1示出了根据现有技术的一种Nand Flash测试方法示意图。
如图1所示，现阶段主流的Nand Flash测试方法如下：首先，上位机控制NandFlash控制器输出命令，上位机中的上位机控制器控制Nand Flash控制器中的命令执行模块执行命令并输出Nand Flash读、写、擦除等命令所需的信号。其次，Nand Flash接收到信号后进行读，写和擦除测试。最后，Nand Flash控制器的数据反馈模块抓取Nand Flash输出的测试信号并上传给上位机，上位机的数据处理模块对数据分析并可视化显示测试操作。
图2示出了根据本发明的一个实施例的用于Nand Flash测试的SOC通用测试平台的示意图。
如图2所示，测试Nand Flash的通用测试平台包括：
测试板卡，用于测试Nand Flash芯片的性能；测试板卡上设置有插座，用于将NandFlash芯片固定在测试板卡上；插座上设置有测试接口；
测试通道，该测试通道是线路，用于连接上位机和测试板卡；
上位机，其中上位机包括：
芯片电源供电模块(DPS模块)，用于为Nand Flash芯片提供电源；
信号测量单元，用于接收Nand Flash芯片输出的波形，然后进行运算，判断NandFlash芯片的测量结果；
信号驱动单元，用于为Nand Flash芯片提供启动芯片进行读、写和擦除的使能信号，还可以提供需要写入Nand Flash芯片的数据。
图3示出了根据本发明的一个实施例的基于SOC通用测试平台的Nand Flash测试方法流程图。
基于通用测试平台的Nand Flash测试方法，包括如下步骤：
在步骤1，将Nand Flash芯片通过插座插接在测试板卡上。在本发明的一个实施例中，芯片的管脚与插座上的测试接口电连接。
在步骤2，启动芯片电源供电模块为Nand Flash芯片供电。
在步骤3，定义测试文件和辅助测试文件。定义测试文件包括：定义读测试文件，读测试文件用于Nand Flash芯片的块读操作；定义写测试文件，写测试文件用于Nand Flash芯片的块写操作；定义擦除文件，擦除文件用于Nand Flash芯片的块擦除操作；
定义测试flow文件，flow文件规定了Nand Flash测试的流程和操作命令参数；定义configer文件，configer文件规定了Nand Flash芯片的管脚与测试接口的连接顺序，例如第一个管脚和第一个测试通道连接；定义level文件，level文件定义芯片输出的测试信号以及信号测量单元采集到的信号的逻辑关系，例如高电压的范围，低电压的范围；定义Timing文件，Timing文件定义时间轴上的关系，例如Timing文件定义芯片进行读、写和擦除的运行频率，即读、写和擦除一个数据的周期，Timing文件还可以定义上升沿时间，下降沿时间；定义limit文件，limit文件定义坏块数量的阈值。若坏块的数量超过阈值，NandFlash芯片判定为不合格。
在本发明的一个实施例中，测试文件存储在信号驱动单元的测试文件库中。
在步骤4，信号驱动单元提供启动Nand Flash芯片进行读、写和擦除的使能信号以及写入的数据。信号驱动单元中的接口封装库内封装的Nand Flash操作命令包括读read、写write和擦除erase。其中操作命令参数包括：
read(Block_Number，Read_Pattern)，
write(Block_Number，Write_Pattern)，
erase(Block_Number，Erase_Pattern)，
其中，Block_Number表示进行擦除、写和读操作的块范围；Read_Pattern，Write_Pattern,Erase_Pattern表示片选信号CE，地址信号ALE，命令信号CLE，写使能信号WE和读使能信号RE，以及数据输入输出信号I/O；Read_Pattern，Write_Pattern和Erase_Pattern定义了上述不同类型的信号在不同周期内的测试波形以及Nand Flash芯片输出的波形。
在步骤5，确定擦除、写、读的起始地址。确定地址的方法：从第一个地址开始寻址，遍历所有地址，直到最后一个地址。
在步骤6，Nand Flash芯片进行擦除、写和读测试。按照flow文件定义的测试流程，进行Nand Flash芯片的擦除、写和读测试，包括：从测试文件库中调用擦除测试文件进行Nand Flash芯片的块擦除操作；从测试文件库中调用写测试文件进行Nand Flash芯片的块写操作；从测试文件库中调用读测试文件进行Nand Flash芯片的块读操作；调用DC类测试文件进行Nand Flash芯片的工作电流和电压测试。
在步骤7，信号测量单元获取Nand Flash芯片输出的波形进行运算，判断坏块的数量是否超过阈值。若坏块数量超过规定阈值，Nand Flash芯片判定为不合格；若坏块数量没有芯片手测的规定范围，Nand Flash芯片判定为合格。
本发明至少具有下列有益效果：本发明公开了一种基于SOC通用测试平台的NandFlash测试方法，通过该方法可以对各类封装、各种型号的Nand Flash进行读、写和擦除测试，无需额外的Nand Flash控制器，减少了测试中间环节，大大提高了测试可靠性；此方法既可以对固定特性验证测试，也可以根据需求自定义测试流程并提供测试结果，增加了Nand Flash测试的灵活性，提高了测试效率，减少测试成本；通用测试平台具有可视化界面，参数明确，测试项明确，方便操作，降低了测试的门槛。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (10)
1.一种基于SOC通用测试平台的Nand Flash测试方法，包括：
将Nand Flash芯片通过插座插接在测试板卡上；
启动芯片电源供电模块为Nand Flash芯片供电；
定义测试文件和辅助测试文件；
信号驱动单元提供启动Nand Flash芯片进行读、写和擦除的使能信号以及写入的数据；
Nand Flash芯片进行擦除、写和读测试；以及
信号测量单元获取Nand Flash芯片输出的波形进行运算，判断坏块的数量是否超过阈值。
2.如权利要求1所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，还包括确定擦除、写、读的起始地址。
3.如权利要求1所述的基于通用测试平台的Nand Flash测试方法，其特征在于，所述插座上设置有测试接口；
芯片的管脚与插座上的测试接口电连接。
4.如权利要求1所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，所述定义测试文件，包括：
定义读测试文件，所述读测试文件用于Nand Flash芯片的块读操作；
定义写测试文件，所述写测试文件用于Nand Flash芯片的块写操作；
定义擦除文件，所述擦除文件用于Nand Flash芯片的块擦除操作；
定义测试flow文件，所述flow文件规定了Nand Flash测试的流程；
定义configer文件，所述configer文件规定了Nand Flash芯片的管脚与测试接口的连接顺序；
定义level文件，所述level文件定义芯片输出的测试信号以及信号测量单元采集到的信号的逻辑关系；
定义Timing文件，所述Timing文件定义时间轴上的关系；以及
定义limit文件，所述limit文件定义坏块数量的阈值。
5.如权利要求4所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，所述测试文件存储在信号驱动单元的测试文件库中。
6.如权利要求1所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，信号驱动单元中的接口封装库内封装的Nand Flash操作命令包括读read、写write和擦除erase。
7.如权利要求6所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，所述操作命令的参数包括：
read(Block_Number，Read_Pattern)，
write(Block_Number，Write_Pattern)，
erase(Block_Number，Erase_Pattern)，
其中，Block_Number表示进行读、写以及擦除操作的块范围；
Read_Pattern，Write_Pattern,Erase_Pattern表示片选信号CE，地址信号ALE，命令信号CLE，写使能信号WE和读使能信号RE以及数据输入输出信号I/O；
Read_Pattern，Write_Pattern和Erase_Pattern定义了不同类型的信号在不同周期内的测试波形以及Nand Flash芯片输出的波形。
8.如权利要求1所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，根据所述flow文件定义的测试流程，进行Nand Flash芯片的擦除、写和读测试，包括：
从测试文件库中调用擦除测试文件进行Nand Flash芯片的块擦除操作；
从测试文件库中调用写测试文件进行Nand Flash芯片的块写操作；
从测试文件库中调用读测试文件进行Nand Flash芯片的块读操作；以及
从测试文件库中调用DC类测试文件进行Nand Flash芯片的工作电流和电压测试。
9.如权利要求1所述的基于SOC通用测试平台的Nand Flash测试方法，其特征在于，若坏块数量超过规定阈值，Nand Flash芯片判定为不合格；
若坏块数量没有超过规定阈值，Nand Flash芯片判定为合格。
10.一种用于Nand Flash测试的SOC通用测试平台，包括：
测试板卡，用于测试Nand Flash芯片的性能；测试板卡上设置有插座，用于将NandFlash芯片固定在测试板卡上；
测试通道，所述测试通道是线路，用于连接上位机和测试板卡；
上位机，所述上位机包括：
芯片电源供电模块，用于为Nand Flash芯片提供电源；
信号测量单元，用于接收Nand Flash芯片输出的波形，然后进行运算，判断Nand Flash芯片的测量结果；以及
信号驱动单元，用于为Nand Flash芯片提供启动芯片进行读、写和擦除的使能信号，以及提供写入Nand Flash芯片的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111533074.8A CN114220472A (zh) | 2021-12-15 | 2021-12-15 | 一种基于SOC通用测试平台的Nand Flash测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111533074.8A CN114220472A (zh) | 2021-12-15 | 2021-12-15 | 一种基于SOC通用测试平台的Nand Flash测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114220472A true CN114220472A (zh) | 2022-03-22 |
Family
ID=80702318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111533074.8A Pending CN114220472A (zh) | 2021-12-15 | 2021-12-15 | 一种基于SOC通用测试平台的Nand Flash测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114220472A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051457A1 (zh) * | 2022-09-09 | 2024-03-14 | 北京比特大陆科技有限公司 | 计算设备的测试方法及装置、电子设备、存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016090908A1 (zh) * | 2014-12-12 | 2016-06-16 | 国家电网公司 | 智能电表嵌入式应用的模拟存储器测试板系统及测试方法 |
| CN106526454A (zh) * | 2016-11-24 | 2017-03-22 | 上海精密计量测试研究所 | 一种基于ate的fpga配置芯片的测试方法 |
| CN108109670A (zh) * | 2017-12-27 | 2018-06-01 | 西安奇维科技有限公司 | 一种基于Matlab的Nand Flash测试系统及方法 |
| CN110473587A (zh) * | 2019-08-05 | 2019-11-19 | 山东华芯半导体有限公司 | 一种可自定义验证方法的NANDFlash特性测试方法 |
| CN111028881A (zh) * | 2019-10-24 | 2020-04-17 | 苏州浪潮智能科技有限公司 | 一种Open Block测试装置、方法及系统 |
-
2021
- 2021-12-15 CN CN202111533074.8A patent/CN114220472A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016090908A1 (zh) * | 2014-12-12 | 2016-06-16 | 国家电网公司 | 智能电表嵌入式应用的模拟存储器测试板系统及测试方法 |
| CN106526454A (zh) * | 2016-11-24 | 2017-03-22 | 上海精密计量测试研究所 | 一种基于ate的fpga配置芯片的测试方法 |
| CN108109670A (zh) * | 2017-12-27 | 2018-06-01 | 西安奇维科技有限公司 | 一种基于Matlab的Nand Flash测试系统及方法 |
| CN110473587A (zh) * | 2019-08-05 | 2019-11-19 | 山东华芯半导体有限公司 | 一种可自定义验证方法的NANDFlash特性测试方法 |
| CN111028881A (zh) * | 2019-10-24 | 2020-04-17 | 苏州浪潮智能科技有限公司 | 一种Open Block测试装置、方法及系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051457A1 (zh) * | 2022-09-09 | 2024-03-14 | 北京比特大陆科技有限公司 | 计算设备的测试方法及装置、电子设备、存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3059349B2 (ja) | Ｉｃカード、及びフラッシュメモリの並列処理方法 | |
| KR100328615B1 (ko) | 메모리 시험장치 | |
| CN102592680B (zh) | 一种存储芯片的修复装置和方法 | |
| CN102201267A (zh) | 基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法 | |
| US6327556B1 (en) | AT-speed computer model testing methods | |
| KR100838864B1 (ko) | 시험 장치 및 시험 방법 | |
| CN101853692B (zh) | 具闪存测试功能的控制器及其储存系统与测试方法 | |
| CN101859606B (zh) | 一种调整参考单元阈值参数的方法、装置和一种测试系统 | |
| CN109411009B (zh) | 一种Flash器件擦写寿命测试系统装置 | |
| CN111381148A (zh) | 实现芯片测试的系统及方法 | |
| CN114220472A (zh) | 一种基于SOC通用测试平台的Nand Flash测试方法 | |
| CN114077509A (zh) | 一种闪存芯片可靠性检测的检测方法及检测装置 | |
| CN109283451B (zh) | 一种集成电路良品检测系统及方法 | |
| JP4124206B2 (ja) | バーンインテスト方法 | |
| CN113627109A (zh) | 一种soc芯片系统老化实验方法 | |
| US6460111B1 (en) | Semiconductor disk drive and method of creating an address conversion table based on address information about defective sectors stored in at least one sector indicated by a management code | |
| CN115602242B (zh) | 一种存储装置及其测试方法 | |
| US20100156448A1 (en) | Flash storage device and method and system for testing the same | |
| CN1797357A (zh) | 主板功能测试板 | |
| CN116166486A (zh) | 一种芯片量产测试方法和系统 | |
| CN108459232A (zh) | 触控屏测试装置及方法 | |
| CN115166485A (zh) | 集成电路芯片os测试机 | |
| JP3674542B2 (ja) | バーンインテスト方法 | |
| CN111627491A (zh) | 一种基于USB3.0的Flash存储器测试模块及其测试方法 | |
| CN117233561A (zh) | 试验系统、试验方法、及计算机可读媒介 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |