CN109541445A - 一种fpga芯片功能测试装置及方法 - Google Patents

一种fpga芯片功能测试装置及方法 Download PDF

Info

Publication number
CN109541445A
CN109541445A CN201811600702.8A CN201811600702A CN109541445A CN 109541445 A CN109541445 A CN 109541445A CN 201811600702 A CN201811600702 A CN 201811600702A CN 109541445 A CN109541445 A CN 109541445A
Authority
CN
China
Prior art keywords
card
module
chip
pin
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811600702.8A
Other languages
English (en)
Inventor
徐展
李朝历
李想
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Center Control Systems Engineering (cse) Co Ltd
Original Assignee
Center Control Systems Engineering (cse) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Center Control Systems Engineering (cse) Co Ltd filed Critical Center Control Systems Engineering (cse) Co Ltd
Priority to CN201811600702.8A priority Critical patent/CN109541445A/zh
Publication of CN109541445A publication Critical patent/CN109541445A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明属于FPGA芯片功能测试技术领域，特别是一种能够反映FPGA功能时序仿真结果是否在真实FPGA芯片上逻辑功能相一致的FPGA芯片功能测试装置及方法。包括上位机、PXIe机箱、高速数字I/O卡、PCB板、待测FPGA芯片，上位机与PXIe机箱连接，PXIe机箱内插有高速数字I/O卡，高速数字I/O卡通过PXIe总线进行相互通信，高速数字I/O卡与PCB板连接，其中PCB板内设有芯片封装插座，待测FPGA芯片放置在PCB板芯片插座上。上位机内设有用于设定待测芯片引脚数量和引脚属性的引脚参数设定模块；用于设定高速数字I/O卡每个通道的输入和输出电压信号的配置模块。本发明可实现分布式发送和采集信号，同时测试多个芯片，并实现能反映FPGA功能仿真结果是否在真实FPGA芯片上逻辑功能相一致。

Description

一种FPGA芯片功能测试装置及方法
技术领域
本发明属于FPGA芯片功能测试技术领域，特别是一种能够反映FPGA功能时序仿真结果是否在真实FPGA芯片上逻辑功能相一致的FPGA芯片功能测试装置及方法。
背景技术
为了验证FPGA的逻辑功能是否正确，一般来说是通过FPGA功能仿真测试的方式来进行确认，但FPGA的逻辑程序下载到FPGA芯片后是否能跟FPGA功能仿真测试结果保持一致，这需要进行FPGA芯片功能测试。现有信息是中国专利CN103472386开发了一套基于FPGA的芯片测试装置及方法，该测试装置可实现基于FPGA与待测芯片引脚相连接的引脚参数设定，并发送测试时序信号，同时采集待测芯片的反馈信号，并将测试结果时序显示到上位机，但无法实现多个芯片同时进行测试，且测试输入时序信号有限，无法执行FPGA功能仿真测试的全部激励，需要单独确定测试结果，也没有测试结果跟仿真结果自动对比功能，无法确认FPGA功能仿真结果是否在真实FPGA芯片上逻辑功能全部一致。
发明内容
本发明针对现有技术中存在的缺点和不足，提出一种分布式发送和采集信号，同时测试多个芯片，并实现能反映FPGA功能仿真结果是否在真实FPGA芯片上逻辑功能相一致的FPGA芯片功能测试装置及方法。
为达到上述目的，本发明所采取的技术方案为：
一种FPGA芯片功能测试装置，包括上位机、PXIe机箱、高速数字I/O卡、PCB板、待测FPGA芯片，上位机与PXIe机箱连接，PXIe机箱内插有高速数字I/O卡，高速数字I/O卡通过PXIe总线进行相互通信，高速数字I/O卡与PCB板连接，其中PCB板内设有芯片封装插座，待测FPGA芯片放置在PCB板芯片插座上；
所述上位机内设有用于设定待测芯片引脚数量和引脚属性的引脚参数设定模块；用于设定高速数字I/O卡每个通道的输入和输出电压信号的配置模块；用于设定高速数字I/O卡和待测FPGA芯片相连接的通道引脚匹配模块；用于识别FPGA功能仿真测试时序图产生的芯片测试信号发生模块；用于发送芯片测试信号给高速数字I/O卡的测试信号发送模块；用于接收待测芯片引脚输出数据的反馈信号采集模块；用于同步发送和采集高速数字I/O卡测试信号的时序同步模块；用于根据反馈信号生成测试结果时序图并将其与预期的测试时序图作对比的测试结果对比模块；
PXIe机箱内设有可进行PXIe总线通信的背板；用于接收上位机发送的指令接收模块；通过PXIe总线把上位机的指令发送给高速数字I/O卡的指令输出模块；通过PXIe总线把高速数字I/O卡的反馈信号发送给上位机的指令反馈模块；其中指令输出模块和指令反馈模块均与上位机连接；
高速数字I/O卡通过PXIe总线接收上位机设定高速数字I/O卡每个通道的输入和输出电压信号配置信息；用于接收设定高速数字I/O卡和待测FPGA芯片相连接的通道引脚匹配信息；用于发送FPGA芯片测试时序信号；用于采集待测FPGA芯片的引脚反馈信号。
所述的上位机通过以太网线与PXIe机箱连接。
所述的高速数字I/O卡通过I/O线缆与PCB板连接。
所述的指令输出模块和指令反馈模块均经以太网线与上位机连接。
所述的PXIe机箱可采用多个进行分布式配置，同时测试多个待测FPGA芯片。
所述的PCB板的芯片封装插座内设有两个以上的引脚连接电路，用于对应连接待测芯片的一个引脚；设有通过I/O线缆与高速数字I/O卡连接的接口模块；设有发生时序的时钟源及外围电路，包括SRAM、E2PROM和Flash；设有用于FPGA芯片进行配置文件下载、备份和上传的下载器接口。
一种FPGA芯片功能测试方法，包括以下步骤：
步骤1：用户通过上位机内的引脚参数设定模块设定待测FPGA芯片的引脚参数，包括引脚数量和引脚属性；
步骤2：用户通过上位机内的配置模块设定高速数字I/O卡每个通道的输入和输出电压信号；
步骤3：用户通过上位机内的通道引脚匹配模块设定高速数字I/O卡的每个通道和待测FPGA芯片引脚的对应关系；
步骤4：用户通过上位机内的芯片测试信号发生模块识别FPGA时序仿真测试生成的时序数据转化为待测芯片的所有输入引脚生成测试时序信号；
步骤5：PXIe机箱通过指令接收模块经以太网线获取上位机发送的指令；
步骤6：PXIe机箱通过指令输出模块经PXIe总线将步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息传给高速数字I/O卡，PCB板内的待测FPGA芯片经I/O线缆获取高速数字I/O卡的步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息，使待测FPGA芯片的各个引脚设定为与高速数字I/O卡相匹配的相应通道；
步骤7：上位机通过时序同步模块和测试信号发送模块将步骤4中的芯片测试信号进行时序同步后发送给高速数字I/O卡，高速数字I/O卡根据芯片测试信号将相应的逻辑信号通过I/O线缆发送至PCB板上待测FPGA芯片的各输入引脚，同时高速数字I/O卡经I/O线缆读取待测FPGA芯片各输出引脚的逻辑信号，并通过指令反馈模块经以太网线反馈至上位机的反馈信号采集模块；
步骤8：上位机内的测试结果对比模块根据反馈信号生成测试结果时序数据并将其与预期的测试时序数据作对比，判断是否满足芯片时序信号要求。
本发明所取得的有益效果为：
本发明可实现分布式发送和采集信号，同时测试多个芯片，并实现能反映FPGA功能仿真结果是否在真实FPGA芯片上逻辑功能相一致。
附图说明
图1为FPGA芯片功能测试装置结构图；
图中：1、上位机；2、PXIe机箱；3、高速数字I/O卡；4、PCB板；5、待测FPGA芯片；6、以太网线；7、I/O线缆；8、PXIe总线；9、引脚参数设定模块；10、配置模块；11、通道引脚匹配模块；12、测试信号发生模块；13、测试信号发送模块；14、反馈信号采集模块；15、时序同步模块；16、测试结果对比模块；17、指令接收模块；18、指令输出模块；19、指令反馈模块。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
如图1所示，本发明所述FPGA芯片功能测试装置包括上位机1、PXIe机箱2、高速数字I/O卡3、PCB板4、待测FPGA芯片5，上位机1通过以太网线6与PXIe机箱2相连接，PXIe机箱2内插有高速数字I/O卡3，高速数字I/O卡3通过PXIe总线8进行相互通信，高速数字I/O卡3通过I/O线缆7与PCB板4相连接，其中PCB板4内设有芯片封装插座，待测FPGA芯片5放置在PCB板4芯片插座上。
上位机1内设有用于设定待测芯片引脚数量、引脚属性的引脚参数设定模块9；用于设定高速数字I/O卡3每个通道的输入和输出电压信号的配置模块10；用于设定高速数字I/O卡3和待测FPGA芯片5相连接的通道引脚匹配模块11；用于识别FPGA功能仿真测试时序数据产生的芯片测试信号发生模块12；用于发送芯片测试信号给高速数字I/O卡3的测试信号发送模块13；用于接收待测芯片引脚输出数据的反馈信号采集模块14；用于同步发送和采集高速数字I/O卡3测试信号的时序同步模块15；用于根据反馈信号生成测试结果时序数据并将其与预期的测试时序数据作对比的测试结果对比模块16。
PXIe机箱2内设有可进行PXIe总线8通信的背板；用于接收上位机1发送的指令接收模块17；通过PXIe总线8把上位机1的指令发送给高速数字I/O卡3的指令输出模块18；通过PXIe总线8把高速数字I/O卡3的反馈信号发送给上位机1的指令反馈模块19；其中指令输出模块18和指令反馈模块19均经以太网线6与上位机1相连接；可采用多个PXIe机箱2进行分布式配置，同时测试多个待测FPGA芯片5。
高速数字I/O卡3可通过PXIe总线8接收上位机1设定高速数字I/O卡3每个通道的输入和输出电压信号配置信息；用于接收设定高速数字I/O卡3和待测FPGA芯片5相连接的通道引脚匹配信息；用于发送FPGA芯片测试时序信号；用于采集待测FPGA芯片5的引脚反馈信号；其中高速数字I/O卡3通过I/O线缆7与PCB板4相连接。
PCB板4的芯片封装插座内设有两个以上的引脚连接电路，每个芯片引脚电路用于对应连接待测芯片的一个引脚；设有通过I/O线缆7与高速数字I/O卡3连接的接口模块；设有发生时序的时钟源及外围电路，包括但不限于SRAM，E2PROM，Flash等；用于FPGA芯片进行配置文件下载、备份和上传的下载器接口。
本发明还提出一种FPGA芯片功能测试方法，包括以下步骤：
步骤1：用户通过上位机1内的引脚参数设定模块9设定待测芯片5的引脚参数，包括引脚数量和引脚属性；
步骤2：用户通过上位机1内的配置模块10设定高速数字I/O卡3每个通道的输入和输出电压信号；
步骤3：用户通过上位机1内的通道引脚匹配模块11设定高速数字I/O卡3的每个通道和待测FPGA芯片引脚的对应关系；
步骤4：用户通过上位机1内的芯片测试信号发生模块12识别FPGA功能仿真测试时序图为待测芯片的所有输入引脚生成测试时序信号；
步骤5：PXIe机箱2通过指令接收模块17经以太网线6获取上位机1发送的指令；
步骤6：PXIe机箱2通过指令输出模块18经PXIe总线8将步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息传给高速数字I/O卡3，PCB板4内的待测FPGA芯片5经I/O线缆7获取高速数字I/O卡3的步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息，使待测FPGA芯片5的各个引脚设定为与高速数字I/O卡3相匹配的相应通道；
步骤7：上位机1通过时序同步模块15和测试信号发送模块13将步骤4中的芯片测试信号进行时序同步后发送给高速数字I/O卡3，高速数字I/O卡3根据芯片测试信号将相应的逻辑信号通过I/O线缆7发送至PCB板4上待测FPGA芯片5的各输入引脚，同时高速数字I/O卡3经I/O线缆读取待测FPGA芯片5各输出引脚的逻辑信号，并通过指令反馈模块19经以太网线6反馈至上位机1的反馈信号采集模块14；
步骤8：上位机1内的测试结果对比模块16根据反馈信号生成测试结果时序数据并将其与预期的测试时序数据作对比，判断是否满足芯片时序信号要求。

Claims (7)

1.一种FPGA芯片功能测试装置，其特征在于：包括上位机、PXIe机箱、高速数字I/O卡、PCB板、待测FPGA芯片，上位机与PXIe机箱连接，PXIe机箱内插有高速数字I/O卡，高速数字I/O卡通过PXIe总线进行相互通信，高速数字I/O卡与PCB板连接，其中PCB板内设有芯片封装插座，待测FPGA芯片放置在PCB板芯片插座上；
所述上位机内设有用于设定待测芯片引脚数量和引脚属性的引脚参数设定模块；用于设定高速数字I/O卡每个通道的输入和输出电压信号的配置模块；用于设定高速数字I/O卡和待测FPGA芯片相连接的通道引脚匹配模块；用于识别FPGA功能仿真测试时序图产生的芯片测试信号发生模块；用于发送芯片测试信号给高速数字I/O卡的测试信号发送模块；用于接收待测芯片引脚输出数据的反馈信号采集模块；用于同步发送和采集高速数字I/O卡测试信号的时序同步模块；用于根据反馈信号生成测试结果时序图并将其与预期的测试时序图作对比的测试结果对比模块；
PXIe机箱内设有可进行PXIe总线通信的背板；用于接收上位机发送的指令接收模块；通过PXIe总线把上位机的指令发送给高速数字I/O卡的指令输出模块；通过PXIe总线把高速数字I/O卡的反馈信号发送给上位机的指令反馈模块；其中指令输出模块和指令反馈模块均与上位机连接；
高速数字I/O卡通过PXIe总线接收上位机设定高速数字I/O卡每个通道的输入和输出电压信号配置信息；用于接收设定高速数字I/O卡和待测FPGA芯片相连接的通道引脚匹配信息；用于发送FPGA芯片测试时序信号；用于采集待测FPGA芯片的引脚反馈信号。
2.根据权利要求1所述的FPGA芯片功能测试装置，其特征在于：所述的上位机通过以太网线与PXIe机箱连接。
3.根据权利要求1所述的FPGA芯片功能测试装置，其特征在于：所述的高速数字I/O卡通过I/O线缆与PCB板连接。
4.根据权利要求1所述的FPGA芯片功能测试装置，其特征在于：所述的指令输出模块和指令反馈模块均经以太网线与上位机连接。
5.根据权利要求1所述的FPGA芯片功能测试装置，其特征在于：所述的PXIe机箱可采用多个进行分布式配置，同时测试多个待测FPGA芯片。
6.根据权利要求1所述的FPGA芯片功能测试装置，其特征在于：所述的PCB板的芯片封装插座内设有两个以上的引脚连接电路，用于对应连接待测芯片的一个引脚；设有通过I/O线缆与高速数字I/O卡连接的接口模块；设有发生时序的时钟源及外围电路，包括SRAM、E2PROM和Flash；设有用于FPGA芯片进行配置文件下载、备份和上传的下载器接口。
7.一种FPGA芯片功能测试方法，其特征在于：包括以下步骤：
步骤1：用户通过上位机内的引脚参数设定模块设定待测FPGA芯片的引脚参数，包括引脚数量和引脚属性；
步骤2：用户通过上位机内的配置模块设定高速数字I/O卡每个通道的输入和输出电压信号；
步骤3：用户通过上位机内的通道引脚匹配模块设定高速数字I/O卡的每个通道和待测FPGA芯片引脚的对应关系；
步骤4：用户通过上位机内的芯片测试信号发生模块识别FPGA时序仿真测试生成的时序数据转化为待测芯片的所有输入引脚生成测试时序信号；
步骤5：PXIe机箱通过指令接收模块经以太网线获取上位机发送的指令；
步骤6：PXIe机箱通过指令输出模块经PXIe总线将步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息传给高速数字I/O卡，PCB板内的待测FPGA芯片经I/O线缆获取高速数字I/O卡的步骤1、步骤2、步骤3的引脚参数信息、通道信号信息和通道引脚匹配信息，使待测FPGA芯片的各个引脚设定为与高速数字I/O卡相匹配的相应通道；
步骤7：上位机通过时序同步模块和测试信号发送模块将步骤4中的芯片测试信号进行时序同步后发送给高速数字I/O卡，高速数字I/O卡根据芯片测试信号将相应的逻辑信号通过I/O线缆发送至PCB板上待测FPGA芯片的各输入引脚，同时高速数字I/O卡经I/O线缆读取待测FPGA芯片各输出引脚的逻辑信号，并通过指令反馈模块经以太网线反馈至上位机的反馈信号采集模块；
步骤8：上位机内的测试结果对比模块根据反馈信号生成测试结果时序数据并将其与预期的测试时序数据作对比，判断是否满足芯片时序信号要求。
CN201811600702.8A 2018-12-26 2018-12-26 一种fpga芯片功能测试装置及方法 Pending CN109541445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811600702.8A CN109541445A (zh) 2018-12-26 2018-12-26 一种fpga芯片功能测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811600702.8A CN109541445A (zh) 2018-12-26 2018-12-26 一种fpga芯片功能测试装置及方法

Publications (1)

Publication Number Publication Date
CN109541445A true CN109541445A (zh) 2019-03-29

Family

ID=65857910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600702.8A Pending CN109541445A (zh) 2018-12-26 2018-12-26 一种fpga芯片功能测试装置及方法

Country Status (1)

Country Link
CN (1) CN109541445A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090039A (zh) * 2019-11-07 2020-05-01 上海精密计量测试研究所 Fpga功能测试方法及装置
CN111308942A (zh) * 2020-03-31 2020-06-19 中国科学技术大学 一种用于反场箍缩核聚变装置主动控制的信号获取与处理系统及方法
WO2021043239A1 (zh) * 2019-09-06 2021-03-11 中兴通讯股份有限公司 检测装置、检测系统及检测方法
CN113111616A (zh) * 2021-04-16 2021-07-13 北京信息科技大学 一种基于fpga的面向微处理器测试的仿真方法及装置
CN114062896A (zh) * 2021-11-11 2022-02-18 深圳市慧邦电子科技有限公司 一种集成电路的成品测试方法和存储介质
CN115980556A (zh) * 2023-03-21 2023-04-18 西安羚控电子科技有限公司 一种板卡测试方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636744A (zh) * 2012-04-24 2012-08-15 中国科学院空间科学与应用研究中心 一种检测fpga单粒子效应与其时序特性关系的装置及方法
CN103105578A (zh) * 2012-12-28 2013-05-15 苏州瀚瑞微电子有限公司 通用芯片测试系统
CN103472386A (zh) * 2013-09-26 2013-12-25 威海北洋电气集团股份有限公司 基于fpga的芯片测试装置及方法
CN105486999A (zh) * 2015-11-27 2016-04-13 中国电子科技集团公司第三十八研究所 基于pxi总线的边界扫描数字电路测试系统及其测试方法
CN106526454A (zh) * 2016-11-24 2017-03-22 上海精密计量测试研究所 一种基于ate的fpga配置芯片的测试方法
CN208126138U (zh) * 2017-10-26 2018-11-20 中国南方电网有限责任公司超高压输电公司天生桥局 一种基于fpga芯片平台的柔性直流输电系统仿真实验装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636744A (zh) * 2012-04-24 2012-08-15 中国科学院空间科学与应用研究中心 一种检测fpga单粒子效应与其时序特性关系的装置及方法
CN103105578A (zh) * 2012-12-28 2013-05-15 苏州瀚瑞微电子有限公司 通用芯片测试系统
CN103472386A (zh) * 2013-09-26 2013-12-25 威海北洋电气集团股份有限公司 基于fpga的芯片测试装置及方法
CN105486999A (zh) * 2015-11-27 2016-04-13 中国电子科技集团公司第三十八研究所 基于pxi总线的边界扫描数字电路测试系统及其测试方法
CN106526454A (zh) * 2016-11-24 2017-03-22 上海精密计量测试研究所 一种基于ate的fpga配置芯片的测试方法
CN208126138U (zh) * 2017-10-26 2018-11-20 中国南方电网有限责任公司超高压输电公司天生桥局 一种基于fpga芯片平台的柔性直流输电系统仿真实验装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021043239A1 (zh) * 2019-09-06 2021-03-11 中兴通讯股份有限公司 检测装置、检测系统及检测方法
CN111090039A (zh) * 2019-11-07 2020-05-01 上海精密计量测试研究所 Fpga功能测试方法及装置
CN111308942A (zh) * 2020-03-31 2020-06-19 中国科学技术大学 一种用于反场箍缩核聚变装置主动控制的信号获取与处理系统及方法
CN113111616A (zh) * 2021-04-16 2021-07-13 北京信息科技大学 一种基于fpga的面向微处理器测试的仿真方法及装置
CN113111616B (zh) * 2021-04-16 2023-04-18 北京信息科技大学 一种基于fpga的面向微处理器测试的仿真方法及装置
CN114062896A (zh) * 2021-11-11 2022-02-18 深圳市慧邦电子科技有限公司 一种集成电路的成品测试方法和存储介质
CN115980556A (zh) * 2023-03-21 2023-04-18 西安羚控电子科技有限公司 一种板卡测试方法及系统

Similar Documents

Publication Publication Date Title
CN109541445A (zh) 一种fpga芯片功能测试装置及方法
US10673723B2 (en) Systems and methods for dynamically reconfiguring automatic test equipment
CN115210589B (zh) 一种芯片测试装置及测试方法
CN106291336B (zh) 一种fpga测试配置码流实时下载方法及系统
KR101297513B1 (ko) 범용 프로토콜 엔진
KR101933723B1 (ko) 프로그램가능 프로토콜 발생기
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
EP1724599A1 (en) Test device with test parameter adaptation
CN107430168A (zh) 使用一体式连接器的系统调试
JP2013507610A5 (zh)
CN109815099A (zh) Jesd204b控制器的fpga验证方法
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
CN112306146B (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
CN106338679A (zh) 辅助测试装置、具有辅助测试装置的测试板及其测试方法
CN103472386B (zh) 基于fpga的芯片测试装置及方法
CN113407396B (zh) 一种基于ate芯片测试的同步方法和系统
CN105991358A (zh) 一种测试接口板流量的方法、装置、测试板及系统
CN1849520A (zh) 用于执行互连测试的方法和设备
CN107423179A (zh) 一种基于板间互连实现高速总线连通性测试的方法及装置
US8405415B2 (en) Test apparatus synchronous module and synchronous method
CN107728045A (zh) 基于Ultra‑Flex的FPGA测试方法
CN111090039A (zh) Fpga功能测试方法及装置
US20080307283A1 (en) Complex Pattern Generator for Analysis of High Speed Serial Streams
CN109739698A (zh) 一种针对sata信号质量的参数调整方法与系统
CN108280004A (zh) 一种sxm2 gpu链路测试板卡及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329