CN114062896A - 一种集成电路的成品测试方法和存储介质 - Google Patents

一种集成电路的成品测试方法和存储介质 Download PDF

Info

Publication number
CN114062896A
CN114062896A CN202111329871.4A CN202111329871A CN114062896A CN 114062896 A CN114062896 A CN 114062896A CN 202111329871 A CN202111329871 A CN 202111329871A CN 114062896 A CN114062896 A CN 114062896A
Authority
CN
China
Prior art keywords
parameters
simulation
pin
test board
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111329871.4A
Other languages
English (en)
Inventor
余泽江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huibang Electronic Technology Co ltd
Original Assignee
Shenzhen Huibang Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huibang Electronic Technology Co ltd filed Critical Shenzhen Huibang Electronic Technology Co ltd
Priority to CN202111329871.4A priority Critical patent/CN114062896A/zh
Publication of CN114062896A publication Critical patent/CN114062896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种集成电路的成品测试方法和存储介质，包括，预先获取集成电路的仿真电路，并确定仿真电路在运行时的运行参数和仿真引脚数据；将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据；获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，并基于所述电性参数确定运行误差；根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率。

Description

一种集成电路的成品测试方法和存储介质
技术领域
本发明涉及电路测试技术领域，特别涉及一种集成电路的成品测试方法和存储介质。
背景技术
目前，在集成电路的生产加工过程的不同阶段通常需要进行多次功能测试，以便在产品出厂前及时发现问题，提高集成电路产品的良品率。现有的集成电路测试仪器一般只能对指定功能进行测试，而集成电路在进行功能测试前的上电过程是由另外的上电设备进行控制的。一旦集成电路在上电过程出现问题，会对后续的功能测试产生影响，而由于测试语言的不同，后续功能测试的分析难以获知上电过程的故障原因。因此，如何对集成电路的上电过程以及后续的功能测试过程进行统一是目前亟待解决的问题。。
发明内容
本发明提供一种集成电路的成品测试方法和存储介质，用以解决上述集成电路的测试具有缺陷的情况。
一种集成电路的成品测试方法，包括：
预先获取集成电路的仿真电路，并确定仿真电路在运行时的运行参数和仿真引脚数据；
将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据；
获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，并基于所述电性参数确定运行误差；
根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率。
作为本发明的一种实施例：所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的运行参数和仿真引脚数据，包括：
获取所述仿真电路的电路原理图，确定所述仿真电路的运行原理；
根据所述运行原理，确定所述仿真电路的额定电压和额定电流；
根据所述电路原理图，在预设的电路仿真软件上进行电路仿真，生成仿真电路程序；
在所述电路仿真软件上对所述仿真电路程序的电压调节为所述额定电压和额定电流，并确定所述仿真电路程序在运行时的电路运行曲线，确定运行数据；
根据所述运行数据，确定所述仿真电路上每个元器件对应的芯片和芯片引脚，确定所述仿真电路程序在运行时，芯片引脚对应的仿真引脚参数。
作为本发明的一种实施例：所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的仿真引脚数据和仿真引脚参数，还包括：
设置模拟量开关，并将所述模拟量开关和集成电路连接后，对所述集成电路的进行模拟量调节，并获在调节为不同模拟量时，所述集成电路的运行参数和仿真参数；
在所述集成电路的集成电路板的输入端和输出端，均连接三相锁存器，进行数据锁定；
根据所述数据锁定，分别构建基于运行参数的运行参数模型和仿真引脚参数的引脚参数模型，
根据所述运行参数模型和引脚参数模型，确定仿真引脚数据和仿真引脚参数。
作为本发明的一种实施例：所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，包括：
获取调试设备，并在所述调试设备上配调试接口；
将所述调试设备和成品测试板通过所述调试接口进行连接；
设定所述调试设备的输出参数为所述运行参数中成品测试板的输入参数；
依次获取所述成品测试板上每个芯片引脚的实时参数；
对所述实时参数按照时间顺序进行统计，确定第一引脚数据；
设定成品测试板中元器件的实时参数为所述运行参数，并依次确定所述成品测试板上每个芯片引脚的动态参数；
对所述动态参数进行统计，确定第二引脚数据；
将所述第一引脚数据作为启动引脚数据，所述第二引脚数据作为运行引脚数据。
作为本发明的一种实施例：所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，还包括：
预先通过所述调试设备向所述集成电路发出脉冲信号；
根据所述脉冲信号依次获取所述成品测试板上每个元器件和芯片引脚的反馈信号；
根据所述反馈信号，判断每个元器件和芯片引脚的连接状态；其中，
所述连接状态包括接通和断路；
当所述连接状态为接通时，将对应的元器件和芯片引脚设置为有效节点，并授权所述调试设备的在所述有效节点的测试权限；
当所述连接状态为断路时，将所述成品测试板的短路信息进行统计，并直接记录为不合格集成电路。
作为本发明的一种实施例：所述获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，包括：
根据所述元器件信息，构建基于GIS网格的电性参数统计网络；其中，
所述元器件信息在所述GIS网格上均存在唯一标识；
将所述成品测试板上元器件的依次通过红外探头进行接触；
收集所述红外探头的在不同电压下的红外信息；
根据所述红外信息建立所述成品测试板上不同元器件的曲线模型；
根据所述曲线模型，确定所述成品测试板上不同元器件的波动信息；
根据所述波动信息，计算波动强度，并将所述波动强度作为电性参数。
作为本发明的一种实施例：所述基于所述电性参数确定运行误差，包括：
获取所述电性参数，计算所述电性参数下成品测试板的信噪比，在确定所述信噪比小于预设信噪比时，对所述电性参数下的成品测试板进行降噪处理，根据所述降噪处理后的电性参数控制所述成品测试板进行相应的显示；
所述计算所述电性参数下的成品测试板，包括：
计算所述电性参数下的成品测试板的幅度A：
Figure BDA0003348380780000051
其中，E1为电性参数下的成品测试板中有效信号的功率；E2为电性参数下的成品测试板中噪声的功率；M为电性参数下的成品测试板信号节点的数量；uj为第j个信号节点处的能量；
Figure BDA0003348380780000052
为信号节点的平均能量；
根据所述电性参数下的成品测试板的幅度A，计算所述电性参数下的成品测试板的运行误差T：
Figure BDA0003348380780000053
其中，ε为各个信号节点中噪声的方差；t为电性参数下的成品测试板的传输时长；χ1为电性参数下的成品测试板中有效信号的振动频率；χ2为电性参数下的成品测试板中噪声的振动频率。
作为本发明的一种实施例：所述根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率，包括：
获取所述仿真引脚参数，并根据所述运行误差，对所述仿真引脚参数进行调节，确定调节系数；
根据所述调节系数，确定所述仿真引脚参数调节后的调节参数；
将所述调节参数通过马氏距离和相关算法进行计算，获取距离值和相关值；
依次获取所述成品测试板上每个元器件的距离值和相关值，并计算距离值的方差和相关值方差的比值，确定百分比；
将所述百分比作为合格率。
作为本发明的一种实施例：所述确定集成电路的合格率，还包括：
据如下公式计算所述距离值和相关值中的数据可信值：
Figure BDA0003348380780000061
其中，η表示所述距离值和相关值的可信值，且取值范围为[0,1]；δ表示可信因子；α表示所述距离值；γ表示距离值对应的元器件的标准参数；μ表示所述相关之；ω表示所述相关值对应的元器件的标准参数；β表示所述距离值和相关值的权重系数；ρ表示所述距离值和相关值的特征参数；θ表示所述距离值和相关值的平均值；σ表示所述距离值和相关值的期望和；
根据如下公式计算对确定数据可信值的准确率：
Figure BDA0003348380780000062
其中，
Figure BDA0003348380780000063
表示所述数据可信值的准确率，且取值范围为[0.1]；τ表示所述数据可信值的比重；ζ表示所述数据可信值的数据总量；υ表示所述数据可信值的总量；λ表示数据可信值的期望值；η表示数据可信值的全局比值，且取值范围为[0,1]；
将所述数据可信值的准确率带入每个元器件的测试引脚参数，确定每个引脚合格率；
根据每个引脚的合格率，确定集成电路的合格率。
一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述方法中任意一项所述的集成电路上电测试方法。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1为本发明实施例中一种集成电路的成品测试方法的方法流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如附图1所示，本发明为一种集成电路的成品测试方法，包括：
预先获取集成电路的仿真电路，并确定仿真电路在运行时的运行参数和仿真引脚数据；
将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据；
获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，并基于所述电性参数确定运行误差；
根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率。
上述技术方案的原理在于：本发明在进行成品测试的时候，与现有技术不同，本发明时借助于仿真电路确定集成电路运行时的理想参数；借助调试设备，进行实时上电检测，确定集成电路的实时测试数据；借助与集成电路的成品测试电路板上的元器件的电性参数，确定实际参数和理想参数的误差。最后基于带入误差后的匹配运算，确定集成电路的成品电路板的合格率。
上述技术方案的有意效果在于：本发明更加符合电路的实际状况，相对于现有技术，测试更加繁杂，但是测试的精度更加精确。
作为本发明的一种实施例：所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的运行参数和仿真引脚数据，包括：
获取所述仿真电路的电路原理图，确定所述仿真电路的运行原理；
根据所述运行原理，确定所述仿真电路的额定电压和额定电流；
根据所述电路原理图，在预设的电路仿真软件上进行电路仿真，生成仿真电路程序；
在所述电路仿真软件上对所述仿真电路程序的电压调节为所述额定电压和额定电流，并确定所述仿真电路程序在运行时的电路运行曲线，确定运行数据；
根据所述运行数据，确定所述仿真电路上每个元器件对应的芯片和芯片引脚，确定所述仿真电路程序在运行时，芯片引脚对应的仿真引脚参数。
作为本发明的一种实施例：所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的仿真引脚数据和仿真引脚参数，还包括：
设置模拟量开关，并将所述模拟量开关和集成电路连接后，对所述集成电路的进行模拟量调节，并获在调节为不同模拟量时，所述集成电路的运行参数和仿真参数；
在所述集成电路的集成电路板的输入端和输出端，均连接三相锁存器，进行数据锁定；
根据所述数据锁定，分别构建基于运行参数的运行参数模型和仿真引脚参数的引脚参数模型，
根据所述运行参数模型和引脚参数模型，确定仿真引脚数据和仿真引脚参数。
作为本发明的一种实施例：所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，包括：
获取调试设备，并在所述调试设备上配调试接口；
将所述调试设备和成品测试板通过所述调试接口进行连接；
设定所述调试设备的输出参数为所述运行参数中成品测试板的输入参数；
依次获取所述成品测试板上每个芯片引脚的实时参数；
对所述实时参数按照时间顺序进行统计，确定第一引脚数据；
设定成品测试板中元器件的实时参数为所述运行参数，并依次确定所述成品测试板上每个芯片引脚的动态参数；
对所述动态参数进行统计，确定第二引脚数据；
将所述第一引脚数据作为启动引脚数据，所述第二引脚数据作为运行引脚数据。
作为本发明的一种实施例：所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，还包括：
预先通过所述调试设备向所述集成电路发出脉冲信号；
根据所述脉冲信号依次获取所述成品测试板上每个元器件和芯片引脚的反馈信号；
根据所述反馈信号，判断每个元器件和芯片引脚的连接状态；其中，
所述连接状态包括接通和断路；
当所述连接状态为接通时，将对应的元器件和芯片引脚设置为有效节点，并授权所述调试设备的在所述有效节点的测试权限；
当所述连接状态为断路时，将所述成品测试板的短路信息进行统计，并直接记录为不合格集成电路。
作为本发明的一种实施例：所述获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，包括：
根据所述元器件信息，构建基于GIS网格的电性参数统计网络；
其中，
所述元器件信息在所述GIS网格上均存在唯一标识；
将所述成品测试板上元器件的依次通过红外探头进行接触；
收集所述红外探头的在不同电压下的红外信息；
根据所述红外信息建立所述成品测试板上不同元器件的曲线模型；
根据所述曲线模型，确定所述成品测试板上不同元器件的波动信息；
根据所述波动信息，计算波动强度，并将所述波动强度作为电性参数。
作为本发明的一种实施例：所述基于所述电性参数确定运行误差，包括：
获取所述电性参数，计算所述电性参数下成品测试板的信噪比，在确定所述信噪比小于预设信噪比时，对所述电性参数下的成品测试板进行降噪处理，根据所述降噪处理后的电性参数控制所述成品测试板进行相应的显示；
所述计算所述电性参数下的成品测试板，包括：
计算所述电性参数下的成品测试板的幅度A：
Figure BDA0003348380780000111
其中，E1为电性参数下的成品测试板中有效信号的功率；E2为电性参数下的成品测试板中噪声的功率；M为电性参数下的成品测试板信号节点的数量；uj为第j个信号节点处的能量；
Figure BDA0003348380780000112
为信号节点的平均能量；
根据所述电性参数下的成品测试板的幅度A，计算所述电性参数下的成品测试板的运行误差T：
Figure BDA0003348380780000121
其中，ε为各个信号节点中噪声的方差；t为电性参数下的成品测试板的传输时长；χ1为电性参数下的成品测试板中有效信号的振动频率；χ2为电性参数下的成品测试板中噪声的振动频率。
作为本发明的一种实施例：所述根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率，包括：
获取所述仿真引脚参数，并根据所述运行误差，对所述仿真引脚参数进行调节，确定调节系数；
根据所述调节系数，确定所述仿真引脚参数调节后的调节参数；
将所述调节参数通过马氏距离和相关算法进行计算，获取距离值和相关值；
依次获取所述成品测试板上每个元器件的距离值和相关值，并计算距离值的方差和相关值方差的比值，确定百分比；
将所述百分比作为合格率。
作为本发明的一种实施例：所述确定集成电路的合格率，还包括：
跟据如下公式计算所述距离值和相关值中的数据可信值：
Figure BDA0003348380780000122
其中，η表示所述距离值和相关值的可信值，且取值范围为[0,1]；δ表示可信因子；α表示所述距离值；γ表示距离值对应的元器件的标准参数；μ表示所述相关之；ω表示所述相关值对应的元器件的标准参数；β表示所述距离值和相关值的权重系数；ρ表示所述距离值和相关值的特征参数；θ表示所述距离值和相关值的平均值；σ表示所述距离值和相关值的期望和；
根据如下公式计算对确定数据可信值的准确率：
Figure BDA0003348380780000131
其中，
Figure BDA0003348380780000132
表示所述数据可信值的准确率，且取值范围为[0.1]；τ表示所述数据可信值的比重；ζ表示所述数据可信值的数据总量；υ表示所述数据可信值的总量；λ表示数据可信值的期望值；η表示数据可信值的全局比值，且取值范围为[0,1]；
将所述数据可信值的准确率带入每个元器件的测试引脚参数，确定每个引脚合格率；
根据每个引脚的合格率，确定集成电路的合格率。
一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述方法中任意一项所述的集成电路上电测试方法。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种集成电路的成品测试方法，其特征在于，包括：
预先获取集成电路的仿真电路，并确定仿真电路在运行时的运行参数和仿真引脚数据；
将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据；
获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，并基于所述电性参数确定运行误差；
根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率。
2.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的运行参数和仿真引脚数据，包括：
获取所述仿真电路的电路原理图，确定所述仿真电路的运行原理；
根据所述运行原理，确定所述仿真电路的额定电压和额定电流；
根据所述电路原理图，在预设的电路仿真软件上进行电路仿真，生成仿真电路程序；
在所述电路仿真软件上对所述仿真电路程序的电压调节为所述额定电压和额定电流，并确定所述仿真电路程序在运行时的电路运行曲线，确定运行数据；
根据所述运行数据，确定所述仿真电路上每个元器件对应的芯片和芯片引脚，确定所述仿真电路程序在运行时，芯片引脚对应的仿真引脚参数。
3.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述预先获取集成电路的仿真电路，并确定仿真电路在运行时集成电路的仿真引脚数据和仿真引脚参数，还包括：
设置模拟量开关，并将所述模拟量开关和集成电路连接后，对所述集成电路的进行模拟量调节，并获在调节为不同模拟量时，所述集成电路的运行参数和仿真参数；
在所述集成电路的集成电路板的输入端和输出端，均连接三相锁存器，进行数据锁定；
根据所述数据锁定，分别构建基于运行参数的运行参数模型和仿真引脚参数的引脚参数模型，
根据所述运行参数模型和引脚参数模型，确定仿真引脚数据和仿真引脚参数。
4.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，包括：
获取调试设备，并在所述调试设备上配调试接口；
将所述调试设备和成品测试板通过所述调试接口进行连接；
设定所述调试设备的输出参数为所述运行参数中成品测试板的输入参数；
依次获取所述成品测试板上每个芯片引脚的实时参数；
对所述实时参数按照时间顺序进行统计，确定第一引脚数据；
设定成品测试板中元器件的实时参数为所述运行参数，并依次确定所述成品测试板上每个芯片引脚的动态参数；
对所述动态参数进行统计，确定第二引脚数据；
将所述第一引脚数据作为启动引脚数据，所述第二引脚数据作为运行引脚数据。
5.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述将集成电路的成品测试板与调试设备连接，并设定所述调试设备采用所述运行参数进行电路测试，获取测试引脚数据，还包括：
预先通过所述调试设备向所述集成电路发出脉冲信号；
根据所述脉冲信号依次获取所述成品测试板上每个元器件和芯片引脚的反馈信号；
根据所述反馈信号，判断每个元器件和芯片引脚的连接状态；其中，
所述连接状态包括接通和断路；
当所述连接状态为接通时，将对应的元器件和芯片引脚设置为有效节点，并授权所述调试设备的在所述有效节点的测试权限；
当所述连接状态为断路时，将所述成品测试板的短路信息进行统计，并直接记录为不合格集成电路。
6.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述获取所述成品测试板上元器件信息，计算所述成品测试板的电性参数，包括：
根据所述元器件信息，构建基于GIS网格的电性参数统计网络；其中，
所述元器件信息在所述GIS网格上均存在唯一标识；
将所述成品测试板上元器件的依次通过红外探头进行接触；
收集所述红外探头的在不同电压下的红外信息；
根据所述红外信息建立所述成品测试板上不同元器件的曲线模型；
根据所述曲线模型，确定所述成品测试板上不同元器件的波动信息；
根据所述波动信息，计算波动强度，并将所述波动强度作为电性参数。
7.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述基于所述电性参数确定运行误差，包括：
获取所述电性参数，计算所述电性参数下成品测试板的信噪比，在确定所述信噪比小于预设信噪比时，对所述电性参数下的成品测试板进行降噪处理，根据所述降噪处理后的电性参数控制所述成品测试板进行相应的显示；
所述计算所述电性参数下的成品测试板，包括：
计算所述电性参数下的成品测试板的幅度A：
Figure FDA0003348380770000041
其中，E1为电性参数下的成品测试板中有效信号的功率；E2为电性参数下的成品测试板中噪声的功率；M为电性参数下的成品测试板信号节点的数量；uj为第j个信号节点处的能量；u为信号节点的平均能量；
根据所述电性参数下的成品测试板的幅度A，计算所述电性参数下的成品测试板的运行误差T：
Figure FDA0003348380770000042
其中，ε为各个信号节点中噪声的方差；t为电性参数下的成品测试板的传输时长；χ1为电性参数下的成品测试板中有效信号的振动频率；χ2为电性参数下的成品测试板中噪声的振动频率。
8.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述根据将所述运行误差带入所述仿真引脚参数后，与所述测试引脚参数进行匹配运算，确定集成电路的合格率，包括：
获取所述仿真引脚参数，并根据所述运行误差，对所述仿真引脚参数进行调节，确定调节系数；
根据所述调节系数，确定所述仿真引脚参数调节后的调节参数；
将所述调节参数通过马氏距离和相关算法进行计算，获取距离值和相关值；
依次获取所述成品测试板上每个元器件的距离值和相关值，并计算距离值的方差和相关值方差的比值，确定百分比；
将所述百分比作为合格率。
9.如权利要求1所述的一种集成电路的成品测试方法，其特征在于，所述确定集成电路的合格率，还包括：
跟据如下公式计算所述距离值和相关值中的数据可信值：
Figure FDA0003348380770000051
其中，η表示所述距离值和相关值的可信值，且取值范围为[0,1]；δ表示可信因子；α表示所述距离值；γ表示距离值对应的元器件的标准参数；μ表示所述相关之；ω表示所述相关值对应的元器件的标准参数；β表示所述距离值和相关值的权重系数；ρ表示所述距离值和相关值的特征参数；θ表示所述距离值和相关值的平均值；σ表示所述距离值和相关值的期望和；
根据如下公式计算对确定数据可信值的准确率：
Figure FDA0003348380770000061
其中，
Figure FDA0003348380770000062
表示所述数据可信值的准确率，且取值范围为[0.1]；τ表示所述数据可信值的比重；ζ表示所述数据可信值的数据总量；υ表示所述数据可信值的总量；λ表示数据可信值的期望值；η表示数据可信值的全局比值，且取值范围为[0,1]；
将所述数据可信值的准确率带入每个元器件的测试引脚参数，确定每个引脚合格率；
根据每个引脚的合格率，确定集成电路的合格率。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-9中任意一项所述的集成电路上电测试方法。
CN202111329871.4A 2021-11-11 2021-11-11 一种集成电路的成品测试方法和存储介质 Pending CN114062896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111329871.4A CN114062896A (zh) 2021-11-11 2021-11-11 一种集成电路的成品测试方法和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111329871.4A CN114062896A (zh) 2021-11-11 2021-11-11 一种集成电路的成品测试方法和存储介质

Publications (1)

Publication Number Publication Date
CN114062896A true CN114062896A (zh) 2022-02-18

Family

ID=80274863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111329871.4A Pending CN114062896A (zh) 2021-11-11 2021-11-11 一种集成电路的成品测试方法和存储介质

Country Status (1)

Country Link
CN (1) CN114062896A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130501A1 (en) * 2000-03-02 2001-09-05 Texas Instruments Incorporated Dynamically configurable debut port for concurrent support of debug functions from multiple data processing cores
US20040019827A1 (en) * 2002-07-24 2004-01-29 Infineon Technologies Ag Emulation interface system
CN101675349A (zh) * 2007-05-02 2010-03-17 Nxp股份有限公司 Ic测试方法和设备
CN102314532A (zh) * 2010-07-02 2012-01-11 中兴通讯股份有限公司 一种ibis模型验证方法和系统
CN103105571A (zh) * 2013-01-24 2013-05-15 东南大学 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法
CN104849647A (zh) * 2014-02-17 2015-08-19 飞思卡尔半导体公司 对于电路可靠性老化的方法和装置
CN105973619A (zh) * 2016-04-27 2016-09-28 厦门大学 结构健康监测系统下基于影响线的桥梁局部损伤识别方法
CN107301884A (zh) * 2017-07-24 2017-10-27 哈尔滨工程大学 一种混合式核电站故障诊断方法
CN207488443U (zh) * 2017-10-10 2018-06-12 西安微电子技术研究所 一种直压式射频集成电路测试治具
CN109541445A (zh) * 2018-12-26 2019-03-29 中核控制系统工程有限公司 一种fpga芯片功能测试装置及方法
CN109633419A (zh) * 2018-11-06 2019-04-16 珠海欧比特宇航科技股份有限公司 一种基于ate的芯片测试方法
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN111191409A (zh) * 2018-10-25 2020-05-22 浙江宇视科技有限公司 芯片内部硅片管脚信号仿真方法及装置
CN111461202A (zh) * 2020-03-30 2020-07-28 上海尽星生物科技有限责任公司 甲状腺结节超声图像实时识别方法及装置
CN112285538A (zh) * 2020-10-30 2021-01-29 国核自仪系统工程有限公司 芯片测试方法及系统
CN113466650A (zh) * 2021-07-06 2021-10-01 中国科学院国家空间科学中心 一种用于检测半导体器件硬缺陷故障点的定位装置及方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130501A1 (en) * 2000-03-02 2001-09-05 Texas Instruments Incorporated Dynamically configurable debut port for concurrent support of debug functions from multiple data processing cores
US20040019827A1 (en) * 2002-07-24 2004-01-29 Infineon Technologies Ag Emulation interface system
CN101675349A (zh) * 2007-05-02 2010-03-17 Nxp股份有限公司 Ic测试方法和设备
CN102314532A (zh) * 2010-07-02 2012-01-11 中兴通讯股份有限公司 一种ibis模型验证方法和系统
CN103105571A (zh) * 2013-01-24 2013-05-15 东南大学 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法
CN104849647A (zh) * 2014-02-17 2015-08-19 飞思卡尔半导体公司 对于电路可靠性老化的方法和装置
CN105973619A (zh) * 2016-04-27 2016-09-28 厦门大学 结构健康监测系统下基于影响线的桥梁局部损伤识别方法
CN107301884A (zh) * 2017-07-24 2017-10-27 哈尔滨工程大学 一种混合式核电站故障诊断方法
CN207488443U (zh) * 2017-10-10 2018-06-12 西安微电子技术研究所 一种直压式射频集成电路测试治具
CN111191409A (zh) * 2018-10-25 2020-05-22 浙江宇视科技有限公司 芯片内部硅片管脚信号仿真方法及装置
CN109633419A (zh) * 2018-11-06 2019-04-16 珠海欧比特宇航科技股份有限公司 一种基于ate的芯片测试方法
CN109541445A (zh) * 2018-12-26 2019-03-29 中核控制系统工程有限公司 一种fpga芯片功能测试装置及方法
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN111461202A (zh) * 2020-03-30 2020-07-28 上海尽星生物科技有限责任公司 甲状腺结节超声图像实时识别方法及装置
CN112285538A (zh) * 2020-10-30 2021-01-29 国核自仪系统工程有限公司 芯片测试方法及系统
CN113466650A (zh) * 2021-07-06 2021-10-01 中国科学院国家空间科学中心 一种用于检测半导体器件硬缺陷故障点的定位装置及方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
WANG, Y (WANG, YI): "A Low Power Consumption BIST Testing Technology Based On Heavy Input", PROCEEDINGS OF THE 3RD INTERNATIONAL CONFERENCE ON ANTI-COUNTERFEITING, SECURITY, AND IDENTIFICATION IN COMMUNICATION, 1 January 2009 (2009-01-01) *
牛爽: "基于FPGA的数字IC逻辑功能测试仪研制", 中国优秀硕士学位论文全文数据库信息科技辑, no. 04, 15 April 2021 (2021-04-15) *
王博;周雒维;蔡杰;罗全明;杜雄;: "一种提高IGBT行为模型暂态精度的模型参数校正方法", 中国电机工程学报, no. 14, 21 March 2018 (2018-03-21) *
王占选;陈嘉恒;王晴;: "基于仿真的电路板级故障诊断测试方法", 计算机测量与控制, no. 01, 25 January 2020 (2020-01-25) *

Similar Documents

Publication Publication Date Title
Variyam et al. Prediction of analog performance parameters using fast transient testing
CN106529090B (zh) 一种航天电子类产品可靠性评估方法
US8862426B2 (en) Method and test system for fast determination of parameter variation statistics
US9739827B1 (en) Automated waveform analysis using a parallel automated development system
Variyam et al. Specification-driven test generation for analog circuits
US20020072872A1 (en) Method for diagnosing process parameter variations from measurements in analog circuits
CN102749604B (zh) 测试设备自动校准仪、校准系统及校准方法
US7888947B2 (en) Calibrating automatic test equipment
US7640477B2 (en) Calibration system that can be utilized with a plurality of test system topologies
Gu Challenges in post-silicon validation of high-speed I/O links
Maiden et al. Using artificial neural networks or Lagrange interpolation to characterize the faults in an analog circuit: An experimental study
US20020194560A1 (en) Method of and apparatus for testing a serial differential/mixed signal device
CN115792583B (zh) 一种车规级芯片的测试方法、装置、设备及介质
CN107765202A (zh) 集成电路测试系统中交流测量单元的在线校准系统及方法
RU2430406C2 (ru) Автоматизированная система диагностирования цифровых устройств
CN114062896A (zh) 一种集成电路的成品测试方法和存储介质
CN104049142A (zh) 用于rf频率/功率测量的ate数字通道
US10955464B2 (en) Health monitoring of a circuit
CN106019021B (zh) 电子设备测试装置的通用测试工装及其测试方法
US11821948B2 (en) Measurement system and method of measuring a device under test
Gomes et al. Minimal length diagnostic tests for analog circuits using test history
CN116611378A (zh) 电路模型的仿真模拟方法及装置、计算机设备和存储介质
US7848911B2 (en) Method of determining measurement uncertainties using circuit simulation
US6101458A (en) Automatic ranging apparatus and method for precise integrated circuit current measurements
CN107861055B (zh) 集成电路动态输出性能测定方法、装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination