CN113407396B - 一种基于ate芯片测试的同步方法和系统 - Google Patents

一种基于ate芯片测试的同步方法和系统 Download PDF

Info

Publication number
CN113407396B
CN113407396B CN202110648250.6A CN202110648250A CN113407396B CN 113407396 B CN113407396 B CN 113407396B CN 202110648250 A CN202110648250 A CN 202110648250A CN 113407396 B CN113407396 B CN 113407396B
Authority
CN
China
Prior art keywords
fpga
chip
test
main control
chip test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110648250.6A
Other languages
English (en)
Other versions
CN113407396A (zh
Inventor
邬刚
莫保健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Acceleration Technology Co ltd
Original Assignee
Hangzhou Acceleration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Acceleration Technology Co ltd filed Critical Hangzhou Acceleration Technology Co ltd
Priority to CN202110648250.6A priority Critical patent/CN113407396B/zh
Publication of CN113407396A publication Critical patent/CN113407396A/zh
Application granted granted Critical
Publication of CN113407396B publication Critical patent/CN113407396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及ATE芯片测试技术，公开了一种基于ATE芯片测试的同步方法和系统，其包括主控CPU下发芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至业务板，业务板上的FPGA芯片测试执行模块同步启动测试；业务板FPGA芯片测试执行模块进行测试程序的运行；业务板FPGA芯片测试执行模块对芯片测试结果进行判断，成功则测试结果信号置高，否则测试结果信号置低；FPGA芯片测试执行模块将测试结果通过背板同步至主控板FPGA的同步控制模块；本发明通过减少ATE设备在芯片过程中数据采集与数据分析的时间，将部分测试结果判断动作放在业务板中实现，从而提高芯片测试效率，降低测试成本。

Description

一种基于ATE芯片测试的同步方法和系统
技术领域
本发明涉及ATE芯片测试技术，尤其涉及了一种基于ATE芯片测试的同步方法和系统。
背景技术
对于ATE(Automatic Test Equipment，自动测试设备)：集成了大量的硬件组件，TMU组件可以代替示波器，PMU组件可以代替万用表等；兼容一种高等语言，可以通过编程实现自动化控制；可以轻易的发送任何想要的激励。
芯片测效率是ATE设备的重要指标之一，芯片测试过程中，若每次测试都需要对每块业务板中测试程序执行结果进行采集与分析，则需要耗费大量的时间，大大影响芯片的测试效率。
例如专利名称，一种基于ATE的MCU/SOC芯片的测试方法；专利申请号：CN201410708882.7；申请日为：2014-11-28；专利中记载了一种基于ATE的MCU/SOC芯片的测试方法，该方法将ATE作为基础平台，通过自定的通信协议，实现ATE与其他器件的可靠通信。测试开始后，ATE通过协议发送指令1和激励1给待测器件，自动记录测试数据1，再发送指令2和激励2给待测器件，自动记录测试数据2，直到完成所有项目测试。
现有技术对于每次测试都需要对每块业务板中测试程序执行结果进行采集与分析，则需要耗费大量的时间，大大影响芯片的测试效率。
发明内容
本发明针对现有技术的ATE芯片每次测试需要对每块业务板中测试程序执行结果进行采集与分析，则需要耗费大量时间，影响芯片测试效率缺点，提供了一种基于ATE芯片测试的同步方法和系统。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种基于ATE芯片测试的同步系统，包括主控板、N个业务板和背板，其中N为正整数；业务板通过背板与主控板通信；主控板包括主控CPU和主控FPGA，业务板包括业务板FPGA，业务板FPGA包括FPGA芯片测试执行模块，主控CPU的主程序发送芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至FPGA芯片测试执行模块。通过在业务板的业务板FPGA上设置FPGA芯片测试执行模块，将芯片测试结果判断动作在业务板中同步实现，从而提高ATE进行芯片测试时的测试效率，同时降低测试成本。
作为优选，主控FPGA包括FPGA同步控制模块，FPGA同步控制模块包括同步寄存器和同步控制器；同步寄存器选择同步控制器的输入，即需要同步的业务板组合。
在主控FPGA设置同步寄存器，能够很好地实现多块业务板测试结果的相互同步，只需要在测试程序运行前设置相关的同步寄存器，从而达到多块业务板测试结果互相同步。
作为优选，同步控制器与业务板相互对应。同步控制器与业务板一一对应，能够很好地保证芯片测试过程中的同步性。
作为优选，同步寄存器为N bit位，每1bit控制一个业务板。
作为优选，同步控制器包括非门和与门；同步寄存器的信号通过非门，同业务板的芯片测试结果取或；取或后的结果与业务板的芯片测试结果取与。同步控制器的设计能够保证在对业务板进行测试时，保证了测试业务板的可选性，也就是进行任意组合的业务板进行测试。
作为优选，FPGA通信管理模块，FPGA通信管理模块与背板进行通信。
一种基于ATE芯片测试的同步方法，包括ATE芯片测试的同步系统，其同步方法为，
测试启动，主控CPU下发芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至业务板，业务板上的FPGA芯片测试执行模块同步启动芯片测试；
测试运行，业务板FPGA的FPGA芯片测试执行模块进行芯片测试程序的运行；
芯片测试结果确定，业务板FPGA的FPGA芯片测试执行模块对芯片测试结果进行判断，成功则芯片测试结果信号置高，否则芯片测试结果信号置低；
测试结果同步，FPGA芯片测试执行模块将芯片测试结果同步至主控板FPGA的同步控制模块。
作为优选，还包括测试结果分析，主控板FPGA对业务板的芯片测试结果进行同步，并确定多块业务板芯片测试结果。
作为优选，测试结果分析，主控板FPGA接收的测试结果信号与预设的同步寄存器按位取或获得结果信号，结果信号是否全为高电平，若全为高电平则业务板芯片测试成功；否则业务板芯片测试失败，并反馈测试结果至对应业务板FPGA。
作为优选，测试程序为带FPGA测试指令的测试程序；若芯片测试结果成功，业务板FPGA继续执行后续测试程序；若芯片测试结果失败，业务板FPGA将芯片测试结果反馈至主控CPU的主程序。
本发明由于采用了以上技术方案，具有显著的技术效果：
通过在业务板上设置FPGA芯片测试执行模块，将测试结果判断动作放在业务板中同步实现，从而提高芯片测试效率，降低测试成本。
在主控FPGA设置同步寄存器，能够很好地实现多块业务板测试结果的相互同步，只需要在测试程序运行前设置相关的同步寄存器，从而达到多块业务板测试结果互相同步。每个业务卡执行芯片测试程序结束后，直接将测试结果通过物理连线的方式同步至主控板FPGA中，再由主控板将同步后的芯片测试结果通过物理连线的方式传回至各个业务板的FPGA，业务板上的测试程序根据同步后的结果获取整个测试系统中所业务板的测试情况，从而根据测试结果执行后续相应的测试动作。
本发明的同步方法能有效的节省主控CPU采集测试数据的时间，更快的完成业务板之间测试结果的互相同步，芯片测试时间短，芯片测试效率高。
附图说明
图1是本发明的系统图。
图2是本发明的系统图。
图3是本发明的同步控制器电路图。
图4是本发明的测试流程图。
图5是本发明的实施例测试流程图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
实施例1
一种基于ATE芯片测试的同步系统，包括主控板、N个业务板和背板，其中N为正整数；业务板通过背板与主控板通信；主控板包括主控CPU和主控FPGA，业务板包括业务板FPGA，业务板FPGA包括FPGA芯片测试执行模块；主控CPU的主程序发送芯片测试程序至主控FPGA，主控FPGA发送测试程序至FPGA芯片测试执行模块，主控FPGA发送测试程序至FPGA芯片测试执行模块。
通过在业务板FPGA上设置FPGA芯片测试执行模块，将测试结果判断动作在业务板中同步实现，从而提高芯片测试效率，降低测试成本。
主控板FPGA包括FPGA通信管理模块，FPGA通信管理模块与背板进行通信。背板通过高速接口将主控板与各个业务板连接在一起进行通信；背板通过通信背板连接器与主控板连接。主控板与各业务板件设置有物理连线。
主控FPGA包括FPGA同步控制模块，FPGA同步控制模块包括同步寄存器和同步控制器；同步寄存器选择同步控制器的输入，即需要同步的业务板组合。
在主控FPGA设置同步寄存器，能够很好地实现多块业务板测试结果的相互同步，只需要在测试程序运行前设置相关的同步寄存器，从而达到多块业务板测试结果互相同步。
同步控制器与业务板相互对应。同步控制器与业务板一一对应，能够很好地保证芯片测试过程中的同步性。
同步控制器包括非门和与门；同步寄存器的信号通过非门，同业务板的芯片测试结果取或；取或后的结果与业务板的芯片测试结果取与。同步控制器的设计能够保证进行测试业务板的可选性。
依据附图3所示同步控制器的电路图可知同步寄存器为N bit位，每1bit位控制1个业务板。第0bit寄存器控制对应业务板1，第N-1bit寄存器控制对应业务板N；每一Bit代表本业务板与其他业务板同步使能，设置为高有效。这里的N设置为16。
实施例2
一种基于ATE芯片测试的同步方法，包括ATE芯片测试的同步系统，依据附图4可知，其同步方法为，
测试启动，主控CPU下发芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至业务板，业务板上的FPGA芯片测试执行模块同步启动芯片测试；
测试运行，业务板FPGA的FPGA芯片测试执行模块进行芯片测试程序的运行；
芯片测试结果确定，业务板FPGA的FPGA芯片测试执行模块对芯片测试结果进行判断，成功则芯片测试结果信号置高，否则芯片测试结果信号置低；
测试结果同步，FPGA芯片测试执行模块将芯片测试结果同步至主控板FPGA的同步控制模块。
实施例3
在上述实施例基础上，本实施例还包括测试结果分析，主控板FPGA对业务板的芯片测试结果进行同步，并确定多块业务板芯片测试结果。
测试结果分析，主控板FPGA接收的测试结果信号与预设的同步寄存器按位取或获得结果信号，结果信号是否全为高电平，若全为高电平则业务板芯片测试成功；否则业务板芯片测试失败，并反馈测试结果至对应业务板FPGA。
测试程序为带FPGA芯片测试指令的测试程序；若芯片测试结果成功，业务板FPGA继续执行后续的测试程序；若芯片测试结果失败，业务板FPGA将测试结果反馈至主控CPU的主程序。
实施例4
依据附图5可知，在现有技术中对业务板芯片进行测试时，主控CPU的主程序下发测试程序启动测试，业务板接收测试测试后，所有的业务板均进行测试程序的运行；判断主控CPU查询测试结束，结束则主控CPU采集所有业务板测试结果；主控CPU对测试结果分析；否则重新运行测试程序。

Claims (8)

1.一种基于ATE芯片测试的同步系统，包括主控板、N个业务板和背板，其中N为正整数；业务板通过背板与主控板通信；主控板包括主控CPU和主控FPGA，其特征在于，业务板包括业务板FPGA，业务板FPGA包括FPGA芯片测试执行模块；主控CPU的主程序发送芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至业务FPGA芯片测试执行模块；
主控FPGA包括FPGA同步控制模块，FPGA同步控制模块包括同步寄存器和同步控制器；同步寄存器选择同步控制器的输入；
同步控制器与业务板相互对应；业务板FPGA芯片测试执行模块对芯片测试结果进行判断，成功则测试结果信号置高，否则测试结果信号置低；FPGA芯片测试执行模块将测试结果通过背板同步至主控板FPGA的同步控制模块。
2.根据权利要求1所述的一种基于ATE芯片测试的同步系统，其特征在于，同步寄存器为N bit，每一bit控制一个业务板。
3.根据权利要求1所述的一种基于ATE芯片测试的同步系统，其特征在于，同步控制器包括非门和与门；同步寄存器的信号通过非门，同业务板的芯片测试结果取或；取或后的结果与其他业务板的芯片测试结果取与。
4.根据权利要求1所述的一种基于ATE芯片测试的同步系统，其特征在于，主控FPGA还包括FPGA通信管理模块，FPGA通信管理模块与背板进行通信。
5.一种基于ATE芯片测试的同步方法，其特征在于，包括权利要求1-4任一所述的ATE芯片测试的同步系统，同步方法为，
测试启动，主控CPU下发芯片测试程序至主控FPGA，主控FPGA发送芯片测试程序至业务板，业务板上的FPGA芯片测试执行模块同步启动测试；
测试运行，业务板FPGA芯片测试执行模块进行测试程序的运行；
芯片测试结果确定，业务板FPGA芯片测试执行模块对芯片测试结果进行判断，成功则测试结果信号置高，否则测试结果信号置低；
测试结果同步，FPGA芯片测试执行模块将测试结果通过背板同步至主控板FPGA的同步控制模块。
6.根据权利要求5所述的一种基于ATE芯片测试的同步方法，其特征在于，还包括测试结果分析，主控板FPGA对业务板的芯片测试结果进行同步，并确定多块业务板芯片测试结果。
7.根据权利要求6所述的一种基于ATE芯片测试的同步方法，其特征在于，测试结果分析，主控板FPGA接收的测试结果信号与预设的同步寄存器按位取或获得结果信号，结果信号是否全为高电平，若全为高电平则业务板芯片测试成功；否则业务板芯片测试失败，并反馈测试结果至对应业务板FPGA。
8.根据权利要求5所述的一种基于ATE芯片测试的同步方法，其特征在于，芯片测试程序为带FPGA芯片测试指令的测试程序；若芯片测试结果成功，业务板FPGA继续执行后续芯片测试程序；若芯片测试结果失败，业务板FPGA将芯片测试结果反馈至主控CPU的主程序。
CN202110648250.6A 2021-06-10 2021-06-10 一种基于ate芯片测试的同步方法和系统 Active CN113407396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110648250.6A CN113407396B (zh) 2021-06-10 2021-06-10 一种基于ate芯片测试的同步方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110648250.6A CN113407396B (zh) 2021-06-10 2021-06-10 一种基于ate芯片测试的同步方法和系统

Publications (2)

Publication Number Publication Date
CN113407396A CN113407396A (zh) 2021-09-17
CN113407396B true CN113407396B (zh) 2022-07-29

Family

ID=77683420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110648250.6A Active CN113407396B (zh) 2021-06-10 2021-06-10 一种基于ate芯片测试的同步方法和系统

Country Status (1)

Country Link
CN (1) CN113407396B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114356820B (zh) * 2021-12-03 2023-07-14 杭州加速科技有限公司 基于ate设备芯片测试的加速方法、装置及测试机系统
CN114461558B (zh) * 2021-12-03 2024-04-16 杭州加速科技有限公司 一种提高ate设备通信效率的通信方法、装置及测试机系统
CN115632755B (zh) * 2022-12-19 2023-03-21 杭州加速科技有限公司 Ate设备中各业务板间的信号同步性检测方法、装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395728C (zh) * 2005-10-25 2008-06-18 华为技术有限公司 单板信息的读写系统与方法
CN201039271Y (zh) * 2007-03-23 2008-03-19 华为技术有限公司 业务单板和测试系统
CN102346501A (zh) * 2010-07-30 2012-02-08 中兴通讯股份有限公司 一种具有统一机框管理架构的设备及其管理控制方法
US11009550B2 (en) * 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
CN110601801B (zh) * 2019-08-23 2021-11-05 深圳震有科技股份有限公司 一种tdm背板总线测试方法、测试装置及存储介质

Also Published As

Publication number Publication date
CN113407396A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
CN113407396B (zh) 一种基于ate芯片测试的同步方法和系统
US12130718B2 (en) SOC-oriented concurrent test system for multiple clock domains and test method thereof
CN102092477B (zh) 飞机音频综合系统自动测试与故障诊断装置及方法
US8261119B2 (en) Test apparatus for testing device has synchronization module which synchronizes analog test module to digital test module based on synchronization signal received from digital test module
CN110716126A (zh) 芯片老化测试系统、方法及装置
CN113514759B (zh) 一种多核测试处理器及集成电路测试系统与方法
CN113377591B (zh) 一种提升ate设备芯片测试速度的方法、装置
CN102156671A (zh) 电脑主板自动测试系统
CN110568339A (zh) 一种基于物联网的仪表自动化测试系统及方法
CN114356820B (zh) 基于ate设备芯片测试的加速方法、装置及测试机系统
CN111090039A (zh) Fpga功能测试方法及装置
CN111224721A (zh) 一种电子测量仪器无线程控测试系统及方法
CN112485699A (zh) 一种服务器电源测试系统
CN111240913A (zh) 一种服务器dqs报错内存批量测试方法及装置
CN109885437A (zh) 基板管理控制器bmc、终端及上电状态诊断组件、方法
CN111949598B (zh) 一种片上系统管脚复用自适应同步电路
CN113281591A (zh) 一种实现多通道电磁干扰设备组批全自动测试的测试系统
US7587642B2 (en) System and method for performing concurrent mixed signal testing on a single processor
CN206378769U (zh) 一种多接口的调试卡
CN211685682U (zh) 飞机系统自动化测试设备
CN118068170A (zh) 一种新型的并行测试系统与方法
CN112798925B (zh) 一种基于自动测试系统的同步测试装置及方法
CN213843443U (zh) 一种t-box单板测试工装
JP4792541B2 (ja) 試験装置および試験方法
CN115856567A (zh) 一种车规级mcu器件tdbi测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant