CN114689212A - 一种多环境的封装芯片测试方法及一种封装芯片 - Google Patents

一种多环境的封装芯片测试方法及一种封装芯片 Download PDF

Info

Publication number
CN114689212A
CN114689212A CN202011564458.1A CN202011564458A CN114689212A CN 114689212 A CN114689212 A CN 114689212A CN 202011564458 A CN202011564458 A CN 202011564458A CN 114689212 A CN114689212 A CN 114689212A
Authority
CN
China
Prior art keywords
trimming
test
packaged chip
chip
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011564458.1A
Other languages
English (en)
Inventor
王欢
于翔
谢程益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202011564458.1A priority Critical patent/CN114689212A/zh
Publication of CN114689212A publication Critical patent/CN114689212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G01K15/007—Testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种多环境的封装芯片测试方法。所述方法包括步骤1，基于第一测试环境对所述封装芯片进行一次测试，根据一次测试结果获取第一修调值；步骤2，将所述第一修调值烧写至封装芯片内部集成的第一修调位中以实现对所述封装芯片的一次修调；步骤3，读取所述封装芯片第一修调位中记录的所述第一修调值并基于第二测试环境对所述封装芯片进行二次测试，根据二次测试结果和所述第一修调值获取第二修调值；步骤4，将所述第二修调值烧写至封装芯片内部集成的第二修调位中以实现对所述封装芯片的二次修调。通过上述方法进行多环境的封装芯片测试，降低了测试成本，提高了测试效率和准确率。

Description

一种多环境的封装芯片测试方法及一种封装芯片
技术领域
本发明涉及一种芯片测试方法，更具体地，涉及一种多环境的封装芯片测试方法及一种封装芯片。
背景技术
目前，在集成电路芯片开发过程中，为了确保高精度芯片制造的成品率，需要在芯片制成出厂前，基于不同的环境对芯片进行多次测试，并将不同环境中芯片的测试结果进行计算，得到最终的测试结果，从而查看芯片的性能是否满足高精度的要求。例如，在温度传感器芯片的生产过程中，需要检测芯片在不同的环境温度下输出对应于环境温度的不同的电压或电流。
在芯片的测试验证环节，在两个以上不同的温度环境中对芯片参数进行测试，可以对不同温度环境下的测试结果进行计算，从而根据两个以上的测试结果对芯片进行修调及筛选。单个芯片测试时，可将芯片放置在两个环境中分别测试，记录数据，对两次数据进行处理得到最终的参数测试值。然而，单个芯片的测试会消耗大量的测试时间，对测试设备的要求较高，并且具有难以避免的测试误差，因而对于大规模的产业生产来说不具有可实现性。另外，大批量芯片的量产测试时，如果先将批量芯片放置在第一环境中测试，再放置入第二环境中测试，由于第二环境中测试芯片的顺序会被打乱，测试设备无法对批量芯片进行标记和追溯，因而无法对同一颗芯片的一次测试数据与二次测试数据进行关联。
现有技术中，通常选择在芯片进行封装之前对待封装的芯片进行CP(CircuitProbing或Chip Probing，晶圆)测试。通过记录每个芯片在晶圆上的坐标位置对芯片进行区分。然而，这种测试方式的问题是，高精度芯片在封装过程中的某些参数可能会因芯片封装的操作而发生微弱的改变。尽管待封装芯片已经通过了测试，满足了精度要求，然而封装成成品之后，封装所引起的芯片参数的随机变化既无法测量也难以预估。因而，在高精度芯片的制造过程中，晶圆级的芯片测试仍然无法满足测试需求。
针对上述问题，亟需一种效率高、成本低、准确率高的多环境的封装芯片测试方法。
发明内容
为解决现有技术中存在的不足，本发明的目的在于，提供一种多环境的封装芯片测试方法及一种封装芯片，能够基于封装芯片提供多环境的高精度测试。
本发明采用如下的技术方案。
本发明第一方面，提供一种多环境的封装芯片测试方法，包括以下步骤：步骤1，基于第一测试环境对封装芯片进行一次测试，根据一次测试结果获取第一修调值；步骤2，将第一修调值烧写至封装芯片内部集成的第一修调位中以实现对封装芯片的一次修调；步骤3，读取封装芯片第一修调位中记录的第一修调值并基于第二测试环境对封装芯片进行二次测试，根据二次测试结果和第一修调值获取第二修调值；步骤4，将第二修调值烧写至封装芯片内部集成的第二修调位中以实现对封装芯片的二次修调。
优选地，步骤1还包括：步骤11，为封装芯片预设多个档位，且每一档位对应有两个与测试结果相互匹配的固定档位值以标识档位范围；步骤12，将一次测试结果与固定档位值进行比较，若一次测试结果落入档位范围中，则获得一次测试结果的档位范围；步骤13，根据一次测试结果的档位范围确定档位并生成第一修调值。
优选地，为封装芯片预设2N-1+1至2N个档位，档位中的每个对应有N比特位的二进制修调值中的一个。
优选地，步骤12还包括：步骤1201，若一次测试结果落入档位范围外，则计算并生成第三修调值，将第三修调值烧写至封装芯片内部集成的第三修调位中，以实现对封装芯片的预修调；步骤1202，基于预修调，使得芯片在第一测试环境中获取的一次测试结果被调整为落入档位范围中；步骤1203，重新基于第一测试环境对封装芯片进行一次测试，并获得一次测试结果。
优选地，步骤3还包括：为封装芯片预设属性值，并根据预设属性值、第一修调值和二次测试结果计算第二修调值。
优选地，第一测试环境和第二测试环境分别为第一恒定温度和第二恒定温度，一次测试结果和二次测试结果分别为第一测试电压和第二测试电压。
优选地，恒定温度与测试电压之间为线性关系，其计算公式为V＝kT+b；其中，V为测试电压，k为封装芯片的预设属性值，T为恒定温度，b为恒定温度与测试电压之间的关系系数，k和b为固定数值，用于标识封装芯片的性能。
优选地，步骤31，获取第一修调值，并根据第一修调值恢复出第一测试电压V1的所在档位电压V′1；步骤32，根据预设属性值k和第一修调值计算第二修调电压V2’，第二修调电压的计算公式为V2’＝k(T2-T1)+V′1，其中V2’为第二修调电压，T2为第二恒定温度，T1为第一恒定温度，V′1为第一测试电压的所在档位电压；步骤33，比较第二修调电压与第二测试电压，并生成第二修调值。
本发明第二方面，提供一种封装芯片，包括输入模块、修调模块和输出模块，输入模块，用于将对封装芯片进行测试获取的修调值输入至修调模块中；修调模块，用于将修调值烧写至芯片内部集成的修调位以实现对封装芯片的修调；输出模块，用于识别到封装芯片位于第二测试环境中，读取第一修调位并输出第一修调值。
优选地，本发明第二方面中的一种封装芯片，还用于实现如本发明第一方面中的一种多环境的封装芯片测试方法。
优选地，本发明第二方面中的一种封装芯片为温度传感芯片。
本发明的有益效果在于，与现有技术相比，本发明中一种多环境的封装芯片测试方法将芯片在不同测试环境中的多次测试结果经过计算保存至芯片内部的修调位中，并根据修调位中的修调值对芯片进行多次修调，从而通过多次测试变更芯片的出厂参数，以使芯片具备更高的精度。
本发明能够将第一次测试得到的测试结果内置于封装芯片中，并在第二次测试时，根据第一测试结果变更第二修调值，因而无需在封装芯片的外部标记芯片，即可实现对批量芯片进行测试操作。因此，本发明节约了测试成本、缩短了测试时间、提高了测试效率、消除了因复杂测试方法造成的不可避免的测试误差，提高了测试准确率。
附图说明
图1为本发明中一种多环境的封装芯片测试方法的方法流程图；
图2为本发明中一种多环境的封装芯片测试方法中步骤1的方法流程图；
图3为本发明中一种多环境的封装芯片测试方法中步骤3的方法流程图；
图4为本发明一实施例中一种封装芯片的模块结构示意图；
图5为本发明另一实施例中一种封装芯片的模块结构示意图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
本发明的第一方面，提供一种多环境的封装芯片测试方法。
图1为本发明中一种多环境的封装芯片测试方法的方法流程图。如图1所示，一种多环境的封装芯片测试方法包括步骤1至步骤4。
步骤1，基于第一测试环境对封装芯片进行一次测试，根据一次测试结果获取第一修调值。
具体的，第一测试环境可以根据芯片的特性以及测试的具体目的进行确定。例如，可以确定第一测试环境为某一温度值、某一湿度值、某一大气压强值、或芯片接收到的外部压力、接收到的电压或电流变化等数据中的一个或多个。
通常，对单个芯片或批量芯片进行测试时，会将芯片放置于专门的芯片测试设备中，并通过电设备与芯片管脚进行电路连接。该设备具有保证芯片环境恒定的特性。当芯片放置于该芯片测试设备一段时间之后，即可根据设备的设置调整自身的属性，并对环境进行检测，从而生成测试结果。例如，在温度传感器芯片位于某一温度恒定的测试环境中一段时间后，会根据该环境温度生成一个输出电压，该输出电压即为一次测试的测试结果。
值得注意的是，一次测试是指在第一测试环境中对芯片进行的测试。一次测试可能具体包括有对一批芯片或单个芯片的不止一次的测试。该一次测试结果为一次测试中最后一次测试时获得的真实的芯片输出数据，如一个具体的电压值，而为了将一次测试结果得到的信息内置于芯片中，则需要将该测试结果进行处理以得到便于存储的修调值。
优选地，根据一次测试结果获得修调值还包括步骤11至步骤13。图2为本发明中一种多环境的封装芯片测试方法中步骤1的方法流程图。如图2所示，步骤11，为封装芯片预设多个档位，且每一档位对应有两个与测试结果相互匹配的固定档位值以标识档位范围。步骤12，将一次测试结果与固定档位值进行比较，若一次测试结果落入档位范围中，则获得一次测试结果的档位范围。步骤13，根据一次测试结果的档位范围确定档位并生成第一修调值。
优选地，为封装芯片预设2N-1+1至2N个档位，档位中的每个对应有N比特位的二进制修调值中的一个。
例如，为封装芯片预设8个档位，档位中的每个对应有三比特位的二进制修调值中的一个。修调值分别为000、001、010、011、100、101、110和111。通常来说，可以根据对芯片进行精度测试的实际需求来确定封装芯片预设档位的数量，并根据预设档位的数量，选择二进制修调值的长度。例如，当测试的精度要求为测试结果落入范围(a,b)之中，则为封装芯片预设2N-1+1至2N个档位的档位范围之和应与范围(a,b)一致。另外，当预设档位为9至16个时，可以选择生成四比特位长度的修调值。
本发明一实施例中，可以对温度传感器芯片进行测试。通过将芯片放置于具有恒定温度的测试环境中，检测芯片输出的对应于当前恒定温度的电压值。本发明一实施例中，温度传感器芯片的恒定温度与测试电压之间具有线性关系，其计算公式为V＝kT+b。其中，V为测试电压，斜率k为封装芯片的预设属性值，T为恒定温度，截距b为恒定温度与测试电压之间的关系系数，k和b为固定数值，用于标识封装芯片的性能。例如，V＝0.01T+1，其中k＝0.01volt/℃，b＝1volt。
值得说明的是，在测试前通常会预设温度传感器芯片的精度，以判定制造出来的芯片是否满足要求。本实施例中，可以设定精度为±0.4％。
在该实施例中，我们选取0℃为第一测试环境，由于截距b被固定为1volt，并且芯片的测试精度被设置为±0.4％，则可知合格芯片的一次测试结果应该落入目标范围0.96volt～1.04volt之间。为了提高芯片的成品率，即使得更多的芯片成为合格芯片，在一次测试时，可以根据一次测试结果和对芯片的预期来对芯片进行预修调。经过预修调后，能够保证更多的芯片落入合格芯片的目标范围之中。
优选地，在步骤12中还包括，步骤1201，若一次测试结果落入档位范围外，则计算并生成第三修调值，将第三修调值保存至封装芯片内部集成的第三修调位中，并根据第三修调位烧写封装芯片，以实现对封装芯片的预修调；步骤1202，基于预修调，使得芯片在第一测试环境中获取的一次测试结果被调整为落入档位范围中；步骤1203，重新基于第一测试环境对封装芯片进行一次测试，并获得一次测试结果。
具体的，芯片在第一测试环境中可以进行不止一次的测试，通常，对于第一次测试合格的芯片不会进行再次测试，即完成一次测试。然而，对于第一次测试不合格的芯片，可以通过烧写第三修调位的方法对该芯片进行预修调，并在预修调后，基于第一测试环境再进行第二次测试，当第二次测试确定改芯片属于合格芯片后，结束一次测试，并记录一次测试结果，获取第一修调值。理论上来说，对芯片进行一次测试的过程中，可以对芯片进行数量不限的多次测试，直到将芯片修调为合格芯片为止。
一实施例中，可以使用不同的电压值作为固定档位值，并根据档位值为封装芯片预设档位。例如，可以预设固定档位值为0.96volt(伏特)、0.97volt、0.98volt、1.03volt和1.04volt等，并将第一档位范围设置为[0.96volt，0.97volt]，第二档位范围设置为(0.97volt，0.98volt]，第八档位范围为(1.03volt，1.04volt]等。当获得一次测试结果后，将一次测试结果与多个固定档位值进行比较，当一次测试结果落入第一档位范围时，则根据一次测试结果确定出与之对应的档位修调值。
步骤2，将第一修调值烧写至封装芯片内部集成的第一修调位中以实现对封装芯片的一次修调。
具体的，在封装芯片以前，在芯片集成电路的设计过程中就会在芯片内部预留空白的芯片修调位。例如，预留八比特的芯片预留位用于后续记录芯片测试结果。其中，八比特位的1-2位用于烧写第三修调值，3-5位用于烧写第一修调值，6-8位用于烧写第二修调值。该芯片预留位可以根据与芯片管脚连接的电路进行写入。
一实施例中，当获得第一修调值后，可将该第一修调值烧写至芯片内部集成的修调位中。根据封装芯片的具体构成，可以选择电阻薄膜的激光修调、熔丝烧断修调、二极管短路修调及内嵌非挥发性存储单元的修调以及现有技术中其他可能的修调的方式中的一种，对封装芯片进行一次修调。本发明实施例中的一次修调，仅仅是用于以修调的方式记录一次测试获得第一修调值，而不会对芯片的性能进行改变。
不同于一次修调，步骤1中的预修调的方法与一次修调相同，但其过程则可以根据第三修调值烧写第三修调位，并且根据第三修调位状态的变化更改芯片的性能，以使封装芯片的性能满足预期的精度要求，如输出电压在目标值的±0.4％范围内。
步骤3，读取封装芯片第一修调位中记录的第一修调值并基于第二测试环境对封装芯片进行二次测试，根据二次测试结果和第一修调值获取第二修调值。
在完成了对封装芯片进行一次修调后，本方法即可通过改变芯片测试设备的环境参数来对封装芯片进行二次测试了。一实施例中，芯片测试设备会改变其温度参数，并等待一定时间后利用自带的温度传感器确定其温度环境已经满足测试条件，从而对放置于其内部的封装芯片开始进行二次测试。
可选的，还可以根据一次测试后得到的第一修调值所在的档位来对之前进行一次测试的批量芯片进行分档。通过分档测试，可以确保同一档位的芯片具有相同的第一修调值，从而根据第一修调值获得统一的第二次修调的具体修调方法。
因此，在二次测试的过程中，还可以同时读取芯片修调位中记录的第一修调值，并且根据二次测试结果在第一修调值的基础上计算出第二修调值。
优选地，为封装芯片预设属性值，并根据预设属性值、第一修调值和二次测试结果计算第二修调值。通常，芯片的预设属性值代表芯片制造商对芯片期望获得的属性提供的属性数据。该预设属性值可以为固定数值，也可以为根据某些环境元素进行变化的函数值。
根据预设属性值，代表一次测试环境的参数、一次测试结果、第一修调值，代表二次测试环境的参数以及二次测试结果，应当能够合理的确定出第二修调值的具体取值或是取值范围。
一实施例中，封装芯片可以是一种能够精确测量环境温度的温度传感器芯片，第一测试环境和第二测试环境分别为第一恒定温度T1和第二恒定温度T2。其中，第一恒定温度T1和第二恒定温度T2可以根据芯片测试的要求进行设定，两个温度之间具有一定的差异，能够良好的体现芯片位于不同温度环境下对温度感知的准确程度。同时，一次测试结果为第一测试电压V1，二次测试结果为第二测试电压V2。其中，第一测试电压V1是芯片在第一恒定温度T1的环境下测试出的输出电压值，第二测试电压V2是芯片在第二恒定温度T1的环境下测试出的输出电压值。
优选地，图3为本发明中一种多环境的封装芯片测试方法中步骤3的方法流程图。如图3所示，步骤31，获取第一修调值，并根据第一修调值恢复出第一测试电压V1所在档位V′1。步骤32，根据预设属性值k和第一修调值计算第二修调电压，第二修调电压的计算公式为V2’＝k(T2-T1)+V′1，其中V2’为第二修调电压，T2为第二恒定温度，T1为第一恒定温度，V′1为第一测试电压所在档位。步骤33，比较第二修调电压V2’与第二测试电压V2，并生成第二修调值。
本发明一实施例中，设第二测试环境的恒定温度为100℃。在第二测试温度中，可以对芯片的预设属性值，即斜率k进行修正。假设此时对位于第一档位的所有芯片进行二次测试，此时，k的期望值为0.01mvolt/℃，读取到的所有芯片的第一修调值为第一档位代表的目标范围的均值，即(0.96volt，0.97volt)的均值0.965volt，因此，可以得到第二修调电压V2’＝(0.01mvolt/℃)*(100℃-0℃)+0.965volt＝1.965volt。
具体的，第二修调电压为根据第一修调值和预设属性计算出来的，能够代表芯片制造商预期的在第二测试环境时希望得到的输出电压值。根据预期的输出电压值和实际测量得出的第二测试电压进行比较，可以获得实际与预期之间的差距。通常，在比较的过程中，可以计算第二修调电压V2’与第二测试电压V1之间的差值，并根据该差值生成第二修调值。第二修调值的具体生成方式和第一修调值的生成方式一致，也可以根据上述差值的大小设定具体的档位，并根据差值落入的具体档位范围确定出一个三比特长度的二级制数据。而后，将该二进制数据通过芯片管脚发送至芯片中并烧写于芯片修调位中。
步骤4，将第二修调值烧写至封装芯片内部集成的第二修调位中以实现对封装芯片的二次修调。
二次修调的烧写方式与一次修调的烧写方式完全一致，此处不再赘述。基于芯片内部的设计，二次修调位能够使得二次修调实际上改变芯片的属性，以满足芯片预期属性值的要求。
本发明的第二方面，提供一种封装芯片100。图4为本发明一实施例中一种封装芯片的模块结构示意图。图5为本发明另一实施例中一种封装芯片的模块结构示意图。如图4-5所示，该封装芯片100包括输入模块101、修调模块102和输出模块103。
输入模块101，被配置为用于将对封装芯片进行测试获取的修调值输入至修调模块中。
具体的，输入模块101中可以包括第一输入单元1011和第二输入单元1012，其中第一输入单元1011用于将对封装芯片进行一次测试获取的第一修调值输入至修调模块中；第二输入单元1012用于将对封装芯片进行二次测试获取的第二修调值输入至修调模块中。
具体的，输入模块101中还可以包括第三输入单元1013，用于将对封装芯片进行一次测试获取的第三修调值输入至修调模块中。
具体的，输入模块101中还可以包括第一计算单元1014和第二计算单元1015，分别用于根据获取到的一次测试结果和二次测试结果计算第一修调值和第二修调值。输入模块101中还可以包括第三计算单元1016，用于根据获取到的一次测试结果计算第三修调值。其具体的计算方法可以参考本发明第一部分中所述的内容。
修调模块102，被配置为用于将修调值烧写至芯片内部集成的修调位以实现对封装芯片的修调。
具体的，修调模块102中可以包括第一修调模块1021和第二修调模块1022。上述两个模块可以根据输入模块101输入来的第一修调值和第二修调值，分别修调第一修调位和第二修调位。修调模块102中还可以包括第三修调模块1023，用于根据输入模块101输入来的第三修调值修调第三修调位。通常，修调模块中还具备用于修调的电阻薄膜、熔丝、二极管等元件中的一种或多种。
输出模块103，用于识别到封装芯片位于第二测试环境中，读取第一修调位并输出第一修调值。以便于根据第一修调值计算出芯片所在的档位和芯片的二次修调方式。
值得说明的是，识别封装芯片位于第二测试环境中的方法有许多种。一实施例中，可以通过与封装芯片进行电路连接的芯片测试设备发送的二次测试的信号识别到封装芯片的状态，并输出第一修调值。另一实施例中，可以根据获取到的来自封装芯片中输入模块101中第一输入单元1011的输入信号，得知封装芯片已经完成一次测试，即将开启第二测试，因此会在预定时间段后输出第二修调值。
优选地，封装芯片可以用于实现如本发明第一方面中所述的多环境的封装芯片测试方法。
优选地，封装芯片为温度传感芯片。并且封装芯片的输出电压值与环境温度之间呈线性关系。该封装芯片中集成了修调位和用于烧写修调位的电路模块，因此能够根据两次芯片测试的结果修改其自身属性，以满足芯片的高精度要求。
本发明的有益效果在于，与现有技术相比，本发明中一种多环境的封装芯片测试方法将芯片在不同测试环境中的多次测试结果经过计算保存至芯片内部的修调位中，并根据修调位中的修调值对芯片进行多次修调，从而通过多次测试变更芯片的出厂参数，以使芯片具备更高的精度。
本发明能够将第一次测试得到的测试结果内置于封装芯片中，并在第二次测试时，根据第一测试结果变更第二修调值，因而无需在封装芯片的外部标记芯片，即可实现对批量芯片进行测试操作。因此，本发明节约了测试成本、缩短了测试时间、提高了测试效率、消除了因复杂测试方法造成的不可避免的测试误差，提高了测试准确率。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (11)

1.一种多环境的封装芯片测试方法，其特征在于，包括以下步骤：
步骤1，基于第一测试环境对所述封装芯片进行一次测试，根据一次测试结果获取第一修调值；
步骤2，将所述第一修调值烧写至封装芯片内部集成的第一修调位中以实现对所述封装芯片的一次修调；
步骤3，读取所述封装芯片第一修调位中记录的所述第一修调值并基于第二测试环境对所述封装芯片进行二次测试，根据二次测试结果和所述第一修调值获取第二修调值；
步骤4，将所述第二修调值烧写至封装芯片内部集成的第二修调位中以实现对所述封装芯片的二次修调。
2.根据权利要求1中所述的一种多环境的封装芯片测试方法，其特征在于，所述步骤1还包括：
步骤11，为所述封装芯片预设多个档位，且每一档位对应有两个与测试结果相互匹配的固定档位值以标识档位范围；
步骤12，将所述一次测试结果与所述固定档位值进行比较，若所述一次测试结果落入所述档位范围中，则获得所述一次测试结果的档位范围；
步骤13，根据所述一次测试结果的档位范围确定档位并生成所述第一修调值。
3.根据权利要求2中所述的一种多环境的封装芯片测试方法，其特征在于：
为所述封装芯片预设2N-1+1至2N个档位，所述档位中的每个对应有N比特位的二进制修调值中的一个。
4.根据权利要求2中所述的一种多环境的封装芯片测试方法，其特征在于，所述步骤12还包括：
步骤1201，若所述一次测试结果落入所述档位范围外，则计算并生成第三修调值，将所述第三修调值烧写至封装芯片内部集成的第三修调位中，以实现对所述封装芯片的预修调；
步骤1202，基于所述预修调，使得所述芯片在所述第一测试环境中获取的一次测试结果被调整为落入所述档位范围中；
步骤1203，重新基于第一测试环境对所述封装芯片进行一次测试，并获得一次测试结果。
5.根据权利要求1中所述的一种多环境的封装芯片测试方法，其特征在于，所述步骤3还包括：
为所述封装芯片预设属性值，并根据所述预设属性值、所述第一修调值和二次测试结果计算第二修调值。
6.根据权利要求1-5中所述的一种多环境的封装芯片测试方法，其特征在于：
所述第一测试环境和所述第二测试环境分别为第一恒定温度和第二恒定温度，所述一次测试结果和二次测试结果分别为第一测试电压和第二测试电压。
7.根据权利要求6中所述的一种多环境的封装芯片测试方法，其特征在于：
所述恒定温度与所述测试电压之间为线性关系，其计算公式为V＝kT+b；
其中，V为测试电压，k为所述封装芯片的预设属性值，T为恒定温度，b为恒定温度与测试电压之间的关系系数，所述k和b为固定数值，用于标识所述封装芯片的性能。
8.根据权利要求7中所述的一种多环境的封装芯片测试方法，其特征在于：
步骤31，获取第一修调值，并根据第一修调值恢复出第一测试电压V1的所在档位电压V′1；
步骤32，根据所述预设属性值k和所述第一修调值计算第二修调电压V2’，所述第二修调电压的计算公式为V2’＝k(T2-T1)+V′1，其中V2’为第二修调电压，T2为第二恒定温度，T1为第一恒定温度，V′1为第一测试电压的所在档位电压；
步骤33，比较所述第二修调电压与第二测试电压，并生成第二修调值。
9.一种封装芯片，包括输入模块、修调模块和输出模块，其特征在于：
所述输入模块，用于将对所述封装芯片进行测试获取的所述修调值输入至所述修调模块中；
所述修调模块，用于将所述修调值烧写至芯片内部集成的修调位以实现对所述封装芯片的修调；
所述输出模块，用于识别到所述封装芯片位于第二测试环境中，读取所述第一修调位并输出所述第一修调值。
10.根据权利要求9中所述的一种封装芯片，其特征在于，所述封装芯片还用于实现如权利要求1-8中所述的一种多环境的封装芯片测试方法。
11.根据权利要求9或10中所述的一种封装芯片，其特征在于：
所述封装芯片为温度传感芯片。
CN202011564458.1A 2020-12-25 2020-12-25 一种多环境的封装芯片测试方法及一种封装芯片 Pending CN114689212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011564458.1A CN114689212A (zh) 2020-12-25 2020-12-25 一种多环境的封装芯片测试方法及一种封装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011564458.1A CN114689212A (zh) 2020-12-25 2020-12-25 一种多环境的封装芯片测试方法及一种封装芯片

Publications (1)

Publication Number Publication Date
CN114689212A true CN114689212A (zh) 2022-07-01

Family

ID=82129231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011564458.1A Pending CN114689212A (zh) 2020-12-25 2020-12-25 一种多环境的封装芯片测试方法及一种封装芯片

Country Status (1)

Country Link
CN (1) CN114689212A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115567050A (zh) * 2022-08-30 2023-01-03 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN116466155A (zh) * 2023-03-24 2023-07-21 浙江伊控动力系统有限公司 一种通过分Bin降低SiC模块高温电压应力的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115567050A (zh) * 2022-08-30 2023-01-03 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN115567050B (zh) * 2022-08-30 2023-10-24 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN116466155A (zh) * 2023-03-24 2023-07-21 浙江伊控动力系统有限公司 一种通过分Bin降低SiC模块高温电压应力的方法
CN116466155B (zh) * 2023-03-24 2024-05-07 浙江伊控动力系统有限公司 一种通过分Bin降低SiC模块高温电压应力的方法

Similar Documents

Publication Publication Date Title
US6943575B2 (en) Method, circuit and system for determining burn-in reliability from wafer level burn-in
CN107808831B (zh) 全程可溯源半导体测试数据记录方法
US5289113A (en) PROM for integrated circuit identification and testing
CN114689212A (zh) 一种多环境的封装芯片测试方法及一种封装芯片
EP2487689B1 (en) Digital method to obtain the I-V curves of NVM bitcells
US10650910B2 (en) Semiconductor fault analysis device and fault analysis method thereof
CN108387837B (zh) 芯片的测试方法
US20110007542A1 (en) Testing one time programming devices
CN111721444B (zh) 校准温度传感器芯片的量产方法及系统
CN113075527A (zh) 基于Shmoo测试的集成电路芯片测试方法、系统及介质
JP2765771B2 (ja) 半導体記憶装置の試験方法
US6634004B1 (en) Threshold analysis system capable of deciding all threshold voltages included in memory device through single processing
US20070268776A1 (en) Semiconductor memory device and test method thereof
CN114264932A (zh) 一种用于跨平台监测芯片温度的测量方法
US7657798B2 (en) Semiconductor integrated circuit and the same checking method
CN112578840B (zh) 一种利用温度校准基准电压的方法、系统及存储介质
EP1393087A1 (en) Method for measuring fuse resistance in a fuse array
CN111366837B (zh) 自适应温度芯片量产校准方法及系统
CN112945418B (zh) 集成芯片的测温装置及测温方法
US20090051383A1 (en) Test Method and Production Method for a Semiconductor Circuit Composed of Subcircuits
US6209110B1 (en) Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested
CN114441927A (zh) 一种多环境的批量芯片测试方法
US6181615B1 (en) Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested
US7360128B2 (en) Method of testing memory device
JP2010135030A (ja) 半導体メモリと半導体メモリの不良解析方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination