TW201303314A - 計頻器 - Google Patents

Abstract

本發明係揭露一種計頻器，利用參考信號以及與待測信號同步之時脈遮罩取得待測信號之時脈的週期數，基於該週期數可取得該待測信號之頻率值，同時利用基於該參考信號而產生的複數個相位移信號來修正前述之頻率值，並可隨著相位移信號數量的增加而將誤差進一步地縮小，進而可得到準確之待測信號的頻率值，且具有量測速度快、占用電路面積小之優點。

Description

計頻器

本發明係關於一種計頻器，更特別的是關於一種可快速精確取得頻率值之計頻器。

時脈信號的頻率通常是使用計頻儀來量測，而一般的作法是於計頻儀內設定一閘門時間，利用閘門時間內對時脈信號之週期數進行計數，再利用計數值/閘門時間來取得時脈信號的頻率。

然而，由於閘門時間內之時脈信號的週期數量通常不會是整數值，因此，此種方式容易在閘門時間的開始與結束處造成誤差，例如：少計數半個週期數或多計數半個週期數等。基於此，一般在進行頻率量測時，會將閘門時間盡量拉長以涵蓋較多的週期數，藉此將誤差降低，但這樣的方式卻會大幅增加測試的時間，且解析度亦因閘門時間的短暫而降低。

本發明之一目的在於提高頻率量測的速度及量測的準確性。

本發明之另一目的在於提供占用電路面積小之高速高精度的計頻器。

為達上述目的及其他目的，本發明之計頻器係用於根據一閘門信號致能一待測信號的頻率量測動作，其包含：一信號輸入端，係用於接收該待測信號；一參考信號產生模組，係用於輸出具有頻率值Fb大於該待測信號的一參考信號；一可編程閘陣列，係接收一閘門頻率以產生該閘門信號，以及接收該信號輸入端之待測信號以形成一待測信號時脈遮罩，並計數待測信號時脈遮罩內之該待測信號的週期次數Ni，以及接收該參考信號產生模組之參考信號以形成一參考信號時脈遮罩，並計數該參考信號時脈遮罩內之該參考信號的週期次數Nb，且該可編程閘陣列係基於該參考信號產生具相同頻率且彼此互相間隔一固定相位的M個相位移信號，其中M≧2，以及該可編程閘陣列用於在該待測信號時脈遮罩之起始時序點至該參考信號時脈遮罩之起始時序點的時間區間內計數該等相位移信號發生一觸發狀態的次數Nd1，以及用於在該待測信號時脈遮罩之終止時序點至該參考信號時脈遮罩之終止時序點的時間區間內計數該等相位移信號發生同一觸發狀態的次數Nd2，以及用於輸出該等數值Nb、Ni、Nd1、及Nd2；及一控制單元，係連接該可編程閘陣列及該參考信號產生模組，以接收該等數值Nb、Ni、Nd1、及Nd2，並依Fi={Ni/[Nb+(Nd/M)]}×Fb，進行運算以取得該待測信號之頻率值Fi，其中，Fb＞Fi，Nd=(Nd1-Nd2)。

其中，該可編程閘陣列可包含：一閘門判斷模組，係接收該閘門頻率以及接收該信號輸入端之待測信號，用以產生該閘門信號；一時脈遮罩產生模組，係連接該信號輸入端以接收該待測信號，以及接收該閘門判斷模組之閘門信號，並基於致能的該閘門信號，設定同步於該待測信號之第一觸發狀態的第一起始時序點，以及基於失能的該閘門信號，設定同步於該待測信號之該第一觸發狀態的第一終止時序點，以形成該待測信號時脈遮罩；一待測信號週期次數計數模組，係連接該信號輸入端及該時脈遮罩產生模組，以接收該待測信號及該待測信號時脈遮罩，用於計數該待測信號時脈遮罩內之該待測信號的週期次數Fi；一延遲模組，係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號及該待測信號時脈遮罩，並用於基於該第一起始時序點，設定同步於該參考信號之第二觸發狀態的第二起始時序點，以及基於該第一終止時序點，設定同步於該參考信號之該第二觸發狀態的第二終止時序點，以形成該參考信號時脈遮罩；一參考信號週期次數計數模組，係連接該參考信號產生模組及該延遲模組，以接收該參考信號及該參考信號時脈遮罩，並用於計數該參考信號時脈遮罩內之該參考信號的週期次數Fb；一數位時脈管理器模組，係連接該參考信號產生模組以接收該參考信號，並基於該參考信號產生該等相位移信號；及一誤差計數模組，係連接該時脈遮罩產生模組、該延遲模組及該數位時脈管理器模組，以接收該待測信號時脈遮罩、該參考信號時脈遮罩、及該等相位移信號，並用於在該待測信號時脈遮罩之起始時序點至該參考信號時脈遮罩之起始時序點的時間區間內計數該等相位移信號發生第三觸發狀態的次數Nd1，以及用於在該待測信號時脈遮罩之終止時序點至該參考信號時脈遮罩之終止時序點的時間區間內計數該等相位移信號發生第三觸發狀態的次數Nd2。

於本發明之一實施例中，該延遲模組更包含根據該參考信號FB產生延遲該參考信號時脈遮罩mk_FB預定相位的一延遲時脈遮罩mk_dly，以供該控制單元於該延遲時脈遮罩mk_dly結束後進行運算。其中，該延遲模組更可包含：一第一延遲單元，係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號FB及該待測信號時脈遮罩mk_FI，並用於產生該參考信號時脈遮罩mk_FB；及一第二延遲單元，係連接該參考信號產生模組及該第一延遲單元，以接收該參考信號FB及該參考信號時脈遮罩mk_FB，並基於該第二起始時序點，設定同步於該參考信號FB之該第二觸發狀態的第三起始時序點，以及基於該第二終止時序點，設定同步於該參考信號FB之該第二觸發狀態的第三終止時序點，其中該第三起始時序點及第三終止時序點間係為該延遲時脈遮罩mk_dly。

於本發明之一實施例中，該參考信號產生模組包含：一基頻產生單元，係用於產生一基頻信號；及一倍頻單元，係連接該基頻產生單元，用於將該基頻信號倍頻為該參考信號。

於本發明之一實施例中，該控制單元更可用於將該數值Fb取代為一預設值。

於本發明之一實施例中，該第一觸發狀態可為上緣觸發狀態及下緣觸發狀態之二者中的其中之一；該第二觸發狀態可為上緣觸發狀態及下緣觸發狀態之二者中的其中之一；該第三觸發狀態可為上緣觸發狀態及下緣觸發狀態之二者中的其中之一。

於本發明之一實施例中，該參考信號週期次數計數模組係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號及該待測信號時脈遮罩，並用於計數該待測信號時脈遮罩內之該參考信號的週期次數Fb。

於本發明之一實施例中，該可編程閘陣列係以該參考信號作為該閘門頻率。

藉此，本發明之計頻器利用快速且精準的多相位處理方式消除了量測誤差，並隨著相位移信號的產生數量倍增量測準確度，並基於同步性的觸發來達到準確的控制目的，以及達到較小電路占用面積的功效，進而不需使用傳統的計頻儀即可利用占用較小電路面積的計頻器達到頻率量測的目的。

為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：本發明係基於一頻率量測方法所架構出來的計頻器，後續之各種信號產生及時序計算所需的邏輯運算元件係熟悉該項技術者於了解各時序作動關係及計數規則後即可輕易完成。

基於本發明實施例中提出的頻率量測方法將可使得計頻器所需的元件簡單化，並可快速且精準地完成頻率的量測。

本發明之計頻器使用的頻率量測方法中，其參考信號的頻率值需大於待測信號的頻率值，亦即，使用者可根據所欲量測的頻率範圍，選用適當的信號產生模組來產生頻率值大於所欲量測頻率範圍的一參考信號。

於本發明之計頻器使用的頻率量測方法中，其具體實施例所述之各步驟除特別指明外，其餘步驟係可相互對調而並非依所排列之說明次序來定步驟執行的先後順序；此外，本發明之頻率量測系統的具體實施例中所述之「連接」一詞，係非限定於直接連接，中間亦可連接其他單元。再者，所述之「第一觸發狀態」、「第二觸發狀態」、及「第三觸發狀態」一詞係包含上緣觸發狀態及下緣觸發狀態之二者中的其中之一，第一觸發狀態、第二觸發狀態與第三觸發狀態之間並不互斥，亦即，第一觸發狀態、第二觸發狀態與第三觸發狀態皆可同時為上緣觸發狀態或同時為下緣觸發狀態，或為其他可能之組合。

首先請參閱第1圖，係本發明一實施例中之頻率量測的運作時序圖。於此實施例中係以8個(M=8)相位移信號來作為示例，熟悉該項技術者應了解的是，只要有2個以上的相位移信號即能消除量測誤差進而提升準確度。

於本發明實施例中之頻率量測方法係根據一閘門信號gate來致能對於待測信號FI的後續量測動作，待測信號FI的量測可包含兩個部份，即：頻率的初步計數及誤差的消除。

如第1圖所示，可於閘門信號gate輸入前即提供一參考信號FB，以及基於該參考信號產生具相同頻率的多階相位移信號FB-p1~FB-p8，每一階相位移信號FB-p1~FB-p8間係間隔一固定相位。此外，參考信號FB的提供亦可同步於閘門信號gate的輸入。

閘門信號gate的輸入即量測動作的開始。該參考信號FB係用來作為一個基礎頻率，藉以求取待測信號的頻率。相位移信號則是從該參考信號FB來產生的，通常可利用可編程閘陣列(FPGA)中的數位時脈管理器模組(DCM)來完成相位移信號的產生，數位時脈管理器模組內可包含至少一數位時脈管理器。以本實施例來說，係具有8個相位移信號FB-p1~FB-p8，因此可利用例如是：兩組的數位時脈管理器來達成，其中，一組數位時脈管理器係可將參考信號FB分解成4個相位移信號。然而熟悉該項技術者應了解的是，即使僅使用一組的數位時脈管理器，使用者仍可對其中之4個相位移分解動作進行選擇性的關閉，亦即，僅使用一組的數位時脈管理器之下仍可將參考信號FB分解成2個或3個相位移信號，因此，使用者可根據需求並搭配數位時脈管理器的運用來選擇所需的相位移信號數量。至於相位移信號間的間隔則是由數位時脈管理器來將360度的相位等分給各個相位移信號，例如：相位移信號的數量為M個，則間隔相位為360/(M-1)。

待測信號時脈遮罩mk_FI的產生係於閘門信號gate輸入後，起始於待測信號FI的第一觸發狀態，終止於待測信號FI的另一個第一觸發狀態。於本實施例中之第一觸發狀態係以上緣觸發狀態為示例，亦即，待測信號時脈遮罩mk_FI同步於待測信號FI，而於待測信號FI在閘門信號gate致能後的第一個上緣觸發狀態下被同步地觸發為開始，即：待測信號時脈遮罩mk_FI被觸發於第一起始時序點t11。待測信號時脈遮罩mk_FI維持高位準狀態，直到閘門信號gate失能後之該待測信號FI發生第一個上緣觸發狀態時才停止，亦即，待測信號時脈遮罩mk_FI終止於待測信號FI的另一個第一觸發狀態，即：終止於第一終止時序點t12。

以第1圖之實施例來說，待測信號時脈遮罩mk_FI終止於待測信號FI的第7個第一觸發狀態，如此即會經過6個待測信號FI的週期數，待測信號週期次數計數模組可得到待測信號FI的週期次數Ni=6，即Ni=(待測信號FI發生第一觸發狀態的次數)-1。其中，待測信號FI的週期次數Ni需至少為1個，較佳為2個以上，亦即，通常可依據所預設的可量測頻率範圍來選取適當的閘門信號gate，例如：當預設之可量測的頻率範圍最大為10赫茲時，閘門信號gate所涵蓋的時間區間則為至少0.2秒，較佳為至少0.3秒。

請繼續參考第1圖，實際量測時，由於參考信號FB並不一定會與待測信號FI同步，因此對於所量測到之參考信號FB的週期次數Nb來說，其所經過的時間實際上是與待測信號時脈遮罩mk-FI的範圍不相符的，此即會造成前端誤差及後端誤差。

因此，本發明之實施例中即利用前述之該等相位移信號來進一步地消除前端誤差及後端誤差。為了取得前端誤差及後端誤差的時間區間，參考信號時脈遮罩mk_FB被產生來作為該等時間區間的取得基礎。

參考信號時脈遮罩mk_FB的產生係藉由延遲待測信號時脈遮罩mk_FI而來的，參考信號時脈遮罩mk_FB內會包含整數倍的週期次數Nb。待測信號時脈遮罩mk_FI致能後(第一起始時序點t11)，參考信號時脈遮罩mk_FB起始於該參考信號FB的第二觸發狀態，終止於該參考信號FB的另一個第二觸發狀態。於本實施例中之第二觸發狀態係以上緣觸發狀態為示例，亦即，參考信號時脈遮罩mk_FB同步於參考信號FB，而於參考信號FB在第一起始時序點t11後的第一個上緣觸發狀態下被同步地觸發為開始，即：參考信號時脈遮罩mk_FB被觸發於第二起始時序點t21。參考信號時脈遮罩mk_FB維持高位準狀態，直到待測信號時脈遮罩mk_FI失能後之該參考信號FB發生第一個上緣觸發狀態時才停止，亦即，參考信號時脈遮罩mk_FB終止於參考信號FB的另一個第二觸發狀態，即：終止於第二終止時序點t22。

待測信號時脈遮罩mk_FI與參考信號時脈遮罩mk_FB間的位移區間即為誤差產生區間，前面的位移區間為前端誤差，後面的位移區間則為後端誤差。同時可藉此產生上微分信號d_up及下微分信號d_down，而於上微分信號d_up被致能的時間區間內計數該等相位移信號FB-p1~FB-p8發生第三觸發狀態(上緣或下緣觸發狀態)的次數Nd1；以及。於下微分信號d_down被致能的時間區間內計數該等相位移信號FB-p1~FB-p8發生第三觸發狀態(上緣或下緣觸發狀態)的次數Nd2。

所述的「該等相位移信號FB-p1~FB-p8發生第三觸發狀態」係指當前端誤差選擇上緣觸發狀態作為該第三觸發狀態時，於後端誤差就選擇上緣觸發狀態作為該第三觸發狀態；反之，當前端誤差選擇下緣觸發狀態作為該第三觸發狀態時，於後端誤差就選擇下緣觸發狀態作為該第三觸發狀態。以第1圖之示例來說，係選擇上緣觸發狀態作為該第三觸發狀態，因此，於第1圖中的Nd1係為「3」，Nd2係為「5」。

於後續之計算中，Nd1的次數會減去Nd2的次數以取得實際上需被校正的週期數，進而消除前端及後端誤差。

取得上述的各個數值後即可進行待測信號FI之頻率的計算，其係依下式(1)來取得的：

Fi={Ni/[Nb+(Nd/M)]}×Fb　(1)

其中，Nd為校正值，Nd=(Nd1-Nd2)；M為該等相位移信號的個數，M≧2，亦即所產生之該等相位移信號的個數係至少為2個。

接著將說明本發明之實施例可提高頻率量測準確度的程度。待測信號FI基本上的頻率算式係由下式(2)來決定：

(Ni/Fi)=(Nb/Fb)　(2)

其中Fi為待測信號FI的頻率值；Fb為參考信號FB的頻率值；(2)式又可改寫為：

Fi≒(Ni/Nb)×Fb　(3)

滿足(3)式的條件為參考信號FB之頻率大於待測信號FI之頻率。

然而，由前述可知，若不進行前端及後端誤差的校正，式(3)取得的待測信號FI頻率將不準確。準確的算法是要將前端誤差補回來並消去後端誤差，如此才可完全符合待測信號時脈遮罩mk_FI的於致能狀態下所包含的範圍。因此，由校正值Nd的運算結果即可得到最後應補回或消去多少的數值，進一步地，由式(1)亦可了解到相位移信號的數量越多，能提升的準確度倍數就越高。本發明實施例中之方法相較於未進行前端誤差及後端誤差校正的方法共至少提升了8倍的準確度。

據此，本發明實施例之頻率校正方法的運作流程係為：提供待測信號FI、閘門信號gate、參考信號FB及基於參考信號FB的複數個相位移信號FB-p1~FB-p8；產生待測信號時脈遮罩mk_FI的第一起始時序點t11；

a)　產生參考信號時脈遮罩mk_FB的第二起始時序點t21、上微分信號d_up及基於該上微分信號d_up時間區間內的第三觸發狀態次數Nd1；

b)　產生待測信號時脈遮罩mk_FI的第一終止時序點t12及基於該待測信號時脈遮罩mk_FI時間區間內的待測信號FI週期次數Ni；

c)　產生參考信號時脈遮罩mk_FB的第二終止時序點t22、基於該參考信號時脈遮罩mk_FB時間區間內的參考信號FB週期次數Nb、下微分信號d_down及基於該下微分信號d_down時間區間內的第三觸發狀態次數Nd2；

d)　進行式(1)的運算取得Fi值。

進一步地，更可利用一時脈延遲遮罩mk_dly來設定可編程閘陣列(FPGA)的計數程序終止時點，進而於終止時點後輸出數值Nb、Ni、Nd1、及Nd2以供運算。時脈延遲遮罩mk_dly係根據該參考信號FB，延遲該參考信號時脈遮罩mk_FB一預定相位後而得的。以第1圖來說，係延遲該參考信號時脈遮罩mk_FB一個參考信號FB的週期而得到該延遲時脈遮罩mk_dly。

接著請參閱第2圖，係本發明於一實施例中之計頻器的功能方塊圖。本發明於實施例中之計頻器包含：信號輸入端100、FB產生模組300(參考信號產生模組)、可編程閘陣列200及控制單元400。

信號輸入端100用於接收待測信號FI。FB產生模組300用於輸出參考信號FB，且該參考信號FB之頻率值Nb係大於待測信號FI可能之頻率值範圍。可編程閘陣列200用於接收閘門頻率CLK以及進行各項參數的計數(關於可編程閘陣列200接收的閘門頻率CLK於其他實施方式，可改以接收參考信號FB)。控制單元400連接可編程閘陣列200，以接收該等數值Nb、Ni、Nd1、及Nd2，以及已知的Fb及M，並依式(1)進行運算以取得待測信號FI之頻率值Fi。

於一實施例中，該FB產生模組300可包含：一基頻產生單元301及一倍頻單元303。基頻產生單元301用於產生一基頻信號。通常利用晶體震盪器來產生較低的基頻，如此可降低成本，再由連接該基頻產生單元301的倍頻單元303來將基頻提昇，以作為該參考信號FB。通常會將基頻提昇至大於頻率信號FI之可能頻率範圍，亦即，對於不同種類之頻率信號可對應不同的參考信號FB之頻率值，當然，越高頻的參考信號FB能適用的範圍越廣。

接著請參閱第3圖，係本發明於一實施例中之可編程閘陣列的功能方塊圖。

閘門判斷模組204，接收閘門頻率CLK以及接收信號輸入端100之待測信號FI，用以產生閘門信號gate。閘門判斷模組204更可直接以參考信號FB作為閘門頻率CLK，如此將使得閘門信號gate同步於參考信號FB。其中，閘門判斷模組204舉例來說可包含有以下功能：1).除頻，可產生各種的閘門信號，例如0.4sec、0.2sec、0.1sec等。2).判斷適合的閘門信號時間，然後將閘門信號輸出提供給其他有需要的模組使用。3).可由使用者自行選擇閘門信號時間或由模組自動判斷。

mk_FI產生模組201(時脈遮罩產生模組)係連接信號輸入端100及閘門判斷模組204，以用於基於致能的閘門信號gate，設定同步於待測信號FI之第一觸發狀態的第一起始時序點t11，以及基於失能的閘門信號gate，設定同步於待測信號FI之該第一觸發狀態的第一終止時序點t12，以形成待測信號時脈遮罩mk_FI。

FI計數模組203(待測信號週期次數計數模組)係連接信號輸入端100及mk_FI產生模組201以接收該待測信號FI及待測信號時脈遮罩mk_FI，並用於計數待測信號時脈遮罩mk_FI內之待測信號FI的週期次數Fi。

延遲模組205係連接FB產生模組300(參考信號產生模組)及mk_FI產生模組201，以接收參考信號FB及待測信號時脈遮罩mk_FI，並用於基於該第一起始時序點t11，設定同步於參考信號FB之第二觸發狀態的第二起始時序點t21，以及基於第一終止時序點t12，設定同步於參考信號FB之該第二觸發狀態的第二終止時序點t22，其中t21至t22的時間區間係為參考信號時脈遮罩mk_FB。進一步地，更可包含用於根據參考信號FB產生延遲該參考信號時脈遮罩mk_FB預定相位的延遲時脈遮罩mk_dly，以供控制單元400於延遲時脈遮罩mk_dly結束後進行運算。此延遲時脈遮罩mk_dly係可進一步地確保可編程閘陣列200中進行估算的各數值已產生完成。

FB計數模組207(參考信號週期次數計數模組)係連接FB產生模組300及延遲模組205，以接收參考信號FB及參考信號時脈遮罩mk_FB，並用於計數該參考信號時脈遮罩mk_FB內之參考信號FB的週期次數Fb。其中，FB計數模組207亦可直接連接FB產生模組300及mk_FI產生模組201，而不連接延遲模組205(圖未示)，以接收參考信號FB及待測信號時脈遮罩mk_FI，並用於計數待測信號時脈遮罩mk_FI內之參考信號FB的週期次數Fb。由第1圖之時序觀之，前述的兩種週期次數Fb計數方式意義相同，其計數之週期次數Fb皆會相同。

DCM模組211(數位時脈管理器模組)，係連接FB產生模組300以接收參考信號FB，並基於該參考信號FB產生具相同頻率且彼此互相間隔一固定相位的M個相位移信號，其中，於本實施例中係以8個相位移信號FB-p1~FB-p8作為示例。

誤差計數模組209係連接mk_FI產生模組201、延遲模組205、及DCM模組211，以接收待測信號時脈遮罩mk_FI、參考信號時脈遮罩mk_FB、及該等相位移信號FB-p1~FB-p8，並用於在待測信號時脈遮罩mk_FI之起始時序點t11至參考信號時脈遮罩mk_FB之起始時序點t21的時間區間內(d_up)，計數該等相位移信號FB-p1~FB-p8發生第三觸發狀態的次數Nd1，以及用於在待測信號時脈遮罩mk_FI之終止時序點t12至參考信號時脈遮罩mk_FB之終止時序點t22的時間區間內(d_down)，計數該等相位移信號FB-p1~FB-p8發生第三觸發狀態的次數Nd2。

接著請參閱第4圖，係本發明於一實施例中之延遲模組的功能方塊圖。延遲模組205進一步可包含：第一延遲單元205a及第二延遲單元205b。第一延遲單元205a連接FB產生模組300及mk_FI產生模組201，以接收參考信號FB及待測信號時脈遮罩mk_FI，並用於產生參考信號時脈遮罩mk_FB；及第二延遲單元205b係連接FB產生模組300及第一延遲單元205a，以接收參考信號FB及參考信號時脈遮罩mk_FB，並用於基於該第二起始時序點t21，設定同步於該參考信號FB之該第二觸發狀態的第三起始時序點t31，以及基於該第二終止時序點t22，設定同步於該參考信號FB之該第二觸發狀態的第三終止時序點t32，其中t31至t32的時間區間即為該延遲時脈遮罩mk_dly存在的時間區間。

進一步地，為了更加降低誤差，亦可對所產生的參考信號FB進行預先的高精度量測，亦即，為了避免基頻產生器301及倍頻器303實際上產生之頻率與給予之標示值(即，基頻產生器301及倍頻器303的規格書中所載之值)不同而發生的誤差，可利用解析度高於參考信號FB頻率之高精密計頻儀來預先對FB產生模組300產生之參考信號FB進行量測，並以此量測值作為一預設值直接儲存於控制單元400或儲存於與控制單元400協同作業的單元(例如：記憶單元)中。另一種方式係可利用訊號產生儀器提供精準的頻率信號來反推知參考信號FB的頻率值，進而以此頻率值作為該預設值而直接儲存於控制單元400或儲存於與控制單元400協同作業的單元(例如：記憶單元)中。如此使得每一次的量測中，參考信號FB的頻率值都會使用該預設值，而不會選用基頻產生器301及倍頻器303於規格上所標示之參數。

本發明實施例之計頻器係利用內含之各個邏輯元件來達成，並在本發明實施例採用的計數規則下降低邏輯元件安排的複雜度，因而不需選用大面積的可編程閘陣列晶片，進而可減少電路占用的面積而縮小產品尺寸。舉例來說，若將控制單元400的運算功能也納入可編程閘陣列200內的話，所需的邏輯元件數量將會大幅地增加，進而增加電路占用面積；是因結構上的設計所致，可編程閘陣列200要達到相同的運算處理就須用邏輯方式來處理，其速度雖快但邏輯元件需求變的龐大；內含運算結構電路的特殊可編程閘陣列雖可達低邏輯元件空間的使用及高速的運算處理，但其單價過高。

綜合上述，本發明之計頻器利用快速且精準的多相位處理方式消除了頻率量測過程中對於待測信號FI之量測會產生的誤差，並隨著相位移信號的產生數量倍增量測準確度，以本發明之實施例來說係將誤差縮小的8倍(對應8個相位移信號)，並基於同步性的觸發來達到精準的控制目的，以及達到較小電路占用面積的功效。

本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。

100．．．信號輸入端

200．．．可編程閘陣列

201．．．mk_FI產生模組(時脈遮罩產生模組)

203．．．FI計數模組(待測信號週期次數計數模組)

204．．．閘門判斷模組

205．．．延遲模組

205a．．．第一延遲單元

205b．．．第二延遲單元

207．．．FB計數模組(參考信號週期次數計數模組)

209．．．誤差計數模組

211．．．DCM模組(數位時脈管理器模組)

300．．．FB產生模組(參考信號產生模組)

301．．．基頻產生器

303．．．倍頻器

400．．．控制單元

CLK．．．閘門頻率

d_up．．．上微分信號

d_down．．．下微分信號

FB．．．參考信號

Fb．．．參考信號的頻率值

FI．．．待測信號

Fi．．．待測信號的頻率值

gate．．．閘門信號

mk_FI．．．待測信號時脈遮罩

mk_FB．．．參考信號時脈遮罩

mk_dly．．．延遲時脈遮罩

M．．．相位移信號數量

M_phase．．．M個相位移信號

Nd1．．．上微分信號時間區間內之第三觸發狀態次數

Nd2．．．下微分信號時間區間內之第三觸發狀態次數

Ni．．．待測信號的週期次數

Nb．．．參考信號的週期次數

t11．．．第一起始時序點

t12．．．第一終止時序點

t21．．．第二起始時序點

t22．．．第二終止時序點

t31．．．第三起始時序點

t32．．．第三終止時序點

FB-p1~FB-p8．．．相位移信號

第1圖為本發明一實施例中之頻率量測的運作時序圖。

第2圖為本發明於一實施例中之計頻器的功能方塊圖。

第3圖為本發明於一實施例中之可編程閘陣列的功能方塊圖。

第4圖為本發明於一實施例中之延遲模組的功能方塊圖。

100．．．信號輸入端

200．．．可編程閘陣列

300．．．FB產生模組(參考信號產生模組)

301．．．基頻產生器

303．．．倍頻器

400．．．控制單元

CLK．．．閘門頻率

FB．．．參考信號

FI．．．待測信號

Fi．．．待測信號的頻率值

Claims (9)

1. 一種計頻器，係用於根據一閘門信號致能一待測信號的頻率量測動作，包含：一信號輸入端，係用於接收該待測信號；一參考信號產生模組，係用於輸出具有頻率值Fb大於該待測信號的一參考信號；一可編程閘陣列，係接收一閘門頻率以產生該閘門信號，以及接收該信號輸入端之待測信號以形成一待測信號時脈遮罩，並計數待測信號時脈遮罩內之該待測信號的週期次數Ni，以及接收該參考信號產生模組之參考信號以形成一參考信號時脈遮罩，並計數該參考信號時脈遮罩內之該參考信號的週期次數Nb，且該可編程閘陣列係基於該參考信號產生具相同頻率且彼此互相間隔一固定相位的M個相位移信號，其中M≧2，以及該可編程閘陣列用於在該待測信號時脈遮罩之起始時序點至該參考信號時脈遮罩之起始時序點的時間區間內計數該等相位移信號發生一觸發狀態的次數Nd1，以及用於在該待測信號時脈遮罩之終止時序點至該參考信號時脈遮罩之終止時序點的時間區間內計數該等相位移信號發生同一觸發狀態的次數Nd2，以及用於輸出該等數值Nb、Ni、Nd1、及Nd2；及一控制單元，係連接該可編程閘陣列及該參考信號產生模組，以接收該等數值Nb、Ni、Nd1、及Nd2，並依Fi={Ni/[Nb+(Nd/M)]}×Fb，進行運算以取得該待測信號之頻率值Fi，其中，Fb＞Fi，Nd=(Nd1-Nd2)。
2. 如申請專利範圍第1項所述之計頻器，其中該可編程閘陣列包含：一閘門判斷模組，係接收該閘門頻率以及接收該信號輸入端之待測信號，用以產生該閘門信號；一時脈遮罩產生模組，係連接該信號輸入端以接收該待測信號，以及接收該閘門判斷模組之閘門信號，並基於致能的該閘門信號，設定同步於該待測信號之第一觸發狀態的第一起始時序點，以及基於失能的該閘門信號，設定同步於該待測信號之該第一觸發狀態的第一終止時序點，以形成該待測信號時脈遮罩；一待測信號週期次數計數模組，係連接該信號輸入端及該時脈遮罩產生模組，以接收該待測信號及該待測信號時脈遮罩，用於計數該待測信號時脈遮罩內之該待測信號的週期次數Fi；一延遲模組，係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號及該待測信號時脈遮罩，並用於基於該第一起始時序點，設定同步於該參考信號之第二觸發狀態的第二起始時序點，以及基於該第一終止時序點，設定同步於該參考信號之該第二觸發狀態的第二終止時序點，以形成該參考信號時脈遮罩；一參考信號週期次數計數模組，係連接該參考信號產生模組及該延遲模組，以接收該參考信號及該參考信號時脈遮罩，並用於計數該參考信號時脈遮罩內之該參考信號的週期次數Fb；一數位時脈管理器模組，係連接該參考信號產生模組以接收該參考信號，並基於該參考信號產生該等相位移信號；及一誤差計數模組，係連接該時脈遮罩產生模組、該延遲模組及該數位時脈管理器模組，以接收該待測信號時脈遮罩、該參考信號時脈遮罩、及該等相位移信號，並用於在該待測信號時脈遮罩之起始時序點至該參考信號時脈遮罩之起始時序點的時間區間內計數該等相位移信號發生第三觸發狀態的次數Nd1，以及用於在該待測信號時脈遮罩之終止時序點至該參考信號時脈遮罩之終止時序點的時間區間內計數該等相位移信號發生第三觸發狀態的次數Nd2。
3. 如申請專利範圍第2項所述之計頻器，其中該延遲模組更包含根據該參考信號產生延遲該參考信號時脈遮罩預定相位的一延遲時脈遮罩，以供該控制單元於該延遲時脈遮罩結束後進行運算。
4. 如申請專利範圍第3項所述之計頻器，其中該延遲模組包含：一第一延遲單元，係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號及該待測信號時脈遮罩，並用於產生該參考信號時脈遮罩；及一第二延遲單元，係連接該參考信號產生模組及該第一延遲單元，以接收該參考信號及該參考信號時脈遮罩，並基於該第二起始時序點，設定同步於該參考信號之該第二觸發狀態的第三起始時序點，以及基於該第二終止時序點，設定同步於該參考信號之該第二觸發狀態的第三終止時序點，其中該第三起始時序點及第三終止時序點間係為該延遲時脈遮罩。
5. 如申請專利範圍第1項所述之計頻器，其中該參考信號產生模組包含：一基頻產生單元，係用於產生一基頻信號；及一倍頻單元，係連接該基頻產生單元，用於將該基頻信號倍頻為該參考信號。
6. 如申請專利範圍第1項所述之計頻器，其中該控制單元更用於將該數值Fb取代為一預設值。
7. 如申請專利範圍第2項所述之計頻器，其中該第一觸發狀態係為上緣觸發狀態及下緣觸發狀態之二者中的其中之一；該第二觸發狀態係為上緣觸發狀態及下緣觸發狀態之二者中的其中之一；該第三觸發狀態係為上緣觸發狀態及下緣觸發狀態之二者中的其中之一。
8. 如申請專利範圍第2項所述之計頻器，其中該參考信號週期次數計數模組係連接該參考信號產生模組及該時脈遮罩產生模組，以接收該參考信號及該待測信號時脈遮罩，並用於計數該待測信號時脈遮罩內之該參考信號的週期次數Fb。
9. 如申請專利範圍第1項所述之計頻器，其中該可編程閘陣列係以該參考信號作為該閘門頻率。