JPS618671A

JPS618671A - エツジ間隔計測装置

Info

Publication number: JPS618671A
Application number: JP59128943A
Authority: JP
Inventors: Hiromi Takano; 高野　ひろみ
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-06-22
Filing date: 1984-06-22
Publication date: 1986-01-16
Also published as: JPH0530216B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はたとえば周波数発電機（ＦＧ）から出力される
ＦＧ倍信号波形整形して得ら詐る矩形波信号の繰り返し
周期に相当するエツジ間隔を計測するエツジ間隔計測装
置に関する。

〔背景技術とその問題点〕

従来より、たとえば、ビデオテープレコーダにおいて、
磁気ヘッドが取シ付けらｎた回転ドラムはビデオ信号の
垂直同期信号に応じてＮＴＳＣ方式の場合３０Ｈｚ一定
で回転させる必要がある。

このためには、回転ドラム用のモータの回転速度を周波
数発電ａｌｌＣ以下、ＦＧという。〕によシ検出して、
この検出結果に基づいて該モータの回転速度を制御する
方法が一般に知られている。−例として第１図に示すよ
うに、モータ１はＦＧ２と一体に構成されており、該モ
ータ１の回転軸３に回転方向に沿って複数の磁極が着磁
形成された磁気リング４が取シ付けられている。そして
、この磁気リング４の磁極を強磁性金属磁気抵抗素子等
からなる磁気感応へンド５によシ検出している。

すなわち、ＦＧ２の磁気感応へクド５からは磁気リング
４の磁極の変化に応じて変化する略正弦波状のＦＧ倍信
号出力されている。そして、このＦＧ倍信号波形整形回
路６により第２図に示すような矩形波状の信号に整形さ
れ、エツジ検出回路の一例としての立上り検出回路７に
送られる。立上シ検出回路７では上記波形整形されたＦ
Ｇ倍信号たとえば立上シ点Ｐｒ　　−Ｐ２　−　Ｐｓ　
　・・・が検出され、この各立上り点ｐ１　ｙＰ２　　
ｙＰ３　　’・・間の時間すなわちＦＧ倍信号繰り返し
周期に相当する立正シ間隔いわゆるＦＧ周期ＴＦＧＩＩ
Ｔ　ＦＧ２１・・・がカウンタ８により順次計測される
０カウンタ８で計測さ詐たＦＧ同周期ｙｃ１　、　ＴＦ
Ｇ２　＋・・・　はＤ／Ａ変換回路（デジタル・アナロ
グ変換回路）９に順次送ら扛アナログ信号に変換された
後、比較回路１０に送られ基準値と比較さｔその誤差が
エラー信号としてモータ駆動回路１１に送られる。

そして、このエラー信号に応じてモータ駆動回路１１に
よシモータ１の回転速度が所定値に制御されるようにな
っている。

このような制御系を用いればある程度のサーボはかけら
れるものの、ＦＧ同周期測定精度を高めようとしてカウ
ンタ８に供給されるクロックの周波数を高めると、ハー
ドウェアの規模が増大するとともに高速動作の素子が必
要となりコストアップの原因となる。また、この制御系
はハードウェアのみで構成されているため、一度所定値
に設定さｎると容易に該所定値全変更できず、たとえば
モータ１や該モータ１が使用されている機器に規格の変
更等が生じた場合には、即座に対応できず自由度が低い
という問題点がある。

また、ハードウェア構成のカウンタ８の代りにＣＰＵ（
中央処理回路〕を用い、プログラムいわゆるンントウエ
アによシカウ／りを構成してＦＧ同周期計測することも
できる。この場合には、上述したような規格の変更等が
生じてもプログラムを組み替えるだけで対応できるが、
計数動作の単位となる時間すなわち計測単位がプログラ
ムによるループのステップ数で決定されてしまうため、
計測精度は上記カウンタ８を用いる場合より劣ってしま
うという問題点がある。

〔発明の目的〕

本発明は上述した従来の問題点に鑑みてなされたもので
あシ、たとえばＦＧ倍信号波形整形して得られる矩形波
信号の立上シ間隔等のエツジ間隔を高精度に計測すると
ともに、種々の変更等が生じても即座に対応できるよう
に計測の自由度を高めることを目的とする。

〔発明の概要〕

本発明に係るエツジ間隔計測装置は上述した目的を達成
するために、少なくともプログラムに応じて決定さする
タイミング毎に入力矩形波信号のレベル會検出すること
により該入力矩形波信号のエツジを検出しこれらのエツ
ジ検出タイミング間隔を計測するとともにデータの演算
を行うＣＰＵシステムと、このＣＰＵシステムによる時
間計測単位よりも細かい計測単位で時間計測を行うカウ
ンタと、上記入力矩形波信号のエツジを瞬時に検出して
上記カウンタに計数動作を開始させるエツジ検出回路と
を備え、上記ＣＰＵシステムが上記入力矩形波信号の第
１のエツジを検出したタイミングで上記カウンタから第
１の計数値データを上記ＣＰＵシステムに取シ込み、上
記ＣＰＵシステムが上記入力矩形波信号の第２のエツジ
を検出したタイミングで上記カウンタ炉ら第２の計数値
データを上記ＣＰＵシステムに取り込んで、これら第１
および第２の計数値データと上記ＣＰＵシステムによる
上記入力矩形波信号の第１のエツジ検出タイミングから
第２のエツジ検出タイミングまでの時間計測値データに
基づいて上記入力矩形波信号のエツジ間隔のデータを得
ることを特徴とするものである。

〔実施例〕

以下、本発明に係るエツジ間隔計測装置の実施例につい
て図面を用いて詳細に説明する。

第３図は本発明が適用された立上シ間隔計測装置を示す
プロクク図である。この立上り間隔計測装置はエツジ間
隔の一例として立上り間隔全計測するものである。まず
、第３図および第４図のタイムチャートを用いて、構成
を明ら刀）にしながら基本的動作について説明する。信
号入力端子２１には、たとえば図示しないＦＣ（周波数
発電機）力）ら、第４図Ａに示すような繰り返し周波数
７２０Ｈｚ程度の波形整形された矩形波状のＦＧ信号Ｓ
ＦＧが供給さｎる。このＦ’Ｇ信号ＳＦＧは立上り検出
回路２２およびＣＰＵ（中央処理回路）２３に供給され
るようになっている。上記ＣＰＵ２３はたとえば、第４
図Ｂに示すような一定周期ＴＬＰ　のタイミングでＦＧ
信号ＳＦＧがＨレベル（ハイレベル）かＬレベル（ロー
レベル）　カｋ　検出することによシエツジすなわち立
上りあるいは立下ｉ検出している。また、ＣＰＵ２３は
この検出周期ＴＬｐ’ｉｉｌ’時間計測単位として計数
動作を行うようになっている。なお、ここでは説明を簡
略化するために、検出の周期ｖｉ−Ｔｔ、ｐ一定とした
が、プログラムによって決定されるＨレベルを検出する
ためのループのステップ数とＬレベルを検出するための
ループのステップ数が異なり、各々の検出の周期が異な
ることも考えられる。しかし、ステップ数が予め分って
いれば、後述するＣＰＵ２３による計数値データＤｘに
対応する時間のデータを得ることはできる。

そして、まず、立上り検出回路２２によりＦＧ信号ＳＦ
Ｇ　の立上り（ＬレベルからＨレベルへの変化ンが時刻
ｔ、に検出される。そうすると、上記立上り検出回路２
またらカウンタ２４にイネーブル信号ＳＦ、Ｎが送られ
、第４図Ｃに示すように該カウンタ２４の計数動作が開
始さ几る。なお、上記カラン°り２４は、ＣＰＵ２３に
よる時間計測単位（この実施例では検出の周期ＴＬＰ）
よシも細かい計測単位で計数動作し時間計測を行うもの
とする。従って、上記カウンタ２４はＣＰＵ２３よシも
高分解能すなわち高精度の時間計測を行うことができる
。

次に、立上り検出回路２２よシ遅れて時刻ｔ２にＣＰＵ
２３によりＦＧ信号ＳＦＧの立上りが検出される。そう
すると、ＣＰＵ２３７＞ら立上シ検出回路２２にクリア
信号Ｓｃが送られ、該立上シ検出回路２２がクリアされ
カウンタ２４の計数動作が終了さｎる。そして、この時
のカウンタ２４の計数値データｄＫがゲート回路２５を
介してＣＰＵ２３内に取り込まれる。ここで、カウンタ
２４はクリアされる。

なお、計数値データｄＫは立上シ検出回路２２によるＦ
Ｇ信号ＳＦＧのに回目（ｋ＝１，２，３゜・・・）の立
上シ検出に対応したカウンタ２４からの計数値データで
あることを示す。

続いて、ＣＰＵ２３によシ時刻ｔ３にＦＧ信号ＳＦＧが
立下ったことが検出され、計測しようとする立上シ間隔
すなわちＦＧ同周Ｔ　ＦＧＫの略半分が経過したことが
確認される。次に、立上シ検出回路２２によシＦＧ信号
ＳＦＧの立上シが時刻ｔ４に検出される。そうすると、
上記立上シ検出回路２２からカウンタ２４にイネーブル
信号ＳＥＮが送られ、第４図Ｃに示すように該カウンタ
２４の計数動作が再び開始される。そして、上記立上り
検出回路２２よシ遅れて時刻ｔ、にＣＰＵ２３によシＦ
Ｇ信号ＳＦＧの立上りが検出される。そうすると、ＣＰ
Ｕ２１’ら立上シ検出回路２２にクリア信号ＳＣが送ら
れ、該立上シ検出回路２２がクリアされカウンタ２４の
計数動作が終了される。そして、この時のカウンタ２４
の計数値データｄＫ＋ｌがゲート回路２５’に介してＣ
ＰＵ２３内に取り込まれる。ここで、カウンタ２５はク
リアされる。なお計数値データｄｉｃ＋１は立上り検出
回路２２によるＦＧ信号ＳＦＧのに＋１回目の立上り検
出に対応したカウンタ２４からの計数値データであるこ
とを示す。

また、ＣＰＵ２３では時刻ｔ２〜ｔ５までの計数値デー
タＤＫが算出される。この計数値データＤＫはＦ’Ｇ信
号ＳＦＧのに回目の立上りとに＋１回目、の立上シとを
それぞれＣＰＵ２３により検出してこれらの立上シ検出
タイミングの間隔としてＣＰＵ２３によシ計測されたデ
ータを示す。なお、この実施例では前述したＣＰＵ２３
のＨレベル、Ｌレベルの検出周期をＴＬ、　　一定とし
たため計数値データが得られたが、検出の周期が異なる
場合にも時刻ｔ２〜ｔ５までの時間のデータを得ること
はできる。

そして、ＣＰＵ２３によシ各計数値データｄＫ。

ｄｘ＋１．Ｄｘに対して演算ｄＫ−ｄｘ＋１　十ＤＫが
行われ、ＦＧ信号ＳＦＧの立上り間隔すなわちＦＧ同周
Ｔ　ＦＧＫに対応したデータが得られるようになってい
る。更に、このデータはＣＰＵ２３刀＼らラッチ付のＤ
／Ａ変換回路（デジタル・アナログ変換回路）２６に送
牧れ、アナログの出力信号５ＯｔｌＴとして信号出力端
子２７から出力される。なお、この出力信号Ｓ　ＯＵＴ
は図示しない比較回路に送られ基準値と比較されエラー
信号が得られるようになっている。

以上、基本的な動作について説明したが、後述するよう
に定常状態においては上述したような動作が連続して行
わｎるようになっている。

第５図は上述した立上り間隔計測装置におけるＣＰＵ２
３の動作を詳しく示すフローチャートである。このフロ
ーチャートに従って説明する。

まず、ステップＳｌでは、ＦＧ信号ＳＦＧがＨレベルか
どうかの判別がなさｎＸｙＥｓの場合にはステップＳ３
へ進むが、Ｎｏの場合にはステップＳ２へ進み計数動作
および他の動作が行われ再びステップＳｌへ戻る。すな
わち、ＹＥＳの条件を満足するまでは、ステップＳ１と
ステップｓ２によるループを繰り返して動作することに
なる。

ＹＥＳの条件が満足されると、ステップＳ３へ進みその
時点でのカウンタ２４による計数値データがゲート回路
２５を介してレジスタＲＡに取り込まれる。このレジス
タＲＡに取シ込まれた計数値データはステップＳ４でレ
ジスタＲＢに転送さ八る０ステップＳ５では、ＦＧ信号ＳＦＧ　がＬレベルかどう
かの判別がなされ、ＹＥＳの場合にはステップＳ７へ進
むが、ＮＯの場合にはステップＳ６へ進み計数動作およ
び他の動作が行われ再びステップＳ５へ戻る。ＹＥＳの
条件が満足さｎると、ステップＳ７へ進みＦ’Ｇ信号Ｓ
ＦＧ　　がＨレベル７）＞どうかの判別がなされるｃ、
ＹＥＳの場合にはステップＳ９へ進むが、ＮＯの場合に
はステップＳ８へ進み計数動作および他の動作が行われ
再びステップＳ７へ戻る。

ここで、グロダラムによるＦＧ信号Ｓｙｃの立上り検出
は一般的にＬレベルを検出した後Ｈレベルを検出するこ
とによって行わ几る。

なお、前述したＦＧ信号ＳＦＧのＬレベルを検出する周
期はステップＳ５とステップＳ６で構成されるループに
よシ決定され、Ｈレベルを検出する周期はステップＳ７
とステップＳ８で構成されるループにより決定される。

ステップＳ７でＹＥＳの条件が満足されると、ステップ
Ｓ９へ進みその時点でのカウンタ２４による計数値デー
タがゲート回路２５を介してレジスタＲＡに取シ込まれ
る。ここで、現在各レジスタＲＡ、Ｒ１＋　　に記憶さ
れているカウンタ２４による各計数値データケたとえば
下位データとし、また、ＣＰＵ２３による計数値データ
を上位データとする。この上位データと下位データの間
には、たとえば、上位データー下位データＸｎ（ｎ＝自
然数）の関係が成立するものとする。

そして、ステップＳＩＯでは、レジスタＲＢに記憶され
ている計数値データ刀１らレジスタＲａに記憶されてい
る計数値データを減算するという下位計算が行わｎ１下
位データΔｄが求まる。すなわち、現在各レジスタＲＡ
、ＲＢにそれぞれ第４　　　　　゛図Ｃに示すような計
数値データｄＫ＋１　　ｄＫ　が記憶さｎているとする
と、動作開始刀１らに番目の　　　′下位データΔｄＫ
＝ｄＫ−ｄＫ＋□　となる。

ステップＳｌｌでは、ステップＳ１０で得られｆｃ”Ｆ
位データΔｄが零以上かどう力）が判別さｎ１ＹＥＳの
場合にはステップＳ１３へ進ムカ、Ｎ。

の場合にはステップＳ１２へ進む。このステップＳ１２
では、上位データからデータを借り受けて下位データを
零以上とするような補正計算が行われ再びステップＳ１
１へ戻る。

そして、ＹＥＳの条件が満足されるとステップＳ１３へ
進み傾斜波いわゆるランプ波の始点位置のデータによる
下位計算が行われる。すなわち、この傾斜波はたとえば
第４図ＤＫ示すように、プログラムにより決定される一
定の始点位置、傾き、および傾斜部の幅ＴＲｇ有するも
のであり、アナログではＦＧ信号Ｓｐａ　の立上り時刻
の変化をレベルの変化として検出するのに用いられるも
のである。ここでは、レベルの変化ではなく時間の変化
として検出するためのデータとして用いられる。

また、上記傾斜波の始点位置のデータ’ｋＲとしこのデ
ータの下位データｋＲｐ、上位データｋＲｕとする。そ
して、ステップ５１１ｎＳらの下位データ７）＞ら上記
傾斜波の始点位置７表す下位データＲＬ會減算するとい
う下位計算が行われ新たに下位データＷｚ、が求まる。

ステップＳ１４では、この下位データＷＬが零以上力）
どうかが判別され、ＹＥＳの場合にはステップＳ１６へ
進むが、ＮＯの場合にはステップＳ１５へ進む。このス
テップＳ１５ではステップＳ１２と同様な補正計算が行
わ扛再びステップＳ１４へ戻る。そして、ＹＥＳの条件
が満足さ八るとステップ８１６へ進み上位計算が行われ
る。すなわち、ＣＰＵ、２３によって現在得られている
計数値データたとえば第４図Ｂに示すＤｘを上位データ
とし、この計数値データから上述した傾斜波の始点位置
を表す上位データＲｕが減算され新たに上位データＷＵ
が求まる。

ステップ８１７では、この上位データＷｕが零以上力）
どうかが判別され、ＹＥ”Ｓの場合にはステップ８１８
へ進むが、ＮＯの場合には所定のレンジ外処理、たとえ
ば該上位データＷｕ？：無効とし前回計算したデータケ
そのまま用いるような処理が行われる。ステ７プＳ１８
では、現在得られている下位データＷＬと上位データＷ
ｕとからＦＣ周期ＴＰＧＫに対応じたデータＷが作成さ
ｎる。ステップＳ１９では、このデータＷが前述した傾
斜波の傾ｆｆＰ＋部幅ＴＲ以下かどうかが判別さＡ、Ｙ
ＥＳの場合にはステップＳ２０へ進むが、ＮＯの場合に
は上述したようなレンジ外処理が行われる。

ステップ８２０では、ステップ８１９からのデータＷに
対してＤ／Ａ変換回路２６の取り扱いビット数に応じた
データの丸め込みがなされ、これが該Ｄ／Ａ変換回路２
６に送られる。上記データの丸め込みは、たとえば、デ
ータＷのビット数をｎ、Ｄ／Ａ変換回路２６の取シ扱い
ピクト数ｋｍ（ｎ＞ｍ）とすると、データＷＯｍ＋１番
目のビットが００時にはｍビット分をそのまま用い、■
の時にはｍビット分のデータにｌ’に加算して用いるよ
うな処理である。

このようにして、ＦＧ信号Ｓ　Ｆ　ａＬｖｌ　Ｆ　Ｇ周
期ＴＦＯＲに対応した出力信号Ｓ　ＯＵＴ　ｋ得ること
ができる。そして、更に連続動作を行うために、ステッ
プＳ２１へ進み現在レジスタＲＡＫ記憶さ九ている計数
値データ全レジスタＲＢに転送する処理が行われ、再び
ステップＳ５へ戻る。すなわち、ステップＳ１〜ステク
グＳ４は動作開始力）ら最初の１回のみ行われ、定常状
態においてはステップ８５〜ステツプＳ２１が繰り返し
行われ連続動作がなさするようになっている。

上述したように、本実施例の立上り間隔計測装置によれ
ばプログラム（ンフトウェア〕にょ１ＰＵ２３でカウン
タを構成し、該ＣＰＵ２３で粗い計測を行うとともに、
カウンタ２４で細かい計測を行って立上シ間隔すなわち
ＦＧ同周ＴＦＧＫｔ高精度に計測できるようになってい
る。よってこのような立上り間隔計測装置を用いＦＧに
よるモータの回転速度の制御系全構成すｎば、従来のハ
ードウェアのみの構成と比較してもＦＧ同周ＴＦＧＫ　
の計測精度は落ちるようなことはないし、プログラムを
組み替えるだけでたとえば傾斜波の始点位置のデータ？
変更でき、種々の変更等に対応できるため計測の自由度
も高い。

また、本発明は第６図に示すように、カウンタにアクプ
ダウンカウンタ３０を用いるとともに、２つの立上り検
出回路３１，３１用いて構成することもできる。すなわ
ち、たとえば第４図に示す時刻ｔ□に立上り検出回路３
１によりＦＣ信号ＳＰＧ　の立上りが検出されるとイ坏
−グル信号ＳｇＮ（−が発生さｎアクグダウンカウンク
３０にカウントアツプ方向の計数動作全開始させる。こ
の立上り検出回路３１はＣＰＵ２３によシ時刻ｔ２にＦ
Ｇ信号ＳＦＧのＨレベルが検出さ汎ると発生されるクリ
ア信号Ｓｃ−にニジクリアされ、アンプダウンカウンタ
３０の計数動作が終了されるようになっている。

一方、時刻ｔ４に立上り検出回路３２によりＦＧ信号Ｓ
ｒｏの立上りが検出されるとイネーブル信号ＳｚＮ　が
発生さ九アップダウンカウンタ３０にカウントダウン方
向の計数動作を開始させる。この立上り検出回路３２は
ＣＰＵ２３により時刻ｔ５にＦＧ信号ＳＦＧのＬレベル
が検出されると発生されるクリア信号Ｓｃ２によりクリ
アされ、　アンプダウンカウンタ３０の計数動作が終了
されるようになっている。このように構成すれば、前述
したｄＫ−ｄＫ＋ｓ　　の演算をγノブダウンカウンク
３０で行うことができる。但し、この構成は間欠計測ケ
行う場合のみ有効であり、連続計測ケ行う場合には、カ
ウンタがもう１つ必要になってしまう。

従って、連続計測を行う場合には、第３図に示した構成
の装置音用いる方が好ましい。

なお、本実施例においては、ＦＧ信号ＳＦＧ　　の立上
ｆ：ｒｗ検出して計数値データ？得ていたが、立下り全
検出して計数値データを得ることも勿論できる。また、
ＦＧ信号ＳＦＧのデユーティが５０％の場合には立上り
、立下９の両者を検出して計数値データを得ることによ
り計測を行っても良い。

更に、入力される信号はＦＧ信号に限らず矩形波信号で
あれば良く、該矩形波信号のエツジ間隔すなわち立上り
間隔あるいは立下り間隔ヶ計測することができる。

〔発明の効果〕

上述した実施例の説明から明らかなように、本発明によ
れば、プログラムすなわちソフトウェアによりＣＰＵで
カウンタを構成し、該ＣＰＵにて粗い計測単位で時間計
測を行うとともに、ＣＰＵ外部のハードウェア構成のカ
ウンタにて細７＞い計測単位で時間絹測奢行うようにし
ているため、矩形波信号のエツジ間隔を高精度に計測で
きるとともに、種々の変更等に対しても上記ＣＰＵ’に
動作させるプログラムを組み替えるだけで即座に対応で
きる計測の自由度を高めることができる０

【図面の簡単な説明】

第１図はＦＧを用いたモータの回転速度制御系の一例を
示すグロック図、第２図は波形整形が施されたＦＣ信号
葡示す波形図である。第３図は本発明に係るエツジ間隔計測装置の一実施例を
示すグロック図、第４図は上記実施例の動作？示すタイ
ムチャート、第５図は上記実施例におけるＣＰＵの動作
會詳しく示すフローチャート、第６図は本発明に係るエ
ツジ間隔計測装置の他の実施例を示すグロック図である
。２２．３１，３２・・・立上り検出回路２３−−＠　Ｃ
ＰＵ２４−−−　カウンタ３０・・・　アノプダウンカウンク特許出願六　ン二一株式会社代理人　弁理士　小　池　　　　見回　　　　　　　１）　村　　榮　　−第１図第２図Ｐ、　　　　　Ｐ２Ｐ３

Claims

【特許請求の範囲】

少なくともプログラムに応じて決定されるタイミング毎
に入力矩形波信号のレベルを検出することにより該入力
矩形波信号のエツジを検出しこれらのエツジ検出タイミ
ング間隔を計測するとともにデータの演算を行うＣＰＵ
システムと、このＣＰＵシステムによる時間計測単位よ
りも細かい計測単位で時間計測を行うカウンタと、上記
入力矩形波信号のエツジを瞬時に検出して上記カウンタ
に計数動作を開始させるエツジ検出回路とを備え、上記
ＣＰＵシステムが上記入力矩形波信号の第１のエツジを
検出したタイミングで上記カウンタから第１の計数値デ
ータを上記ＣＰＵシステムに取り込み、上記ＣＰＵシス
テムが上記入力矩形波信号の第２のエツジを検出したタ
イミングで上記カウンタから第２の計数値データを上記
ＣＰＵシステムに取り込んで、これら第１および第２の
計数値データと上記ＣＰＵシステムによる上記入力矩形
波信号の第１のエツジ検出タイミングから第２のエツジ
検出タイミングまでの時間計測値データに基づいて上記
入力矩形波信号のエツジ間隔のデータを得ることを特徴
とするエツジ間隔計測装置。