JPS62171480A

JPS62171480A - 速度制御装置

Info

Publication number: JPS62171480A
Application number: JP61009954A
Authority: JP
Inventors: Tsukasa Kaburagi; 鏑木　司; Nobuo Azuma; 信雄東; Saburo Kazama; 風間　三郎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-01-22
Filing date: 1986-01-22
Publication date: 1987-07-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えばＶＴＲ等の高精度の回転速度制御技術
を必要とする装置において用いられる速度、制御装置に
関する。

〔従来の技術〕

一般にモータ等によって回転駆動される回転体の回転速
度を定速化するための速度制御装置は、例えば特開昭５
３−９３４８１号公報等に記載されているように、第２
図のごとき構成を有している。すなわち、第２図におい
て、回転速度検出器２は、モータ１の回転速度を、該回
転速度に比例して周波数が変化する周波数信号として検
出する。

もので、この検出周波数信号（以下、ＦＣ信号という）
は、周波数弁別器４において、基準周波数信号と比較さ
れ、その比較誤差出力電圧が増幅器５、積分器６を介し
て駆動回路７に供給され、該駆動回路７によって回転駆
動されるモータｌの回転速度が一定に保持されるように
なっている。

上記回転速度検出器２　（以下、ＦＣ検出器という）と
しては、その小型、軽量化のために、例えば第３図に示
されるような磁気的検出形式のものが多く用いられてい
る。この形式のものでは、モータ１と一体的に回転する
回転円板８の外周に着磁を行って一定間隔でＮ極とＳ極
とが交互に反復されるＦＧ信号検出用マグネット（以下
、ＦＣマグネットという）を形成しておき、回転円板８
の回転に伴うＦＧマグネットの磁気変化を検出コイルあ
るいは磁気抵抗効果素子等より成るＦＧ検出器２によっ
て検出する構成となっている。

〔発明が解決しようとする問題点〕

上記のごとき速度制御装置においては、その速度制御動
作を高精度に遂行するためには、ＦＣ検出器２による回
転速度の検出が高精度に行われなければならないことは
いうまでもない。然るに、従来の装置では、ＦＣ検出器
２による回転速度の検出精度は、主としてその構造上の
機械的精度によって決まってしまい、その高精度化には
自ずと限界があることから、回転速度の検出精度を飛躍
的に向ヒさせることは困難なものであった。例えば、前
記した磁気的検出形式のＦＣ検出器では、回転円板８の
外周にＦＣマクネットを形成する際の磁極間隔もしくは
磁力のむらや、回転円板８の偏心または回転円板８に対
するＦＣ検出器２の取付は位置のばらつき等に起因して
、検出されるＦＧ倍信号は特定し得ない時間軸変動が生
じ、そのため、速度制御装置による制御速度にもむらが
生ずるといった問題があった。

本発明の目的は、上記従来技術の問題点を解決し、ＦＣ
検出器によって検出されるＦＧ倍信号、上記したごとき
ＦＧ検出器自体の検出精度誤差に基づく時間軸変動があ
っても、これに係わりな（回転体の速度制御を高精度に
行い得るようにした速度制御装置を提供するにある。

〔問題点を解決するための手段〕

上記問題点を解決するための手段として、本発明では、
速度制御の対象となる回転体を予め速度変動のない状態
で回転させたときに前記ＦＣ検出器によって検出される
基準周波数信号を上記回転体の１回転期間分記憶させた
メモリと、該メモリから上記回転体の回転に同期して順
次サイクリックに読出される上記基準周波数信号に基づ
いて、上記ＦＧ検出器の検出精度誤差に起因する前記Ｆ
Ｇ倍信号時間軸変動分を除去する時間軸変動除去回路と
を有する時間軸補正回路が用いられる。

〔作　用〕

上記メモリに記憶された基準周波数信号は、回転体を予
め速度変動のない状態で回転させたときにＦＧ検出器に
よって検出されたものであることから、ＦＧ検出器自体
の検出精度誤差による時間軸変動成分を表わしている。

したがって、回転体の速度制御動作時に、ＦＣ検出器に
よって検出されるＦＧ倍信号、上記時間軸補正回路にお
いて、上記メモリから読出される基準周波数信号に基づ
いて適宜演算処理するなどして補正することにより、Ｆ
Ｇ検出器自体の検出精度誤差による時間軸変動成分を含
まない補正ＦＧ倍信号得ることができ、これによって正
確な回転体の定速制御動作を行うことができる。なお、
ＦＧ検出器の検出精度誤差は、例えば第３図で説明した
ＦＧ検出器の構成から明らかなように、上記回転体の回
転周期毎に反復されるものであるから、その１回転期間
分についてのみ上記基準周波数信号をメモリに記憶させ
ておき、これを上記回転体の回転に同期して順次サイク
リックに読出して用いることにより、上記したＦＧ倍信
号時間軸変動の補正を行うことができる。

〔実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は、本発明による速度制御装置の一実施例を示す
ブロック図であり、３は時間軸補正回路であって、第２
図に対応する部分には同一符号をつけている。

第１図において、該時間軸補正回路３は、Ｆ’　Ｇ検出
器２から入力されるＦＣ信号の時間軸を補正して、該Ｆ
Ｇ倍信号含まれるＦＧ検出器２の検出精度誤差による時
間軸変動成分を除去するものである。時間軸補正回路３
から出力される補正ＦＧ倍信号、第２図に示した従来例
と同様に、周波数弁別器４に入力されてモータ１自体の
回転速度誤差が検出され、該検出誤差は、増幅器５．積
分器６、駆動回路７を介してモータ１にフィードバック
され、その定速回転制御が行われる。

第４図は、上記時間軸補正回路３の一具体例を示すブロ
ック図である。

同図において、１１．１２は波形整形回路であり、これ
らのうち、波形整形回路１１は、ＦＣ検出器２（図示の
例では、第３図で説明した回転円板８の磁極反転を検出
するものとなっている）から入力されるＦＣＣ信号音適
宜矩形波に変換し、波形整形回路１２は、回転円板８の
特定回転位置における入力ＦＧ倍信号みを抽出して整形
するものである。

１３は、波形整形回路１１の出力Ｃを１／２分周してＦ
Ｃ信号の周期を表す信号りを形成するＴフリップフロッ
プ（以下、Ｔ−ＦＦという’）　、１６．１７は、Ｔ−
ＦＦ１３の出力によって切換え制御されるスイッチであ
る。２４は適宜のクロック源（図示せず）からのクロッ
クパルスＣＫが入力されてる入力端子、１４．１５はカ
ウンタ、１８は演算回路で、カウンタ１４．１５は、ス
イッチ１６の切換え周期（ＦＧ倍信号周！ｔ１１）毎に
入力端子２４からのクロックパルスＣＫを交互に計数す
ることにより、ＦＣ信号の周期を順次計数し、その計数
値は、各カウンタ１４．１５の交互の非動作期間にスイ
ッチ１７（スイッチ１６とは逆相駆動される）を介して
演算回路１８に入力される。

１９はメモリで、該メモリ１９には、第１図のモータ１
を適宜の手段により予め速度変動のない状態で回転させ
たときに、ＦＧ検出器２によって検出されるＦＧ倍信号
基準周波数信号）がモータ１の１回転分、すなわち回転
円板８の１回転分だけ記憶されている。

この記憶信号は、波形整形回路１１の出力Ｃに基づく指
定アドレスおよび波形整形回路１２の出力Ｂに基づく指
定アドレスのリセット信号により、モータ１の回転と同
期して、その１回転毎に順次反復して読出され、演算回
路１８に入力される。演算回路１８は、メモ１月９から
の続出し入力（基準周波数信号）に基づいて、カウンタ
１４．１５から入力されるＦＣ信号周期の計数値を適宜
演算処理して補正するようになっている。

２０は、波形整形回路１１の出力Ｃによって切換制御さ
れるスイッチ、２１．２２はそれぞれクロックＣＫを計
数入力としてそれぞれの設定計数値を計数し終えたとき
に出力パルスＥ、　　Ｆを出すタイマで、これらは、互
いに他の出力パルスによってトリガされて順次サイクリ
ックに動作するようになっており、その各々の設定計数
値は、スイッチ２０を介して人力される演算回路１８か
ら出力される前記補正計数値をほぼ２等分した計数値Ｎ
Ｌ、Ｎ、によって定められるようになっている。すなわ
ち、タイマ２１．２２は、演算回路１８から出力される
補正計数値をこれに対応する周期を有する時間軸信号に
変換するものである。２３はＲＳフリップフロップ（以
下、Ｒ３−ＦＦという）で、タイマ２１．２２からの出
力パルスＥ、Ｆに基づく矩形波を形成し、これを補正Ｆ
Ｇ倍信号として端子２５から出力するようになっている
。

以下、第４図の回路動作を第５図、第６図を参照しつつ
より詳細に説明する。

まず、第４図の回路によるＦＣ信号の時間軸補正動作の
基本的原理を第５図について説明すると、第５図！は、
回転円板８　（第３図）に偏心がなく、そこでの磁極間
隔が均一であって、第１図のモータ１が速度変動のない
一定速度で回転された場合にＦＣ検出器２によって検出
さるべき理想的ＦＧ傷信号示したもので、図から明らか
なごとく、この場合のＦＧ倍信号、本来、一定の周期Ｔ
０を有する信号となるべきはずのものである。

しかし、実際のＦＧ倍信号は、前記した回転円板８の偏
心、磁極間隔の不均一等に起因する検出誤差によって時
間軸変動が生じ、その結果、ＦＣ信号の周期は、第５図
ＪにＴ１で示すごとく、その瞬時値が変化する。この場
合のＦＣ信号の周期変化の比率Ｔ、／Ｔ、は、モータ１
の回転速度が任意に変化しても一定不変のものである。

したがって、モータ１の回転速度が任意に変化するとき
にＦＧ検出器２によって実際に検出されるＦＣ信号の周
期をＴ２　（第５図Ｃ）とし、（なお、第５図のＩ、Ｊ
、Ｃは夫々上記の条件で得られる波形整形回路１１の出
力とする）この場合の真の（すなわち、出力端子２５に
得られる）ＦＣ信号の周期（ＦＣ検出器自体の検出誤差
を除去した周期）をＴ３（第５図Ｇ）とすれば、次式％式％（１１が成立ち、それ故Ｔ　：ｌ　＝　Ｔ　ｏ　Ｔ　２　／　Ｔ　＋　　　　−
−−−−−−−・−−−−−−（２）が成立つ。

上記（２）弐より明らかなように、ＦＣ信号の真の周期
Ｔ３を求めるには、モータ１を予め既知の一定速度で回
転させ（そのための手段については後述する）、そのと
きにＦＣ検出器２によって検出されるＦＧ倍信号周期Ｔ
、を計測しておき、モータ１が任意の速度で回転すると
き、ＦＧ検出器２によって検出されるＦＧ倍信号周＃Ｊ
４７　ｚにＴｏ（既知の一定定数）を乗じた値を上記Ｔ
１で除算すればよい。

実際上、第４図の例では、上記ＦＣ信号の各部！ＵＩＴ
ｏ　、Ｔｒ　、Ｔ２　、Ｔｒは、それぞれ、これら周期
でのクロックパルスＣＫの計数値（パルス数）Ｎ・。、
Ｎ＋　、Ｎ２　、Ｎ３で置換えることができるので、前
記（２）式は、Ｎｚ　＝Ｎｏ　Ｎｚ　／Ｎ＋　　　・−・・−一−−−
−−−−−・・・・・・・−・・−（３）となり、Ｎ１
がメモリ１９に予め記憶され、演算回路１８による演算
処理によって上記Ｎ、が求められる。

次に第４図の全体的回路動作を第６図を参照して説明す
る。

第６図は、第４図の回路の各部の出力信号波形を示した
もので、各信号波形を表す符号Ａ、Ｂ・・・Ｇは、第４
図に示したものとそれぞれ対応している。

同図において、ＡはＦＧ検出器２から出力されるＦＣ信
号で、図から明らかなように、このＦＣＣ信号には、回
転円板８が１回転するごとに１箇所だけ振幅の大きい波
形ａが現れる。これは、第４図の例では、回転円板８に
着磁されている磁極のうち、特定の１つだけが強く磁化
されているためである。このＦＧ倍信号は、波形整形回
路１１において、闇値レベル■１で整形され、また、波
形整形回路１２において、■、よりも大きくかつ波形ａ
のレベルより小さい闇値レベル■２で整形される。波形
整形回路１１の出力Ｃ（以下、これをＦＧパルスという
）を第６図のＣに、波形整形回路１２の出力Ｂ（回転円
板８の特定回転位置を表わすパルスとなるので、以下、
これを位置パルスという）を第６図のＢに示す。

ＦＧパルスＣは、Ｔ−ＦＦ１３により１／２分周され、
第６図のＤに示すように、ハイレベル期間盲とローレベ
ル期間τ２とでＦＣパルスＣの周期を表わしている信号
Ｄ（以下、これをＦＣ周期信号という）となる。このＦ
Ｃ周期信号りは、スイッチ１６．１７に供給され、これ
らを互いに逆相で切換え制御する。

一方、第４図の入力端子２４からは、第６図にＣＫで示
すクロックＣＫが入力されており、該クロックＣＫは、
スイッチ１６を介してカウンタ１４．１５に交互に入力
される。カウンタ１４．１５は、上記ＦＧ周期信号りに
よるスイッチ１６．１７の切換え制御により、クロック
ＣＫを交互に計数すると共に、その計数値が交互の計数
動作の休止期間に読出される。すなわち、例えばＦＣ周
期信号りのハイレベル期間τ１にはカウンタ１４が、ロ
ーレベル期間τ２にはカウンタ１５がそれぞれクロック
ＣＫの計数動作を行うと共に、ＦＣ周期信号りの立下り
エッヂＥ１直後にはカウンタ１４の計数値が読出され、
ＦＣ周期信号りの立上りエッヂＥ２直後にはカウンタ１
５の計数値が読出される。また、カウンタ１４゜１５は
、計数値の読出し直後、あるいは、クロックＣＫの計数
開始直前、ＦＣ周期信号りの立下りエッヂＥ１や立上り
エッヂＥ２に応じて形成されたリセット信号によってリ
セットされる。これらの読出し計数値は、ＦＧ検出器２
により検出されたＦＧパルスＣの周期をクロックＣＫの
計数値で表わしたものに他ならず、第５図で説明した計
数値Ｎ２として演算回路１８に入力される。

一方、メモリ１９には、既に説明したとおり、予め第１
図のモータ１を速度変動のない一定速度で回転させたと
きに得られるＦＧパルスＣの周期に対応する計数値Ｎ、
がモータ１の１回転分（回転円板８の１回転分）記憶さ
れている。この記憶計数値Ｎ１は波形整形回路１１から
のＦＧパルスＣがメモ１月９内のアドレスカウンタ（図
示せず）に供給されることで、モータ１の回転と同期し
て読出され、かつ波形整形回路１２からの位置パルスＢ
によりメモリ１９の読出しアドレスがリセットされるこ
とで、モータｌの１回転毎に順次反復して読出されて演
算回路１８に入力される。

演算回路１８は、該回路に入力される計数値Ｎ。

とＮ２から、前記（３）式で示した補正計数値、Ｎ５＝
Ｎ、）　Ｎｒ　／Ｎ、を求める。ここで、Ｎ、は前記し
たように既知の定数であるので、演算回路１８内に予め
設定しておくことができる。

更に、演算回路１８は、上記補正計数値Ｎ３を２分し、ゞ・＝ゝ・／２　］で表わされる計数値ＮＯ，ＮＬとして交互に出力する。

計数値Ｎｌｌ、’　ＮＬは、次に述べるタイマ２１゜２
２、Ｒ５−ＦＦ２３等によって補正計数値Ｎ３からハイ
レベル期間とローレベル期間とがほぼ等しい補正ＦＣ信
号Ｇを形成するために必要となるものである。なお、Ｎ
ＨとＮ、との値は、Ｎ□に端数が生ずる場合には、簡単
化のためにこれを切捨てる等の処理を行っている関係で
、必ずしも完全に等しくなるとは限らない。

以上の処理を行うための演算回路１８の動作は、波形整
形回路１１から供給されるＦＣパルスＣにより制御され
、カウンタ１４．１５．メモリ１９等の動作と同期的に
行われる。

さて、演算回路１８から出力される上記計数値ＮＨ１Ｎ
Ｌは、同じく波形整形回路１１から供給されるＦＧパル
スＣにより切換え制御されるスイッチ２０を介してタイ
マ２１．２２に交互に供給される。すなわち、計数値Ｎ
、は、第６図に示すＦＧパルスＣの立下リエッヂＥ　３
．　Ｅ　ｓ、・・・に同期してタイマ２２に供給され、
また、計数値ＮＬは、ＦＧパルスＣの立上りエッヂＥ　
ａ、　Ｅ　ｂ、・・・に同期してタイマ２１に供給され
る。

タイマ２１．２２の動作をより具体的に説明すると、タ
イマ２１が計数動作をしているとき、ＦＣパルスＣの立
下リエッヂでスイッチ２ｏがらタイマ２２に計数値Ｎ、
が供給され、タイマ２１が設定された計数値ＮＬだけク
ロックＣＫを計数すると、タイマ２１から、出力パルス
Ｅが発生し、これにより、タイマ２２がトリガされて計
数値ＮＨを取り込むとともに、クロックＣＫを計数する
。これと同時にタイマ２１は計数動作を停止する。その
後、ＦＣパルスＣが立上ってスイッチ２０からタイマ２
１に計数値ＮＬが供給され、タイマ２２が計数値Ｎ、だ
け計数して出力パルスＦを発生するとともに計数動作を
停止すると、タイマ２１が計数値ＮＬをとり込んでクロ
ックＣＫを計数する。タイマ２１．２２は、このように
、クロックＧＫを計数入力として順次サイクリックに計
数動作を行うもので、その各計数動作期間は、上記演算
回路１８から供給される計数値Ｎ□、Ｎｔによって設定
される。したがって、各計数動作の終了毎にタイマ２１
．２２からそれぞれ出力される出力パルスＥ、　　Ｆは
、第６図に示すように、交互の発生間隔がほぼ均等なパ
ルスＳＰ＋、ＳＰｚとなる。

これらの出力パルスＳＰＩ、ＳＰ２は、それぞれＲ３−
ＦＦ２３のセット端子Ｓとリセット端子Ｒに入力され、
Ｒ３−ＦＦ２３からは、第６図のＧに示すように、ハイ
レベル期間とローレベルＩＩＪＩ　間とがほぼ等しい補
正ＦＧパルスＧが得られる。この補正ＦＧパルスＧは、
既に説明したところから明らかなように、ＦＣ検出器２
自体の検出誤差に基づく時間軸変動成分の除去された真
のＦＣ信号であり、このＦＧ倍信号、端子２５から出力
されて第１図の周波数弁別器４に供給され、モータ１の
正しい回転速度制御が達成される。

次に、モータ１を予め速度変動のない一定速度で回転さ
せ、その時のＦＧ信号周期（基準周波数信号）をメモリ
に記憶させるだめの手段について説明する。

モータ１を一定速度で回転させるためには、他の高性能
モータ　（速度変動なく回転し得るものとする）により
モータｌを回転駆動するようになすことができるが、こ
のような他の高性能モータを用いずに、モータｌ自体を
通常の回転速度に比して極めて高い速度で回転させるよ
うになすこともできる。すなわち、一般にモータは、こ
れを高速回転させた場合、回転慣性により速度変動なく
安定に回転する。

第７図、第８図は、モータｌ自体を高速回転させ、その
ときに検出されるＦＧ倍信号周期をメモリに記憶させる
ようにした場合の実施例を示すもので、第７図は、第１
図の実施例に対応する速度制御回路の全体的構成を、ま
た第８図はその時間軸補正回路３の具体的構成（第４図
に対応）を示している。

第７図において、端子６１から記憶命令（例えばハイレ
ベル“Ｈ”の信号）が入力されると、スイッチ６２が切
換えられ、高速駆動用の電源６３が駆動回路７に供給さ
れることでモータ１は高速度で回転するようになってい
る。この際、周波数弁別器４、増幅器５．積分器６等の
速度制御ループは、上記スイッチ６２の切換えで切離さ
れているので、これらによる速度制御動作は行われない
。

この状態で、時間軸補正回路３は、上記端子６１からの
記憶命令にしたがって、ＦＧ検出器２によって検出され
るＦＣ信号の周期をその１周期毎に順次計数してメモリ
に記憶するようになっている。

以下、このような記憶を行うための時間軸補正回路３の
詳細を第８図について説明する。

第８図において、６４は前記記憶命令が人力される入力
端子、６５は記憶命令によって切換制御されるスイッチ
、６７は記憶命令におって書込みモードとなるメモリを
示しており、その他の構成は第４図で説明したものと変
りはない。

いま、端子６１（第７図）から端子６４を介して記憶命
令が与えられると、メモリ６７が書込みモードとなると
共にスイッチ６５が出力端Ｙ２側に切換えられ、第４図
で説明したのと同様にして得られるスイッチ１７からの
計数値出力Ｎ′１がメモリ６７に人力される。この場合
の計数値出力Ｎ″１　は、前記（３）弐におけるＦＣ信
号周期の計数値Ｎ１に相当するものである。ただし、（
３）式の計数値Ｎ１を、例えばモータｌを所望の通常速
度で定速回転させた場合のものとすれば、本実施例にお
ける計数値Ｎ’１は、モータ１を高速回転させた場合の
ものであって、ＦＣ信号の周期はモータ１の回転速度に
逆比例することから、Ｎ’＋　＝Ｎ＋　／α　・・−−一一−−−−−・−・
−・・・−・・−・・・−・・（５）となる。ここでα
はモータ１の所望の通常回転速度に対する高速回転速度
の比である。

さて、メモリ６７に人力された計数値Ｎ′１は、波形整
形回路１１から出力されるＦＧパルスＣ（第６図Ｃ参照
）によって指定される書込みアドレスにその１周期毎に
順次書込まれることになるが、このとき、波形整形回路
１２から出力される回転円板８の特定の回転位置を表わ
す位置パルスＢ（第６図Ｃ参照）がメモリ６７のアドレ
スリセット信号および書込み終了信号として用いられる
。すなわち、端子６４から記憶命令が人力されてから最
初に発生される位置パルスＢによってメモリ６７の書込
みアドレスがリセットされ、上記計数値Ｎ／、は、先頭
アドレスから順にメモリ６７に書込まれ、次に発生され
る位置パルスＢ　（回転円板８の１回転後の位置パルス
Ｂ）によってメモリ６７への書込みが禁止されて上記計
数値ガ、の書込みが終了するようになっている。これに
より、メモリ６７には、前記したごと（、回転円板８の
１回転分に相当する順次の計数値Ｎ′１が記憶されるこ
とになる。

このようにしてメモリ６７に計数値Ｎ″１が記憶された
後は、この記憶計数値ガ、を用いて第４図の実施例と同
様にしてモータ１の回転速度制御を行うことができる。

すなわち、この場合には、端子６４から入力される記憶
命令がローレベルに転しており、これによりメモリ６７
は読出しモードにあり、またスイッチ６５は出力端ＹＩ
側に切換えられているので、モータ１の所望速度での回
転に伴って発生するＦＧ倍信号周期を表わす計数値Ｎ２
が順次演算回路１８に入力されると共に、これと同期し
てメモリ６７からは上記記憶計数値Ｎ′１が読出されて
演算回路１８に入力され、これら各入力に基づいて演算
回路１８は、前記（３）式と同様の補正演算を行う。

ただしこの場合、上記記憶計数値Ｎ’　＋を求めるとき
のモータ１の定速回転速度が、前記したように、（３）
式の場合のα倍の高速回転となっていることから、（３
）式における定数Ｎ、（上記モータ１の定速回転速度に
逆比例する定数）は、Ｎ′。＝Ｎ０／α　−−−−−−−−−−−−−−−−
−−一−・−−−−ｍ−・・・・−・−（６）に変更さ
れる。

したがって、この場合、演算回路１８は、Ｎ’：ｌ　＝
　Ｎ’ｏ　Ｎｚ　／　Ｎ’＋　＝　Ｎｏ　Ｎｚ　／αＮ
’ｌ　　−１７１で表わされる補正計数値Ｎ′３を求め
ることになる。

補正計数値ガ、が（３）式〇Ｎ３に等しいことは、前記
（５）から明らかであろう。

演算回路１８から上記補正計数値Ｎ′３が出力されると
、これに基づいて、第４図の実施例で説明したのと同様
にして補正ＦＣ信号Ｇ（第６図参照）が形成され、該補
正ＦＧ倍信号は、出力端子２５から第７図の周波数弁別
器４に供給される。ここで、第７図のスイッチ６２は、
入力端子６１からの記憶命令がローレベルに復している
ので、図示位置側に切換えられており、したがって周波
数弁別器４の出力は、増幅器５．積分器６を介して駆動
回路７に供給され、上記補正ＦＧ倍信号に基づくモータ
１の速度制御が行われることになる。

次に、第４図の具体例において、回転円板８から位置パ
ルスＢとＦＣパルスＣ（第６図参照）とを別々の検出器
を用いて形成するようにした変形例について、第９図、
第１０図を参照して説明する。

この変形例では、第９図に示すごとく、回転円板８外周
の着磁は上下２段に分割され、これらに対向してそれぞ
れＦＧＧ出器２と位置信号検出器９とが別々に設けられ
ている。図から明らがなように、上段の着磁は、Ｎ極、
Ｓ極が均等間隔で交互に着磁されたもので、この点では
、第４図における回転円板８の着磁に対応している。し
がし、第９図の具体例では、各磁極の磁化の強さはすべ
て等しく、１箇所だけ強く磁化されることはない。

この上段の磁化は、回転円板の回転にともないＦＧＧ出
器２によって検出され、第１０図に示すＦＣＣ信号炉得
られる。

また、下段の着磁は、回転円板８外周の１箇所のみに着
磁された単極磁化（図の例ではＮ極）で、この磁化は、
位置信号検出器９によって回転円板８の１回転につき１
度検出され、第１０図に示す位置検出信号Ｈが得られる
。これらのＦＣＣ信号炉位置検出信号Ｈは、それぞれ時
間軸補正回路３の波形整形回路１１．１２に入力され、
それぞれ所定の闇値レベルＶ、、Ｖ２で整形されて第１
０図に示すＦＧパルスＣと位置パルスＢとが得られる。

ここで、第９図の具体例では、第４図の具体例のように
、ＦＧＧ号検出用の磁化を位置信号検出用の磁化に比し
て弱くしておく必要がなく、飽和領域まで強く磁化する
ことができるので、Ｓ／ＮのよいＦＣ信号を検出するこ
とができ、また、ＦＧ信信号色位置検出信号Ｆミとを波
形整形するための閾値レベルＶ、、Ｖ２も、第４図の具
体例のごとく、そのレベルの相違によりＦＧパルスＣと
位置パルスＢとを弁別する必要はないので、それぞれの
波形整形に最適な任意のレベルを選択することができる
。

第９図の時間軸補正回路３のその他の構成および作用は
、第４図の例で説明したものと何等変りがないので、こ
こでは説明を省略する。

次に、時間軸補正回路３のさらに他の具体例を第１１図
を用いて説明する。

この具体例は、基本的構成は第４図に示した具体例と同
じであるが、モータ１が所望の２つの異なる回転速度に
切換えて使用可能としたものである。

そのため、この具体例では、図に示されるように、２つ
のメモリ３２．３３が用いられており、これらメモリに
は、たとえば、予め高性能モータ等によって２つの異な
る所望速度で定速回転させた場合に得られる夫々のＦＧ
信号周期の計数値が記憶されている。これらメモリ３２
．３３の記憶計数値は、端子２６から入力される速度切
換信号Ｋによって切換えられるスイッチ３１により、選
択的に演算回路１８に入力されるようになっている。ま
た、演算回路１８には、これら所望速度に対する値Ｎ０
が夫々格納されている。その他の点では、この実施例は
、第４図の実施例と何等変りはない。

いま、モータｌを第１の所望速度で回転させるときには
、速度切換信号Ｋにより、例えばメモリ３２からの記憶
計数値Ｎ、がスイッチ３１を介して演算回路１８に入力
されるものとし、一方スイッチ１７からは、この場合の
モータｌの回転速度を検出して得られる計数値ＮＺ　　
（第４図の実施例と同様、ＦＧ周期信号りの周期をカウ
ンタ１４．１５により計数したもの）が演算回路１８に
入力されているものとすれば、これらの入力に基づき、
演算回路１８は、前記（３）式にしたがい、補正計数値
Ｎ：ｌ　＝Ｎｏ　Ｎ２／　Ｎ　ｌを計算して出力する。

そして、この補正計数値Ｎ３にしたがってタイマ２Ｌ　
２２およびＲ３−ＦＦ２３等が作動し、補正計数値Ｎ３
に対応する補正ＦＣ信号Ｇが形成されて端子２５から出
力される。

この補正ＦＧ倍信号によりモータｌは、第１図の実施例
と同様に、周波数弁別器４の基準周波数によって設定さ
れた第１の所望速度で定速制御されることになる。

一方、モータｌを第２の所望速度で回転させるときには
、速度切換信号Ｋによってスイッチ３１を切換え、メモ
リ３３から、その記憶計数値Ｎ１を演算回路１８に入力
させる。一方、スイッチ１７からは、モータｌの回転速
度が第２の所望速度での定速制御状態になっているもの
とすれば、これに応じて計数値Ｎ２が演算回路１８に入
力される。したがって、演算回路１８からは第２の所望
速度に対する補正計数値Ｎ３が出力され、この補正計数
値により、第１の所望速度の場合と同様に、補正ＦＧ倍
信号が形成されてモータ１の第２の所望速度での速度制
御が行われることになる。この場合、速度制御ループは
、モータ１の回転速度が第１．第２の所望速度と切換わ
るとともに、周波数弁別器４（第１図）の基準周波数も
切換えられることはいうまでもない。

なお、この具体例では、モータ１の回転速度を２段に切
換える場合であったが、３段階以上に切換える場合も同
様のブロック構成とすることができる。

次に、時間軸補正回路３の更に他の具体例を第１３図に
ついて説明する。

この具体例は、モータ１を第１．第２の所望速度に切換
えて速度制御を行う場合に、いずれの速度においても演
算回路１８からは夫々の所望速度に対する補正計数値Ｎ
３が得られるようにした点では先に説明した第１１図の
具体例と同等のものである。しかし、この実施例では、
上記夫々の補正計数値Ｎ３を得るために、スイッチ１６
を介してカウンタ１４．１５に入力されるクロックが、
モータｌの回転速度に応じて異なるようにしたものであ
る。

すなわち、第１２図において、入力端子５Ｌ　５２から
夫々異なる繰り返し周波数のクロックＧＫ＋。

ＣＫ、が入力され、これらクロックＧＫ、ＣＫｚは、速
度切換信号Ｋによって切換え制御されるスイッチ５４に
よって選択されて、カウンタ１４．１５への計数クロッ
ク入力として用いられるようになっている。また、これ
と共に、タイマ２Ｌ　２２への計数クロック入力も、ス
イッチ５４の切換えに伴って同様に選択されるようにな
っている。この具体例のその他の構成は、第４図の具体
例と何等変りはない。

以下、その動作について説明する。いま、モータ１が第
１の所望速度で定速制御されている場合に、スイッチ５
４が図示位置にあり、カウンタ１４゜１５がクロックＣ
Ｋ、を計数してその計数値Ｎ２を演算回路１８に入力し
ているものとし、またこのとき、メモリ１９からは、そ
の記憶計数値Ｎ１が演算回路１８に入力されているもの
とすれば、演算回路１８は、前記したように、補正計数
値Ｎ：Ｉ　＝Ｎｏ　Ｎｚ／Ｎｌを出力し、この補正計数
値Ｎ、は、クロックＣＫ＋、’：・計数入力とするタイ
マ２Ｌ　２２およびＲ５−ＦＦ２３等によって補正ＦＣ
信号Ｇに変換されて端子２５から出力される。この補正
ＦＣ信号Ｇは、例えば第１図に示した速度制御回路の周
波数弁別器４に入力され、モータ１は、周波数弁別器４
によって設定された第１の基準周波数により、第１の所
望速度で定速制御されることになる。

一方、モータ１が第２の所望速度で速度制御されている
場合には、速度切換信号Ｋによってスイッチ５４を図示
位置から切換えて、カウンタ１４．１５にクロックＣＫ
２を供給するようになす。この場合、第２の所望速度が
第１の所望速度のｎ倍とすると、クロックＣＫ２の周波
数はクロックＣＫＩの周波数のｎ倍に設定されている。

ところで、第２の所望速度が第１の所望速度のｎ倍であ
ることから、第２の所望速度における位置パルスＢ、　
　ＦＧパルスＣ，ＦＣ周期信号りの周期は第１の所望速
度における夫々の周期の１／ｎであり、したがって、第
１．第２の所望速度での回転円板８の１回転中の速度が
一様であるとすると、クロックＣＫ２の周波数がクロッ
クＣＫ、の周波数のｎ倍であることから、第１．第２の
所望速度でのカウンタ１４．１５の計数値Ｎ２は互いに
等しく、また、定数Ｎ０とメモリ１９に記憶されている
計数値Ｎ、とは第１．第２の所望速度で共通であるがら
、補正計数値Ｎ３も第１．第２の所望速度で等しくなる
。

しかしながら、クロックＣＫ２の周波数はクロックＣＫ
、の周波数のｎ倍であるから、タイマ２１゜２２が補正
計数値Ｎ□からの計数値ＮＬ、ＮＨだけクロックＣＫ２
を計数する期間は同じ計数値ＮＬ＋Ｎ、ｌだけクロック
ＣＫ、を計数する期間の１　／　ｎとなり、したがって
、第２の所望速度における補正ＦＧ倍信号の周波数は第
１の所望速度におけるそれのｎ倍となる。

そして、この補正ＦＣ信号Ｇは、前記と同様に、第１図
の速度制御回路の周波数弁別器４に入力されてモータｌ
の第２の所望速度での速度制御が行われることになるが
、この場合、補正ＦＣ信号Ｇの周波数は第１の所望速度
の場合のｎ倍となっているので、周波数弁別器４におけ
る基準周波数もｎ倍に設定されていなければならないこ
とはいうまでもない。

以上説明したところから明らかなように、この具体例で
は、モータ１の回転速度を変更しても、演・算回路１８
およびタイマ２１．２２等によって処理される計数値自
体は変更されないので、回転速度の変更に関係な（演算
回路１８．タイマ２１．２２等を容易にかつ効率よく設
計することができるという特長がある。

なお、この具体例では、モータｌの回転速度を２段に切
換える場合について説明したが、モータ１の回転速度を
３段以上切換える場合にも、上記と同様であることは明
らがである。

第１３図は本発明による速度制御装置の他の実施例を示
すブロック図であって、４１は速度判別器、４２はスイ
ッチであり、第１図に対応する部分には同一符号をつけ
ている。

、：（７）実施例は、モータ１の起動時やモータ１の負
荷が急変した場合などにモータ１の回転速度が時間軸補
正回路３の補正範囲がらはずれても、その補正範囲に迅
速、確実に引きこまれるようにしたものであり、このた
めに、この実施例では、第１図に示した実施例に速度判
別器４１と、該速度判別器４１の出力によって切換制御
されるスイッチ４２が付加されている。速度判別器４１
は、周波数弁別器４から出力される速度誤差信号を、例
えばＡ／Ｄ変換してディジクル処理することによりその
大小を判別し、これが所望の定速制御範囲内にないかぎ
り判別信号Ｓを出力し、これによりスイッチ４２は図示
位置とは反対の位置に切換えられる。

スイッチ４２がこのように切換えられている間は、周波
数弁別器４には、ＦＣ検出器２によって検出されたＦＧ
信信号炉時間軸補正回路３を介さずに直接供給されてモ
ータ１の速度制御動作が行われる。

したがって、この間、時間軸補正回路３は、モータ１の
速度制御動作とは無関係となり、前記カウンタ１４．１
５の計数動作範囲とはかかわりな（、モータ■の回転速
度は、所望の定速制御範囲内に引込まれることになる。

モータ１の所望の定速制御範囲への引込みが完了した後
には、スイッチ４２は図示位置に復帰し、たとえば、第
１１図で説明した通りの時間軸補正回路３の動作に基づ
いてモータ１の定速制御動作が続行される。

〔発明の効果〕

以上説明したように、本発明によれば、回転体の回転速
度を検出するＦＣ検出器自体に検出精度誤差があっても
、これを補正してより高精度の回転体の回転速度の制御
を行うことができ、しかも上記ＦＧ検出器の検出精度誤
差の補正は、回転体を予め速度変動のない状態で回転さ
せたときに上記’ＦＣ検出器によって検出される基準Ｆ
Ｃ信号を記憶させたメモリを用いることにより、容易か
つ確実に行うことができるので、前記従来技術の欠点を
除いて優れた速度制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明による速度制御装置の一実施例を示すブ
ロック図、第２図は速度制御装置の従来例を示すブロッ
ク図、第３図はＦＣ検出器の一例を示す構成図、第４図
は第１図における時間軸補正回路の一具体例を示すブロ
ック図、第５図および第６図は夫々その回路動作を説明
するためのり不ミング図、第７図はモータを高速回転さ
せて基準周波数信号を時間軸補正回路のメモリに記憶さ
せるための一手段を示すブロック図、第８図および第９
図は夫々第１図における時間軸補正回路の他の具体例を
示すブロック図、第１０図は第９図に示した具体例の動
作波形図、第１１図および第１２図は夫々第１図におけ
る時間軸補正回路のさらに他の具体例を示すブロック図
、第１３図は本発明による速度制御装置の他の実施例を
示すブロック図である。 ■・・・モータ、２・・・ＦＧ検出器（回転速度検出器
）、３・・・時間軸補正回路、１９．３２．３３．６７
・・・メモリ。第　１　図第２図　　２：　Ｆｅ５０第３図ヒら悟°汚第５図第７図第６図と　　　　　（お　　　８ ′Σ 第１０図第１３図

Claims

【特許請求の範囲】

回転体の回転速度を周波数信号として検出する回転速度
検出器を用いて前記回転体の回転速度を制御する速度制
御装置において、予め前記回転体を速度変動のない状態
で回転したときに前記回転速度検出器によつて検出され
る基準周波数信号を前記回転体の１回転期間分記憶させ
たメモリと、該メモリから前記回転体の回転に同期して
順次サイクリツクに読出される前記基準周波数信号に基
づいて、前記回転速度検出器の検出精度誤差に起因する
前記周波数信号の時間軸変動分を除去する時間軸変動除
去回路とを有する時間軸補正回路を設け、該時間軸補正
回路から出力される補正周波数信号に基づいて前記回転
体の回転速度が制御されるように構成したことを特徴と
する速度制御装置。