JP2840406B2

JP2840406B2 - エラー信号作成装置

Info

Publication number: JP2840406B2
Application number: JP2199591A
Authority: JP
Inventors: 潤一郎田渕
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1990-07-27
Filing date: 1990-07-27
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH0485746A

Description

【発明の詳細な説明】（イ）産業上の利用分野分野本発明は速度エラー信号作成装置に関する。

（ロ）従来の技術特開昭61−271644号公報（G11B 15/46）の「発明の
背景」に示されている様に、例えばVTR（ビデオテープ
レコーダ）等のキャプスタンサーボ装置等においては、
FG信号の周波数（サンプリング周波数）が高い程、ルー
プの応答速度や負荷変動に対する応答性、すなわち対外
乱制御性などが優れている。

そして、一般に、このFG信号周波数を高めるには、FG
検出器自体の改良による方法が考えられている。これ
は、FG信号検出器内の磁石の数を増やすことにより、行
なわれるが、実際問題としては、モータの大型化等につ
ながり実用的ではない。

又、FG検出器を変更せずにFG信号周波数を２倍にする
方法としては検出されたFG信号の立上り、立下りの間隔
を測定することでも可能であるが、FG信号のデューティ
が50％でないと不都合が生じる。

（ハ）発明が解決しょうとする課題本発明は、FG検出器等を変更することなく、サンプリ
ング周波数を高め、サーボ回路の特性を向上せしめるこ
とを目的とするものである。

（ニ）課題を解決するための手段本発明では、波形整形後のFG信号の半周期期間、すな
わちFG信号の立上りから立下りまで及び立下りから立上
りまでの期間に基づいて速度の検出を行ない、これを平
均して利用するものである。

（ホ）作用そこで、FG検出器の変更を行なうことなく、サンプリ
ング周波数を２倍にすることができる。また、FG信号の
デューティが50％でない場合でも正確な速度検出が可能
である。

（ヘ）実施例以下、図面に従い本発明の実施例を説明する。本実施
例はVTR（ビデオテープレコーダ）のキャプスタンモー
タ回転制御（サーボ）回路に発明を適用したものであ
り、第１図は動作の特徴を示すフローチャート、第２図
はブロック図、第３図は動作説明図である。

まず、第２図に従い説明する。図において、（１）は
１チップのマイクロコンピュータであり、CPU（２）、R
AM（３）、ROM（４）、I/0ポート（５）、タイマ（カウ
ンタ）（６）、インプット・キャプチャ・レジスタ（IC
R）（７）等を備えている。（８）はD/Aコンバータ、
（９）はドライバ、（10）はキャプスタンモータであ
る。

マイクロコンピュータ（１）はキャプスタンモータ
（10）の回転制御を行なうためのエラー信号を作成す
る。そのために、キャプスタンモータ（10）からのFG信
号（FG検出器（12）からの信号）がマイクロコンピュー
タ（１）に入力されている。そして、このFG信号（波形
整形回路（11）により整形されている）の立上り立下り
のタイミングでインプットキャプチャ割り込みが、マイ
クロコンピュータ（１）にかけられる。

インプットキャプチャ割り込み動作について、簡単に
説明する。マイクロコンピュータ（１）による速度エラ
ー信号の作成のためにFG信号の周期が測定されるが、こ
の測定にはクロック信号の計数動作を繰り返し行なうタ
イマ（６）の計数値が利用される。すなわち、第３図
（ロ）の様に、タイマ（６）の計数動作が行なわれてい
るとすると、連続する立上りタイミングの時点での計数
値（ａ）、（ｂ）の差が、FG周期に対応する。そして、
このFG周期に基づき速度エラー信号が作成される。

ところで、マイクロコンピュータ（１）は、常時FG信
号入力待ちの状態にあるわけではなく、外の動作も行な
っている。従って、他の動作中にFG信号が到来しても、
そのタイミングでタイマ（６）の計数値を記憶すること
ができずFG周期の測定が不正確となってしまう。

そこで、FG信号のエッジのタイミングで、タイマ
（６）の計数値をICR（７）に記憶せしめ、その時の動
作が終了してから、所定の割り込み動作が実行される様
にすれば、前述の不正確さがなくなる。これがインプッ
トキャプチャ割り込みである。

次に、第１図、第３図に基づき、動作を説明する。イ
ンプットキャプチャ割り込み動作が実行されると、ICR
の内容がt_nに保存される（13）。そしてレジスタＲにt_n
−t_n-1の演算結果を代入する（ここでt_n-1は前回のサン
プリング値である）（14）。

次にレジスタＲの内容に基づき速度エラー信号CSPが
作成される。まず、レジスタＲの内容と、あらかじめ定
められた時間データT_bとT_sの値の大小が比較される（T_b
とT_sについては後述する）（15）。

Ｒ＞T_d＋T_sの場合には、（2ⁿ−１）の値（ｎは速度エ
ラー信号のビット数、従って、速度エラー信号の最大
値）が速度エラー信号とされる（16）。

更にT_d＋T_s≦Ｒ＜T_dかどうかの比較も行なわれてお
り、その通りであれば、（Ｒ−T_d）（2ⁿ−１）/T_sを演
算して速度エラー信号の値とし（19）、そうでなけれ
ば、０（ゼロ）を速度エラー信号とする（18）。

期間T_s、T_dは、第３図に示されているものであり、T_s
はロックレンジ（引き込み動作が行なわれる範囲）、T_d
はバイアス期間（目標速度の大小を定める）である。
尚、以上の様な、サーボ装置については、特開昭63−20
8107号公報（G05D 13/62）により詳しく説明される。

そして次に、前回の演算値ＢとCSPの平均を求め（2
0）、この値Ｃを速度エラー信号として出力する（2
1）。次の準備のため計算値CSPをＢに代入し、t_nをt_n-1
に代入して元に戻る（22）（23）。

これにより、FG信号のデューティが50％からずれた場
合でも作成される速度エラー信号はバラツクことがなく
なり回転ムラを防止することができる。

さらに、FG信号検出器内の磁石そのものの着磁ムラに
より生じるFG信号の検出ムラにより生じる回転ムラに対
しても、ある期間とその前回の期間との平均に関連した
速度エラー信号を作成することにより、低減する効果が
ある。

尚、FG信号の周期の1/2を測定した段階で平均値を求
めてもよい。ただし、この場合には計算に要するビット
数が多くなる。

（ト）発明の効果以上の様に本発明によれば、FG信号のデューティが必
ずしも50％でなくても、立上りエッジ及び立下りエッジ
を利用して、実質的にサンプリング周波数を２倍にした
正確な速度検出を行なうことができるので効果がある。

また、FG検出器の変更を行うことなく、サンプリング
周波数を２倍にしている特開平２−165055号公報（G01P
3/487）や特開昭62−152384号公報（H02P 5/00）に
開示された従来技術では、FG信号の立上り時の動作と立
下り時の動作が異なるため、それを実現する回路やマイ
コンのプログラムは複雑にならざるをえないが、本発明
では、FG信号の立上り時の動作と立下り時の動作は同
じ、すなわち、FG信号の立上りと立下りを区別する必要
がないので、回路やマイコンのプログラムを、より簡単
に実現することができる。

【図面の簡単な説明】

第１図は実施例の動きを示すフローチャート、第２図は
ブロック図、第３図は動作説明図である。（１）……マイクロコンピュータ、（６）……タイマ、
（７）……インプットキャプチャレジスタ、（12）……
FG検出器、（14）……周期検出、（20）……平均。

Claims

(57)【特許請求の範囲】

【請求項１】モータの回転速度に比例した周波数のFG信
号を検出する手段と、得られたFG信号の立上りと立下り
の間の期間及び立下りと立上りの間の期間を測定する手
段と、これらの期間に基づき速度エラー信号を作成する
手段とを備えるエラー信号作成装置において、前記FG信号の立上りと立下りの間の期間とその直前に測
定された前記FG信号の立下りと立上りの間の期間との平
均に関連した速度エラー信号、及び前記FG信号の立下り
と立上りの間の期間とその直前に測定された前記FG信号
の立上りと立下りの間の期間との平均に関連した速度エ
ラー信号を作成することを特徴とするエラー信号作成装
置。