JP2772855B2 - ビデオ機器の位相パルス分離回路 - Google Patents
ビデオ機器の位相パルス分離回路Info
- Publication number
- JP2772855B2 JP2772855B2 JP2174361A JP17436190A JP2772855B2 JP 2772855 B2 JP2772855 B2 JP 2772855B2 JP 2174361 A JP2174361 A JP 2174361A JP 17436190 A JP17436190 A JP 17436190A JP 2772855 B2 JP2772855 B2 JP 2772855B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- circuit
- counter
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ビデオ機器の位相パルス分離回路に関
し、詳しくは、シリンダ（またはドラム、以下シリン
ダ）モータやキャプスタンのモータをデジタルにて位相
制御するデジタルサーボのビデオテープレコーダ（以下
VTR）、ビデオムービー等において、モータ側から得ら
れるその回転速度とその回転位相とを示す位相・速度パ
ルスから位相パルスを簡単な回路で分離することができ
るようなIC化に適する位相パルス分離回路に関する。
し、詳しくは、シリンダ（またはドラム、以下シリン
ダ）モータやキャプスタンのモータをデジタルにて位相
制御するデジタルサーボのビデオテープレコーダ（以下
VTR）、ビデオムービー等において、モータ側から得ら
れるその回転速度とその回転位相とを示す位相・速度パ
ルスから位相パルスを簡単な回路で分離することができ
るようなIC化に適する位相パルス分離回路に関する。
［従来の技術］ VTRやビデオムービー等のビデオ機器では、シリンダ
の回転やテープ走行速度を目標通りに制御するためにシ
リンダモータやキャプスタンモータの制御回路が位相制
御と速度制御の２つのフィードバックループによりPLL
制御されている。
の回転やテープ走行速度を目標通りに制御するためにシ
リンダモータやキャプスタンモータの制御回路が位相制
御と速度制御の２つのフィードバックループによりPLL
制御されている。
そのために、シリンダモータやキャプスタンモータか
らエンコーダを介してFGパルス（シリンダの回転数に応
じた周波数の回転速度パルス）とPGパルス（シリンダの
回転位相を示す位相パルス）とを得て、これらパルスに
応じて前記の制御が行われる。
らエンコーダを介してFGパルス（シリンダの回転数に応
じた周波数の回転速度パルス）とPGパルス（シリンダの
回転位相を示す位相パルス）とを得て、これらパルスに
応じて前記の制御が行われる。
デジタルサーボによりモータの制御を行う場合には、
FGパルスとPGパルスとは、FGパルス列の中にPGパルスを
含んだ両成分を有する１系統の位相・速度パルス（PFG
パルス）がモータ側から提供される場合が多い。このよ
うな混合パルスを用いることによりPLL制御回路系の入
力信号を受ける端子数が１つ減少する利点がある。しか
し、この場合、PFGパルスからPGパルス成分を分離するP
G成分分離回路が必要になる。
FGパルスとPGパルスとは、FGパルス列の中にPGパルスを
含んだ両成分を有する１系統の位相・速度パルス（PFG
パルス）がモータ側から提供される場合が多い。このよ
うな混合パルスを用いることによりPLL制御回路系の入
力信号を受ける端子数が１つ減少する利点がある。しか
し、この場合、PFGパルスからPGパルス成分を分離するP
G成分分離回路が必要になる。
第２図は、そのPFGパルス１の説明図であって、通
常、FGパルス成分1aのタイミングは、その立下がりエッ
ジで表され、PGパルス成分1bのタイミングは、その立上
がりエッジで表される。したがって、PGパルスを含んで
いてもその立下がりエッジを採る限りは、FGパルス成分
をそのまま利用することができる。そこで、速度制御回
路は、FGパルス分離回路が不要である。
常、FGパルス成分1aのタイミングは、その立下がりエッ
ジで表され、PGパルス成分1bのタイミングは、その立上
がりエッジで表される。したがって、PGパルスを含んで
いてもその立下がりエッジを採る限りは、FGパルス成分
をそのまま利用することができる。そこで、速度制御回
路は、FGパルス分離回路が不要である。
［解決しようとする課題］ このようなPFGパルス１は、それぞれの成分でデュー
ティに相違があるので、デューティを判定することでそ
れぞれのパルス成分を分離することができる。従来、PF
Gパルス１のHIGHレベルの区間とLOWレベルの区間の時間
をカウンタによりカウントしてそれぞれの長さを判定す
ることでこれら成分の分離が行われている。
ティに相違があるので、デューティを判定することでそ
れぞれのパルス成分を分離することができる。従来、PF
Gパルス１のHIGHレベルの区間とLOWレベルの区間の時間
をカウンタによりカウントしてそれぞれの長さを判定す
ることでこれら成分の分離が行われている。
しかし、このような方式でパルスを分離する回路は、
それぞれにカウンタが必要であり、それだか回路集積エ
リアがそれに喰われる欠点がある。
それぞれにカウンタが必要であり、それだか回路集積エ
リアがそれに喰われる欠点がある。
この発明は、このような従来技術の問題点を解決する
ものであって、簡単な分離回路により位相パルスを分離
することができるビデオ機器の位相パルス分離回路を提
供することを目的とする。
ものであって、簡単な分離回路により位相パルスを分離
することができるビデオ機器の位相パルス分離回路を提
供することを目的とする。
［課題を解決するための手段］ このような目的を達成するこの発明のビデオ機器の位
相パルス分離回路構成は、カウンタがPFGパルスのパル
ス発生終了を基準として周期の計測を行うものであり、
PFGパルスのパルス発生終了後の次のパルスの発生に応
じてカウンタからカウント値を得てラッチするラッチ回
路と、次のパルスが位相パルス成分か否かをラッチ回路
にラッチされた値により判定し、判定結果が位相パルス
成分であるときに位相パルスを発生する位相パルス発生
回路とを備えるものである。
相パルス分離回路構成は、カウンタがPFGパルスのパル
ス発生終了を基準として周期の計測を行うものであり、
PFGパルスのパルス発生終了後の次のパルスの発生に応
じてカウンタからカウント値を得てラッチするラッチ回
路と、次のパルスが位相パルス成分か否かをラッチ回路
にラッチされた値により判定し、判定結果が位相パルス
成分であるときに位相パルスを発生する位相パルス発生
回路とを備えるものである。
［作用］ このように、例えば、FGパルス成分の周期を計測する
FGエラーカウンタ等のカウンタを利用してPFGパルスの
パルス終了から次のパルス発生までの期間に対応する部
分をラッチ回路によりFGエラーカウンタから抜取り、そ
れが示す期間が次に位相パルスが発生する期間に対応し
ている場合に位相パルスを発生させることにより、特別
に位相パルスをカウントして分離するカウンタ等を設け
る必要がなくなる。
FGエラーカウンタ等のカウンタを利用してPFGパルスの
パルス終了から次のパルス発生までの期間に対応する部
分をラッチ回路によりFGエラーカウンタから抜取り、そ
れが示す期間が次に位相パルスが発生する期間に対応し
ている場合に位相パルスを発生させることにより、特別
に位相パルスをカウントして分離するカウンタ等を設け
る必要がなくなる。
［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は、この発明のビデオ機器の位相パルス分離回
路をデジタルサーボ方式のVTRのFGパルスエラー回路に
適用した一実施例のブロック図である。
路をデジタルサーボ方式のVTRのFGパルスエラー回路に
適用した一実施例のブロック図である。
第１図において、10は位相パルス分離回路であって、
11はFGパルスエラー回路である。位相パルス分離回路10
は、PGラッチ回路２とPG期間検出回路３とからなる。
11はFGパルスエラー回路である。位相パルス分離回路10
は、PGラッチ回路２とPG期間検出回路３とからなる。
４は、FGパルスエラー検出のために設けられたFGパル
スエラー回路11のFGパルスカウンタであり、PGラッチ回
路２は、PGパルス成分を検出するために次のパルスが発
生するまでの期間に対応するカウント値をFGパルスカウ
ンタ４から第１のタイミングで抜取ってラッチする。PG
期間検出回路３は、PGラッチ回路２の値を参照してその
値が次にPGパルス成分が来ることに対応する値であると
きにPGパルスを発生する。
スエラー回路11のFGパルスカウンタであり、PGラッチ回
路２は、PGパルス成分を検出するために次のパルスが発
生するまでの期間に対応するカウント値をFGパルスカウ
ンタ４から第１のタイミングで抜取ってラッチする。PG
期間検出回路３は、PGラッチ回路２の値を参照してその
値が次にPGパルス成分が来ることに対応する値であると
きにPGパルスを発生する。
５は、FGパルスカウンタ４に設定する初期値を記憶す
るプリセット値レジスタであり、６は、FGラッチ回路で
あって、FGパルスカウンタ４のカウント値を第２のタイ
ミングでラッチし、FGパルスの周期に対応する値のカウ
ント値を保持する。７は、FGラッチ回路６の値を受けて
FGエラーを検出するFGエラー検出回路である。
るプリセット値レジスタであり、６は、FGラッチ回路で
あって、FGパルスカウンタ４のカウント値を第２のタイ
ミングでラッチし、FGパルスの周期に対応する値のカウ
ント値を保持する。７は、FGラッチ回路６の値を受けて
FGエラーを検出するFGエラー検出回路である。
ここで、FGパルスカウンタ４とPGラッチ回路２、FGラ
ッチ回路６とは、第２図に示すPFGパルス１を受ける。F
Gパルスカウンタ４は、クロック発生回路等からFGパル
ス成分の周期よりも短い周期のクロックCKを受けてこれ
をカウントする。そして、PFGパルス１の立下がりエッ
ジを受け、かつ、後述するFGラッチ回路６のラッチが終
了した後のタイミングにおいてプリセット値レジスタ５
からプリセット値を受ける。
ッチ回路６とは、第２図に示すPFGパルス１を受ける。F
Gパルスカウンタ４は、クロック発生回路等からFGパル
ス成分の周期よりも短い周期のクロックCKを受けてこれ
をカウントする。そして、PFGパルス１の立下がりエッ
ジを受け、かつ、後述するFGラッチ回路６のラッチが終
了した後のタイミングにおいてプリセット値レジスタ５
からプリセット値を受ける。
前記のタイミングでFGパルスカウンタ４にロードされ
たプリセット値は、クロックCKを受けるごとにインクリ
メントされていく。なお、この場合、プリント値をデク
リメントしていくように構成してもよい。
たプリセット値は、クロックCKを受けるごとにインクリ
メントされていく。なお、この場合、プリント値をデク
リメントしていくように構成してもよい。
プリセット値レジスタ５のプリセット値は、コントロ
ーラ等から電源“ON"に応じて初期設定されてもよく。
また、これは、あらかじめ所定の値が不揮発の状態で設
定されていてもよい。この値は、クロックCKの発生周期
を単位として計算されるFGパルスの周期を計測するため
に設定される。
ーラ等から電源“ON"に応じて初期設定されてもよく。
また、これは、あらかじめ所定の値が不揮発の状態で設
定されていてもよい。この値は、クロックCKの発生周期
を単位として計算されるFGパルスの周期を計測するため
に設定される。
PGラッチ回路２は、FGパルスカウンタ４のカウント値
をPFGパルス１の立上がりエッジに応じてラッチする。
前記FGパルスカウンタ４のカウント開始がPFGパルス１
の立下がりエッジに対応するので、PGラッチ回路２にラ
ッチされる値は、PFGパルス１のパルス発生終了から次
のパルスの発生までの期間に対応する値となる。
をPFGパルス１の立上がりエッジに応じてラッチする。
前記FGパルスカウンタ４のカウント開始がPFGパルス１
の立下がりエッジに対応するので、PGラッチ回路２にラ
ッチされる値は、PFGパルス１のパルス発生終了から次
のパルスの発生までの期間に対応する値となる。
一方、FGラッチ回路６は、FGパルスカウンタ４のカウ
ント値をPFGパルス１の立下がりエッジに応じてラッチ
する。したがって、その値は、FGパルス成分の周期に対
応している。
ント値をPFGパルス１の立下がりエッジに応じてラッチ
する。したがって、その値は、FGパルス成分の周期に対
応している。
そこで、PGラッチ回路２の値は、第２図のPFGパルス
１の期間T1あるいは期間T2の値に対応している。また、
FGラッチ回路６の値は、第２図のPFGパルス１の期間T3
の値に対応するほぼ一定の期間である。PFGパルス１の
期間T1は、FGパルス成分の次にPGパルス成分が来るとき
に生じる期間であって、期間T2は、次にFGパルス成分が
連続するときに生じる期間である。これら期間にはT1＜
T2の関係がある。
１の期間T1あるいは期間T2の値に対応している。また、
FGラッチ回路６の値は、第２図のPFGパルス１の期間T3
の値に対応するほぼ一定の期間である。PFGパルス１の
期間T1は、FGパルス成分の次にPGパルス成分が来るとき
に生じる期間であって、期間T2は、次にFGパルス成分が
連続するときに生じる期間である。これら期間にはT1＜
T2の関係がある。
PG期間検出回路３は、前記期間T1を判定する。これ
は、例えばPGラッチ回路２の所定の複数の桁位置の信号
を受けてこれにラッチされた値がほぼ期間T1の値の範囲
にあるか否かをPGラッチ回路２の所定の複数の桁位置に
セットされるビット値の“0",“1"の関係によりAND/OR
回路を用いて判定する。そしてPGラッチ回路２にラッチ
された値がほぼ期間T1（＝T1±α，αは、サーボ系の回
路の応じて選択される許容範囲）の範囲に対応する値と
判定されたときにその判定結果の信号をPGパルスとして
発生する。
は、例えばPGラッチ回路２の所定の複数の桁位置の信号
を受けてこれにラッチされた値がほぼ期間T1の値の範囲
にあるか否かをPGラッチ回路２の所定の複数の桁位置に
セットされるビット値の“0",“1"の関係によりAND/OR
回路を用いて判定する。そしてPGラッチ回路２にラッチ
された値がほぼ期間T1（＝T1±α，αは、サーボ系の回
路の応じて選択される許容範囲）の範囲に対応する値と
判定されたときにその判定結果の信号をPGパルスとして
発生する。
PFGパルス１は、期間T1＜T2となっているので、この
ようにFGパルスカウンタ４を利用してそこからパルス終
了から次のパルス発生までの期間を示す値を単にラッチ
回路でラッチしてその期間を判定するだけでPGパルスを
分離することができる。この場合には、従来のように独
立にPGパルスのデューティ等をカウントするカウンタが
不要である。
ようにFGパルスカウンタ４を利用してそこからパルス終
了から次のパルス発生までの期間を示す値を単にラッチ
回路でラッチしてその期間を判定するだけでPGパルスを
分離することができる。この場合には、従来のように独
立にPGパルスのデューティ等をカウントするカウンタが
不要である。
さて、PFGパルス１から分離されたPGパルスは、次に
位相の誤差信号を発生する位相制御回路に加えられる。
これは、例えば、位相制御回路の位相カウンタ（PVカウ
ンタ）のカウント値をラッチする信号される。このとき
ラッチされた値によりPGパルスのエラー検出を行うこと
ができる。
位相の誤差信号を発生する位相制御回路に加えられる。
これは、例えば、位相制御回路の位相カウンタ（PVカウ
ンタ）のカウント値をラッチする信号される。このとき
ラッチされた値によりPGパルスのエラー検出を行うこと
ができる。
一方、FGパルス側のエラー検出は、FGラッチ回路６の
値をFGエラー検出回路７により検出することによる。そ
の検出方式は、前記のPG期間検出回路３と同様にAND/OR
回路を用いてFGラッチ回路の所定の複数の桁位置の値
“0",“1"を得て判定するものである。そして、そのエ
ラー検出信号は、次に速度制御回路に送られる。
値をFGエラー検出回路７により検出することによる。そ
の検出方式は、前記のPG期間検出回路３と同様にAND/OR
回路を用いてFGラッチ回路の所定の複数の桁位置の値
“0",“1"を得て判定するものである。そして、そのエ
ラー検出信号は、次に速度制御回路に送られる。
以上説明してきたが、実施例では、FGパルスカウンタ
にプリセット値を設定してこれからクロックのカウント
を開始するようになっているが、これは、PFGパルス１
の立下がりタイミングでカウンタをリセットして“0"か
らカウントを開始するようにしてもよく、このような場
合にはプリセットは不要である。
にプリセット値を設定してこれからクロックのカウント
を開始するようになっているが、これは、PFGパルス１
の立下がりタイミングでカウンタをリセットして“0"か
らカウントを開始するようにしてもよく、このような場
合にはプリセットは不要である。
実施例では、PFGパルスの立下がりがFGパルスのタイ
ミングに対応し、その立上がりがPGパルスのタイミング
に対応している例を挙げているが、これらの関係は逆で
あってもよい。
ミングに対応し、その立上がりがPGパルスのタイミング
に対応している例を挙げているが、これらの関係は逆で
あってもよい。
また、実施例では、パルスの終了から次のパルスの発
生までの期間をFGエラー検出のカウンタから得ている
が、このような期間の示す他のカウンタがあれば、それ
を利用してもよい。
生までの期間をFGエラー検出のカウンタから得ている
が、このような期間の示す他のカウンタがあれば、それ
を利用してもよい。
［発明の効果］ 以上の説明から理解できるようにこの発明にあって
は、FGパルス成分の周期を計測するFGエラーカウンタ等
のカウンタを利用してPFGパルスのパルス終了から次の
パルス発生までの期間に対応する部分をラッチ回路によ
りFGエラーカウンタから抜取り、それが示す期間が次に
位相パルスが発生する期間に対応している場合に位相パ
ルスを発生させることにより、特別に位相パルスをカウ
ントして分離するカウンタ等を設ける必要がなくなる。
は、FGパルス成分の周期を計測するFGエラーカウンタ等
のカウンタを利用してPFGパルスのパルス終了から次の
パルス発生までの期間に対応する部分をラッチ回路によ
りFGエラーカウンタから抜取り、それが示す期間が次に
位相パルスが発生する期間に対応している場合に位相パ
ルスを発生させることにより、特別に位相パルスをカウ
ントして分離するカウンタ等を設ける必要がなくなる。
その結果、カウンタの数を低減でき、その分だけ、ビ
デオ機器のサーボ系の回路をより多く集積できてIC化し
易くなり、かつ、回路構成が簡単になる。
デオ機器のサーボ系の回路をより多く集積できてIC化し
易くなり、かつ、回路構成が簡単になる。
第１図は、この発明のビデオ機器の位相パルス分離回路
をデジタルサーボ方式のVTRのFGパルスエラー回路に適
用した一実施例のブロック図、第２図は、PFGパルスの
一般的な波形の説明図である。 １……PFGパルス、２……PGラッチ回路、 ３……PG期間検出回路、 ４……FGパルスカウンタ、５……プリント値レジスタ、
６……FGラッチ回路、７……FGエラー検出回路、10……
位相パルス分離回路。
をデジタルサーボ方式のVTRのFGパルスエラー回路に適
用した一実施例のブロック図、第２図は、PFGパルスの
一般的な波形の説明図である。 １……PFGパルス、２……PGラッチ回路、 ３……PG期間検出回路、 ４……FGパルスカウンタ、５……プリント値レジスタ、
６……FGラッチ回路、７……FGエラー検出回路、10……
位相パルス分離回路。
Claims (1)
- 【請求項１】モータの回転数に応じた周波数の回転速度
パルス成分と前記モータの回転位相を示す位相パルス成
分とを含む位相・速度パルスを前記モータ側から受けて
前記回転速度パルス成分の周期をそれより短い周期のク
ロックに応じてカウンタによりカウントすることで計測
する回路を有するビデオ機器において、前記カウンタ
は、前記位相・速度パルスのパルス発生終了を基準とし
て前記周期の計測を行うものであり、前記位相・速度パ
ルスのパルス発生終了後の次のパルスの発生に応じて前
記カウンタから前記カウント値を得てラッチするラッチ
回路と、前記次のパルスが前記位相パルス成分か否かを
前記ラッチ回路にラッチされた値により判定し、判定結
果が前記位相パルス成分であるときに位相パルスを発生
する位相パルス発生回路とを備えることを特徴とするこ
とを特徴とするビデオ機器の位相パルス分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174361A JP2772855B2 (ja) | 1990-07-03 | 1990-07-03 | ビデオ機器の位相パルス分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174361A JP2772855B2 (ja) | 1990-07-03 | 1990-07-03 | ビデオ機器の位相パルス分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467343A JPH0467343A (ja) | 1992-03-03 |
| JP2772855B2 true JP2772855B2 (ja) | 1998-07-09 |
Family
ID=15977283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174361A Expired - Fee Related JP2772855B2 (ja) | 1990-07-03 | 1990-07-03 | ビデオ機器の位相パルス分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772855B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124182A (en) * | 1978-03-20 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Digital servo system of rotary body |
-
1990
- 1990-07-03 JP JP2174361A patent/JP2772855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467343A (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287458A (en) | Digital servo control circuit | |
| CA1152210A (en) | Time counting clock generator | |
| EP0374797B1 (en) | Digital servo system for controlling rotational speed of rotary body | |
| JPS6275814A (ja) | デジタル時間差計測装置 | |
| JP2772855B2 (ja) | ビデオ機器の位相パルス分離回路 | |
| EP0118783B1 (en) | Detector circuit | |
| KR900005075Y1 (ko) | 헤드 전환 신호 생성회로 | |
| US4933985A (en) | Rotation drive device | |
| US5168220A (en) | Method and apparatus for measuring motor speed using a constant sampling time | |
| US5221882A (en) | Motor servo apparatus | |
| US5345532A (en) | Rotation drive device | |
| JP2819127B2 (ja) | 位相測定回路 | |
| JPH0827311B2 (ja) | デユ−テイ判別装置 | |
| JPH0648594Y2 (ja) | 回転ドラム制御装置 | |
| JP2680573B2 (ja) | 自動位相調整装置 | |
| JP2639925B2 (ja) | 位相基準周期自動設定装置 | |
| JPS60123130A (ja) | ビデオテープレコーダの再生装置 | |
| JP2698280B2 (ja) | サーボリファレンス設定装置 | |
| JP2987833B2 (ja) | 回転ドラムのスイッチングパルス発生装置 | |
| JPS59116962A (ja) | 回転検出装置 | |
| JPH03229164A (ja) | 再生コントロール信号のデューティ比判別回路 | |
| JP2840406B2 (ja) | エラー信号作成装置 | |
| JP3367137B2 (ja) | 磁気記録再生装置 | |
| JPH0817593B2 (ja) | デジタルサーボ装置 | |
| JPS6356615B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |