JPH0817593B2 - デジタルサーボ装置 - Google Patents
デジタルサーボ装置Info
- Publication number
- JPH0817593B2 JPH0817593B2 JP1056690A JP5669089A JPH0817593B2 JP H0817593 B2 JPH0817593 B2 JP H0817593B2 JP 1056690 A JP1056690 A JP 1056690A JP 5669089 A JP5669089 A JP 5669089A JP H0817593 B2 JPH0817593 B2 JP H0817593B2
- Authority
- JP
- Japan
- Prior art keywords
- error signal
- signal
- phase
- amplitude
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はビデオテープレコーダ（VTR）等におけるキ
ャプスタンモータ、シリンダモータの回転を制御するた
めのデジタルサーボ装置に関する。
ャプスタンモータ、シリンダモータの回転を制御するた
めのデジタルサーボ装置に関する。
（ロ）従来の技術 例えば、特開昭63−211408号（G05D 13/62）には、VT
R等に用いられるデジタルサーボ装置の一例が示されて
いる。この例では第２図に示す様な構成となっている。
（１）は位相エラー信号の作成手段、（２）は速度エラ
ー信号の作成手段であり、夫々11ビットの振幅を備えた
エラー信号を出力する。（３）は位相エラー信号におけ
る変換ゲイン（振幅の変化／位相差の変化）を速度エラ
ー信号のそれよりも小とするための分圧（1/8）手段、
（４）は加算手段である。
R等に用いられるデジタルサーボ装置の一例が示されて
いる。この例では第２図に示す様な構成となっている。
（１）は位相エラー信号の作成手段、（２）は速度エラ
ー信号の作成手段であり、夫々11ビットの振幅を備えた
エラー信号を出力する。（３）は位相エラー信号におけ
る変換ゲイン（振幅の変化／位相差の変化）を速度エラ
ー信号のそれよりも小とするための分圧（1/8）手段、
（４）は加算手段である。
つまり、11ビットで作成された位相エラー信号は上位
８ビットをとることにより1/8に分圧して11ビットの速
度エラー信号と加算が行なわれて出力される。
８ビットをとることにより1/8に分圧して11ビットの速
度エラー信号と加算が行なわれて出力される。
（ハ）発明が解決しようとする課題 以上の構成では、位相エラー信号を速度エラー信号と
同じビット数で作成した後、変換ゲインを小さくするた
めに分圧して速度エラー信号に加算するため、位相エラ
ー信号の振幅が小さくなって、位相の引き込み範囲が狭
くなってしまう場合がある。
同じビット数で作成した後、変換ゲインを小さくするた
めに分圧して速度エラー信号に加算するため、位相エラ
ー信号の振幅が小さくなって、位相の引き込み範囲が狭
くなってしまう場合がある。
（ニ）課題を解決するための手段 本発明では、位相エラー信号の振幅を速度エラー信号
よりも大きくなる様に作成し、1/nに分圧して速度エラ
ー信号に加算する様にしている。
よりも大きくなる様に作成し、1/nに分圧して速度エラ
ー信号に加算する様にしている。
（ホ）作用 そこで、サーボの安定化のために分圧されることによ
って、位相エラー信号における変換ゲインは速度エラー
信号のそれに対して小さくできるとともに、位相エラー
信号の振幅はあまり小さくしない様にできる。そこで、
引き込み範囲を広くすることができる。
って、位相エラー信号における変換ゲインは速度エラー
信号のそれに対して小さくできるとともに、位相エラー
信号の振幅はあまり小さくしない様にできる。そこで、
引き込み範囲を広くすることができる。
（ヘ）実施例 以下、図面に従い本発明の実施例を説明する。実施例
として、VTRのシリンダサーボ装置について、説明す
る。この装置はワンチップマイクロコンピュータ（HD63
05Z）により構成されている。
として、VTRのシリンダサーボ装置について、説明す
る。この装置はワンチップマイクロコンピュータ（HD63
05Z）により構成されている。
マイクロコンピュータ（20）には第３図の如く、CPU
（21）、ROM（22）、レジスタ（又はRAM）（23）、入出
力ポート（24）、第１タイマカウンタ（25）、第２タイ
マカウンタ（レファレンスカウンタ）（26）等を有す
る。第３図はシリンダモータ用マイクロコンピュータで
あって、シリンダモータのFG信号がインプットキャプチ
ャ割り込み端子（27）に、垂直同期信号がマスク可能な
割り込み端子（28に、又シリンダモータのPG信号がノン
マスカラブル割り込み端子（29）に印加されている。
又、VTRの動作モードを示す信号も供給されている。
（21）、ROM（22）、レジスタ（又はRAM）（23）、入出
力ポート（24）、第１タイマカウンタ（25）、第２タイ
マカウンタ（レファレンスカウンタ）（26）等を有す
る。第３図はシリンダモータ用マイクロコンピュータで
あって、シリンダモータのFG信号がインプットキャプチ
ャ割り込み端子（27）に、垂直同期信号がマスク可能な
割り込み端子（28に、又シリンダモータのPG信号がノン
マスカラブル割り込み端子（29）に印加されている。
又、VTRの動作モードを示す信号も供給されている。
入出力ポート（24）からはシリンダモータの駆動回路
に供給される制御信号がD/A変換回路（14）に印加され
る。
に供給される制御信号がD/A変換回路（14）に印加され
る。
第１、第２タイマカウンタ（25）（26）はマイクロコ
ンピュータ（20）のクロック（4MHz）に関連して、１μ
secの周期で計数値が変化する。そして第１タイマカウ
ンタ（25）はインプットキャプチャ割り込みに関連し、
第２タイマカウンタ（26）は、設定された数値と計数値
が一致すると割り込みが発生し（カウンタマッチ割り込
み）、リセットされることにより、そのオーバーフロー
の周期を変更できる様になっている。
ンピュータ（20）のクロック（4MHz）に関連して、１μ
secの周期で計数値が変化する。そして第１タイマカウ
ンタ（25）はインプットキャプチャ割り込みに関連し、
第２タイマカウンタ（26）は、設定された数値と計数値
が一致すると割り込みが発生し（カウンタマッチ割り込
み）、リセットされることにより、そのオーバーフロー
の周期を変更できる様になっている。
又、記録時においては第２タイマカウンタ（26）の計
数は、垂直同期信号と所定の関係となる様に垂直同期信
号により、第２タイマカウンタには所定値がプリセット
される。
数は、垂直同期信号と所定の関係となる様に垂直同期信
号により、第２タイマカウンタには所定値がプリセット
される。
次に、位相エラー信号、速度エラー信号の作成につい
て、第４図〜第７図に従い説明する。位相エラー信号及
び速度エラー信号は共にモータのFG信号に基づいて作成
される。
て、第４図〜第７図に従い説明する。位相エラー信号及
び速度エラー信号は共にモータのFG信号に基づいて作成
される。
FG信号（イ）（モータの回転速度に関連する）が立下
がると、インプットキャプチャ割り込みが行なわれる。
つまり、その時の第１タイマカウンタ（25）の計数値
（ａ）がまずインプットキャプチャレジスタ（図示せ
ず）に記憶される。これはFG信号（イ）の立下り時点に
おいて、マイクロコンピュータ（20）は何の動作を行な
っているか特定できず、この動作が終了してから第１タ
イマカウンタの計数値を記憶したのでは、正確な位相差
の測定ができないからである。
がると、インプットキャプチャ割り込みが行なわれる。
つまり、その時の第１タイマカウンタ（25）の計数値
（ａ）がまずインプットキャプチャレジスタ（図示せ
ず）に記憶される。これはFG信号（イ）の立下り時点に
おいて、マイクロコンピュータ（20）は何の動作を行な
っているか特定できず、この動作が終了してから第１タ
イマカウンタの計数値を記憶したのでは、正確な位相差
の測定ができないからである。
FG信号（イ）の立下り時に行なっている動作が終了す
ると、FG信号の割り込み処理が行なわれる。この割り込
み処理では、この割り込み処理が開始された時点で第１
タイマカウンタ（25）がリセットされ、その時のタイマ
データ（ｂ）がレジスタR2に記憶される（71）。又イン
プットキャプチャレジスタのデータ（ａ）はレジスタR1
に、第１タイマカウンタ（25）のリセットのタイミング
のリファレンスタイマ（26）の計数値（ｇ）はレジスタ
R5にストアされる（72）（73）。
ると、FG信号の割り込み処理が行なわれる。この割り込
み処理では、この割り込み処理が開始された時点で第１
タイマカウンタ（25）がリセットされ、その時のタイマ
データ（ｂ）がレジスタR2に記憶される（71）。又イン
プットキャプチャレジスタのデータ（ａ）はレジスタR1
に、第１タイマカウンタ（25）のリセットのタイミング
のリファレンスタイマ（26）の計数値（ｇ）はレジスタ
R5にストアされる（72）（73）。
位相基準（ハ）（リファレンスタイマ（26）のリセッ
トタイミング）とFG信号の立下り（イ）との位相差デー
タ（TP）は上記のデータを用いて次式のように求めるこ
とができる。
トタイミング）とFG信号の立下り（イ）との位相差デー
タ（TP）は上記のデータを用いて次式のように求めるこ
とができる。
TP＝ｇ−（ｂ−ａ） ……（１） この位相差データ（TP）から位相エラー信号を作成す
るのは次の様にして行なわれる。（ニ）に示される様に
位相バイアス（ＴDP）、位相ロックレンジ（ＴSP）、位
相エラー信号（ＤPH）（ｎビット）とすると TP＜ＴDPのとき ＤPH＝０ TP＞ＴDP＋ＴSPのとき ＤPH＝2n−１ ＴDP＋ＴSP≧TP≧ＴDPのとき （２） この動作については第５図の（75）〜（79）に示され
ている。実施例ではｎは13である。
るのは次の様にして行なわれる。（ニ）に示される様に
位相バイアス（ＴDP）、位相ロックレンジ（ＴSP）、位
相エラー信号（ＤPH）（ｎビット）とすると TP＜ＴDPのとき ＤPH＝０ TP＞ＴDP＋ＴSPのとき ＤPH＝2n−１ ＴDP＋ＴSP≧TP≧ＴDPのとき （２） この動作については第５図の（75）〜（79）に示され
ている。実施例ではｎは13である。
速度エラー信号は、第１タイマカウンタ（25）によっ
て、FG信号（ａ）（第６図）の周期（ＴFG）を計測し、
このデータに基づき作成される。速度エラー信号の場
合、FG信号の２回の立下りで１個のデータが作成され
る。すなわち、第６図に示した様に、FG信号（ａ）の周
期（ＴFG）は次式のように求めることができる。
て、FG信号（ａ）（第６図）の周期（ＴFG）を計測し、
このデータに基づき作成される。速度エラー信号の場
合、FG信号の２回の立下りで１個のデータが作成され
る。すなわち、第６図に示した様に、FG信号（ａ）の周
期（ＴFG）は次式のように求めることができる。
ＴFG＝（Ｃ−０）＋（ｂ−ａ） ……（３） つまり、位相差データ（TP）を求める場合と同じよう
にしてFG信号（ａ）の立下りのタイミングで、インプッ
トキャプチャレジスタに、この立下りタイミングでの第
１タイマカウンタ（25）の計数値を記憶せしめる。FG信
号立下り時点でのマイクロコンピュータ（20）の動作が
終了すると、FG信号による割り込み動作が行なわれる。
そして第７図（91）〜（94）の動作を行なうことによ
り、FG周期（ＴFG）をマイクロコンピュータ動作状態に
かかわりなく、正確に計測することができる。
にしてFG信号（ａ）の立下りのタイミングで、インプッ
トキャプチャレジスタに、この立下りタイミングでの第
１タイマカウンタ（25）の計数値を記憶せしめる。FG信
号立下り時点でのマイクロコンピュータ（20）の動作が
終了すると、FG信号による割り込み動作が行なわれる。
そして第７図（91）〜（94）の動作を行なうことによ
り、FG周期（ＴFG）をマイクロコンピュータ動作状態に
かかわりなく、正確に計測することができる。
第６図に示されている様に、速度バイアス（ＴDS）、
速度ロックレンジ（ＴSS）、速度エラー信号（ＤSP）と
すると、FG周期データ（ＴFG）から位相エラー信号は次
の様に作成される（実施例ではｍ＝11）。
速度ロックレンジ（ＴSS）、速度エラー信号（ＤSP）と
すると、FG周期データ（ＴFG）から位相エラー信号は次
の様に作成される（実施例ではｍ＝11）。
ＴFG＜ＴDSのとき ＤSP＝０ ＴFG＞ＴDS＋ＴSSのとき ＤSP＝2m−１ ＴDS＋ＴSS≧ＴFG≧ＴDSのとき （４） この動作については第７図の（95）〜（99）に示され
ている。又、速度エラー信号ＤSP作成後、データ（ｃ）
（ｄ）を次回のFG割り込み処理に用いるため、夫々、レ
ジスタR3、R4に転送する（第７図、（100）（101））。
そして、元の処理に戻る（102）。
ている。又、速度エラー信号ＤSP作成後、データ（ｃ）
（ｄ）を次回のFG割り込み処理に用いるため、夫々、レ
ジスタR3、R4に転送する（第７図、（100）（101））。
そして、元の処理に戻る（102）。
実際には、入力されるFG信号をソフト的に1/2分周し
て速度エラー信号を作成し、更に1/2分周して位相エラ
ー信号を作成する。定常時のFG周波数720Hzとすると、
速度系では360Hz、位相系では180Hzのサンプリング周波
数でサーボが行なわれることになる。
て速度エラー信号を作成し、更に1/2分周して位相エラ
ー信号を作成する。定常時のFG周波数720Hzとすると、
速度系では360Hz、位相系では180Hzのサンプリング周波
数でサーボが行なわれることになる。
そして、上記の如く作成された位相エラー信号と速度
エラー信号を合成して、シリンダモータの制御信号を出
力する。
エラー信号を合成して、シリンダモータの制御信号を出
力する。
ここで、前述の如く、位相エラー信号は13ビットの振
幅を有し、速度エラー信号は11ビットの振幅を有する。
つまり、位相エラー信号の振幅の方が大きくなる様に作
成される。そして両エラー信号作成時における変換ゲイ
ン（位相差（時間差）の変化に対するエラー信号レベル
の変化の割合：第４図、第６図における傾き）は同じで
ある（第３図参照）。
幅を有し、速度エラー信号は11ビットの振幅を有する。
つまり、位相エラー信号の振幅の方が大きくなる様に作
成される。そして両エラー信号作成時における変換ゲイ
ン（位相差（時間差）の変化に対するエラー信号レベル
の変化の割合：第４図、第６図における傾き）は同じで
ある（第３図参照）。
この位相エラー信号は上位10ビットを利用することに
より1/8の振幅となり、変換ゲインも低下する（傾きが
ゆるくなる）。つまり、従来例と同様に、1/8に分圧し
ても、まだ10ビット分の振幅を、位相エラー信号は備え
ており、引き込み範囲が広く設定できる。
より1/8の振幅となり、変換ゲインも低下する（傾きが
ゆるくなる）。つまり、従来例と同様に、1/8に分圧し
ても、まだ10ビット分の振幅を、位相エラー信号は備え
ており、引き込み範囲が広く設定できる。
そして、位相エラー信号と速度エラー信号の加算後の
エラー信号は12ビットの信号にクリップされ（（1211−
１）よりも大きいときは（1211−１）のレベルとす
る）、CPUから出力されることになる。
エラー信号は12ビットの信号にクリップされ（（1211−
１）よりも大きいときは（1211−１）のレベルとす
る）、CPUから出力されることになる。
（ト）発明の効果 以上述べた様に、本発明によれば、位相エラー信号を
速度エラー信号の振幅よりも大きい振幅となる様に作成
し、その後分圧して速度エラー信号と加算する様にして
いるので、分圧後の位相エラー信号の振幅を十分大きく
することができ、引き込み範囲を拡大することができ
る。
速度エラー信号の振幅よりも大きい振幅となる様に作成
し、その後分圧して速度エラー信号と加算する様にして
いるので、分圧後の位相エラー信号の振幅を十分大きく
することができ、引き込み範囲を拡大することができ
る。
第１図は本発明実施例を示すブロック図、第２図は従来
例を示すブロック図、第３図は位相エラー及び速度エラ
ー信号の関係を示す説明図、第４図、第５図、第６図、
第７図は、エラー信号作成を説明する説明図である。 （１）……位相エラー信号作成手段、（２）……速度エ
ラー信号作成手段、（４）……加算手段。
例を示すブロック図、第３図は位相エラー及び速度エラ
ー信号の関係を示す説明図、第４図、第５図、第６図、
第７図は、エラー信号作成を説明する説明図である。 （１）……位相エラー信号作成手段、（２）……速度エ
ラー信号作成手段、（４）……加算手段。
Claims (1)
- 【請求項１】所定クロック信号を計数するカウンタの計
数値を用いて位相差若しくは周期を測定して位相エラー
信号及び速度エラー信号を作成するデジタルサーボ装置
において、位相エラー信号の振幅を速度エラー信号の振
幅よりも大きく作成して、この位相エラー信号を1/nに
分圧した後前記速度エラー信号と合成してなるデジタル
サーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056690A JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056690A JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237487A JPH02237487A (ja) | 1990-09-20 |
| JPH0817593B2 true JPH0817593B2 (ja) | 1996-02-21 |
Family
ID=13034445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056690A Expired - Fee Related JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817593B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827341B2 (ja) * | 2001-09-04 | 2011-11-30 | キヤノン株式会社 | モータ回転制御装置および画像形成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0822155B2 (ja) * | 1986-11-14 | 1996-03-04 | 松下電器産業株式会社 | 位相比較回路 |
-
1989
- 1989-03-08 JP JP1056690A patent/JPH0817593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237487A (ja) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0316484B1 (en) | Method of and apparatus for synchronizing reproduction of a plurality of video information reproducing systems | |
| EP0374797B1 (en) | Digital servo system for controlling rotational speed of rotary body | |
| JPH0817593B2 (ja) | デジタルサーボ装置 | |
| JP2557636B2 (ja) | 回転制御装置 | |
| US4578625A (en) | Spindle drive control system | |
| JP2680573B2 (ja) | 自動位相調整装置 | |
| US5345532A (en) | Rotation drive device | |
| JP2639925B2 (ja) | 位相基準周期自動設定装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2772855B2 (ja) | ビデオ機器の位相パルス分離回路 | |
| JPH0530216B2 (ja) | ||
| JP2698280B2 (ja) | サーボリファレンス設定装置 | |
| JP2639932B2 (ja) | 記録テープ速度判別装置 | |
| JP2854115B2 (ja) | 電子機器制御装置 | |
| JPH0720383B2 (ja) | デジタルサ−ボ装置 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JPH0265685A (ja) | 位相サーポ装置 | |
| JPH07105095B2 (ja) | シリンダ位相サーボ装置 | |
| JPH0767082B2 (ja) | 分周装置 | |
| JPH0648566B2 (ja) | 磁気記録再生装置 | |
| JPH0340256A (ja) | 情報再生装置 | |
| JPH0557831B2 (ja) | ||
| JPS58196620A (ja) | デ−タのスキユ−補正回路 | |
| JPS60223393A (ja) | 磁気記録再生装置の静止画再生装置 | |
| JPS6247873A (ja) | クロツク抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |