JPH07105095B2

JPH07105095B2 - シリンダ位相サーボ装置

Info

Publication number: JPH07105095B2
Application number: JP1036563A
Authority: JP
Inventors: 潤一郎田渕
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: JPH02216648A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ビデオテープレコーダ（VTR）等の磁気記録
再生装置のシリンダ位相サーボ装置に関する。

（ロ）従来の技術シリンダサーボ及びキャプスタンサーボ等のVTRのモー
タサーボは、従来、アナログ回路にて構成されていた
が、部品の増加は免れず、まだ回路素子の温度及び経時
特性の点で信頼性にも問題があった。そこで、このアナ
ログ方式のサーボ回路をディジタル化する所謂ディジタ
ルサーボが賞用されている。また、このディジタルサー
ボを更に改良し、ディジタル方式のサーボ回路の動作を
マイクロコンピュータを用いてソフトウェア的に処理す
る所謂マイコンサーボが提案されている。このマイコン
サーボを用いれば、サーボ回路の仕様の変更及び特殊再
生時の定数の変更等が、プログラムの変更により容易に
実現できる。

上述のマイコンサーボとしては、昭和62年８月１日発行
の「SANYO TECHNICALREVIEW〈三洋電機技報〉第19巻第
２号通巻37号」の第18頁乃至第24頁の本件発明者著の
「VTRのマイコンサーボ系及びその適用」に一例が開示
されている。

前記従来技術において、記録時のシリンダモータの位相
サーボは次の様にして行われる。

まず記録すべきビデオ信号中の垂直同期信号（以下、Vs
yncと記す）を分離し、このVsync周期をマイコンクロッ
クを用いてカウントし、このカウント値を所定の整数値
（Ｎ）にて除算し、得られる値をリファレンスデータと
し、同時にシリンダモータの回転状態を磁気的に検出し
て得られるFGパルス（定常時720Hz）を予め決められた
所定値（例えば1/2）にて分周したものの周期をマイク
ロクロックを用いて計測し、この計測値とリファレンス
データとの差を算出する。ところで、前述のFGパルスの
周波数は、シリンダモータの１回転に１個発せられるPG
パルスの周波数の整数倍（24倍）と所定の関係が保持さ
れているので、上述の差は正にPGパルスとVsyncとの位
相差に対応することになる。そこでこの位相差が零にな
る様にシリンダモータの回転制御を実行することにより
位相サーボが実現されることになる。

（ハ）発明が解決しようとする課題上述のマイコンサーボ方式では、全てをディジタル的な
処理で行っているため、Vsync周期に僅かな変動が生じ
た場合、リファレンス周期が大きく影響を受けることに
なる。例えば、Ｎ＝６としてサーボを行う場合に、Vsyn
c周期がマイコンクロック数で6g個と（g:整数）と6g−
１個の２値間で変動すると、リファレンス周期はマイコ
ンクロック数でｇ個とｇ−１個の２値間で変動すること
になる。これはVsync周期が6g乃至6g−６の７値間で変
動した場合と同等の回転むらにつながる。特に、モータ
の回転が不安定で位相差が所定範囲内に入っていない、
即ちサーボロック状態に達していない場合には然程問題
にはならないが、既にモータの回転が安定して、サーボ
系の微妙な変化で大きな影響が生じやすいサーボロック
状態では、回転むらを生じる等、極めて悪影響を及ぼす
ことになる。

（ニ）課題を解決するための手段本発明は、サーボロック中にはリファレンス周期を変化
させず、サーボロック直前の値に固定することを特徴と
する。

（ホ）作用本発明は、上述の如く構成したので、サーボロック中は
Vsyncの僅かな乱れに追従してリファレンス周期が大き
く変動することはなく、この乱れによるモータの回転変
動は阻止される。

（ヘ）実施例以下、図面に従い本発明の一実施例について説明する。

第２図は全体の回路ブロックであり、（１）はVTRのシ
リンダモータ、（２）はシリンダモータ（１）の回転速
度に比例して周波数が変化するFGパルスを発するFG検出
器、（３）はシリンダモータ（１）の１回転に１個のPG
パルスを発するPG検出器である。尚、シリンダモータ
（１）が定常状態、即ち速度サーボ及び位相サーボが共
にサーボロック状態にある時には、FG及びPGパルスの周
波数は夫々720Hz及び30Hzとなる。

（４）は、前述のFG及びPGパルス、システムコントロー
ル回路からの動作モードを指定するモード指定信号及び
記録しようとするビデオ信号から分離されたVsyncを入
力信号とするシリンダサーボ用のマイクロコンピュータ
（以下、マイコンと記す）であり、（５）はマイコン
（４）から出力されるモータ制御信号（MC）に基いてシ
リンダモータ（１）を駆動するモータドライバーであ
る。

次にマイコン（４）内にてソフトウェア的に処理される
シリンダモータ（１）の速度及び位相サーボについて、
このソフトウェア処理を回路ブロック図に置き換えた第
１図を用いて詳述する。

（７）は発振器にて構成されるクロック発生回路（６）
からの所定周波数のクロックパルスをカウントしてタイ
マーデータとして出力するタイマーカウンタであり、
（８）は定常状態において720HzのFGパルスを1/2分周し
て分周パルスとして出力する分周回路である。

（９）は分周出力及びVsync入力時に夫々の立下りエッ
ジにてタイマーカウンタ（７）からのタイマーデータを
ラッチするインプットキャプチャレジスタ（以下、ICR
と記す）であり、分周出力に同期してラッチされたラッ
チ出力は第１レジスタ（10）に保持データ（R10）とし
て保持され、Vsyncに同期してラッチされた出力は第３
レジスタ（20）に保持データ（R0）として保持される。

保持データ（R10）は、第２レジスタ（11）は保持され
ている前回の保持データ（R11）、即ち２周期前のFGパ
ルスの立下りエッジに同期してラッチされたカウント値
と共に演算器（12）に入力され、Ｐ＝R10-R11の減算が
為される。この減算値（Ｐ）は、分周パルスの１周期即
ちFGパルスの２周期をクロックを用いて計時したデータ
に他なく、このデータを用いて速度検出回路（13）にて
速度サーボに必要な速度エラーデータ（DSP）の算出が
為される。尚、保持データ（R11）は保持データ（R10）
により分周パルスの１周期、即ちFGパルス２周期毎に更
新される。

速度検出回路（13）では、Ｐ＜Tdの時、DSP＝ＯＰ＞Td＋Tsの時、DSP＝Ｍ（Td:固定バイアス期間、Ts:ロックレンジ）の関係が成り立つ関数式を用いて速度エラーデータ（DS
P）が算出される。尚、速度エラーデータ（DSP）をｊビ
ット（j:整数）のディジタル値で示す場合には、Ｍ＝2^j
−１で表わすことが可能となる。また、前述の関数式に
よる速度エラーデータ（DSP）の算出方法を図示すると
第３図の如くなる。この第３図において（Ａ）の横軸に
はタイマーカウンタのカウント値、縦軸に速度エラーデ
ータ（DSP）がとられている。

保持データ（R0）は第４レジスタ（21）に保持されてい
る前回の保持データ（R2）、即ち１周期前のVsync入力
時にラッチされたカウント値と共に演算器（22）に入力
され、の演算が為される。この演算において、（R0-R2）はVsy
ncの１周期をクロックを用いて計時したデータであり、
演算値はこれを６等分した値となる。また、この演算値
は、第５レジスタ（23）に保持データ（R3）として保持
されることになる。ところで、前述の如く６等分してい
るのは、Vsyncの１周期間に位相比較を６回行うためで
あり、60HzのVsyncを1/6分周して360Hzとすることによ
り、分周パルスの周波数に一致させることに起因する。
尚、保持データ（R2）は新しいVsyncが入力される毎
に、保持データ（R0）にて更新される。

保持データ（R3）は、シリンダモータ（１）の位相サー
ボがロック状態にないと位相ロック検出回路（24）にて
判別されると、スイッチ（25）を経てリファレンスメモ
リ（26）にリファレンス更新データ（REF）として記憶
されると共に、スイッチ（28）を経て第６レジスタ（2
7）に保持データ（R4）として保持される。ここでスイ
ッチ（25）は位相サーボがロック状態にあれば固定接点
（25b）側に、非ロック状態にあれば固定接点（25a）側
に切換わる。またスイッチ（28）はロック状態で開状態
に、非ロック状態で閉状態となる。従って、位相サーボ
がロック状態であればリファレンス更新データ（REF）
は保持データ（R3）となり、非ロック状態であれば（RE
F）は保持データ（R4）、即ち位相サーボロック直前の
演算器（22）の演算値となる。

（29）は、分周パルスの立下りエッジまでにそれまで記
憶していたデータにリファレンス更新データ（REF）を
加算して、リファレンス周期データ（REFT）として記憶
し直すと共に、このデータを出力するリファレンス周期
データ算出器である。ところで、このリファレンス周期
データ算出器（29）は、Vsync入力時で且つPG検出器
（３）からのPGパルスに基いてRFSWパルス作成器（90）
にて作成されたRFSWパルスの立上りエッジが入力された
直後に初期状態にセットされる。即ち、Vsync入力時点
での保持データ（R0）に定数（CONST）を加算した値を
リファレンス周期データ（REFT）として記憶し直す。以
後、新たにVsync及びRFSWパルスが入力されるまでは、
分周パルスの立下りエッジ毎にリファレンス更新データ
（REF）を加算して更新を行う。

ここで前記定数（CONST）はシリンダモータの位相サー
ボが理想的な状態にある時、即ちPGパルスとVsyncとの
位相が最適なものである時の、VsyncとこのVsync入力直
後の分周パルスの立下りエッジ間の間隔を、予めクロッ
ク発生器（６）のクロックの個数に換算した値である。

演算器（30）では、最新のリファレンス周期データ（RE
FT）と保持データ（R10）を用いて、Ｑ＝R10-REFTの算
出が為される。

位相検出器（31）ではＱ＜Td′の時、DPH＝０Ｑ＞Td′＋Ts′、DPH＝Ｍ′ （Td′：固定バイアス期間、Ts′：ロックレンジ）の関係が成り立つ関数式を用いて位相エラーデータ（DP
H）が算出される。尚、位相エラーデータ（DPH）をｊビ
ットのディジタル値で示す場合には、Ｍ′＝2^j−１で表
わすことが可能となる。また、前述の関数式による位相
エラーデータ（DPH）の算出方法を図示すると第４図
（Ａ）の如くなり、横軸に時間（カウント値）、縦軸に
位相エラーデータ（DPH）がとられている。

こうして得られた位相エラーデータ（DPH）は、混合回
路（32）にて速度エラーデータ（DSP）と加算され、モ
ータ制御信号（MC）としてモータドライバー（５）に供
給される。

ここでの時に最適な速度状態が、またの時に最適な位相状態が維持される様にモータは駆動
し、上述の速度サーボ及び位相サーボは、の条件が満足される様にモータ制御を実行しようとする
ものである。

次に第１図の回路ブロック図の各動作を第５図の具体的
な例に基いて説明する。

まず、分周パルスのある立下りエッジの時点（t1）での
インプットキャプチャレジスタ（ICR）でのラッチによ
る保持データ（R10）と、１回前の立下りエッジの時点
（t0）での保持データ（R11）の減算値Ｐ（Ｐ＝R10-R1
1）より速度エラーデータ（DSP）が求まる。即ち、減算
値（Ｐ）が小さ過ぎてであれば、分周パルスの１周期分、換言するとFGパルス
の２周期分の時間が短かくシリンダモータが高速過ぎる
として、となって速度を落とす制御が為され、逆にＰが大き過ぎ
てであれば、シリンダーモータが定速過ぎるとしてとなって速度を上げる制御が為される。こうして速度サ
ーボがFGパルスの２周期毎に為される。

次に、第５図の例にて具体的な説明を行うが、この第５
図では時点（t1）と時点（t0）間にRFSWパルスのエッジ
及びVsyncが発生している。そこで、このRFSWパルス、V
sync及びPGパルスの発生タイミングについて簡単に説明
する。ある時点でPGパルスが発生すると、このPGパルス
から４個目のFGパルスの立下りエッジにＡヘッドとＢヘ
ッドの切換えを行うためのRFSWパルスの立上りエッジが
位置する様にRFSWパルスが作成される。また、通常の8m
mVTRの規格に沿った、理想的な記録状態では、このRFSW
パルスの立上りエッジに対するVsyncの位相遅れは、略6
H（H:水平掃引期間）になる。従って、RFSWパルスの立
上りエッジ及びVsyncは分周パルスの１周期内に生じる
ことになる。

次に位相サーボを説明すると、時点（t1）と時点（t0）
間にRFSWパルスのエッジ及びVsyncが発生した場合、こ
のVsyncの入力時のICRのラッチデータである保持データ
（R0）が、R0＝9000となり、１回前のVsyncの入力時の
ラッチデータである保持データ（R2）が、R2＝6000とな
っていれば、となり、時点（t1）以後６回の位相比較に用いられるリ
ファレンス更新データ（REF）はREF＝500として維持さ
れ、またVsync入力直後の分周パルスの最初の立下りエ
ッジが時点（t1）であるから、リファレンス周期データ
算出器（29）では、リファレンス周期データ（REFT）は
初期状態にセットされる。即ち、この初期状態でのREFT
は保持データ（R0）に前述の定数（CONST）を加算した
ものであり、この定数（CONST）を300と設定するとREFT
＝9000＋300＝9300となる。この値はPGパルスと記録信
号のVsyncが最適な位相関係にある時には、時点（t1）
にてとるべき値、即ちとなる。

従って、演算器（30）にて為されるR10-REFTの演算値
（Ｑ）を位相検出器（31）に入力して、第４図の関数式
に代入することにより、時点（t1）での位相比較の結果
が得られることになる。尚、第６図は上述の位相比較に
よる（Ｑ）の算出を説明する図であり、仮に時点（t1）
において、PGパルスとVsyncに理想的な位相関係が維持
されている場合には、CONST＝R10-R0であるため、Ｑ＝
０となる。第４図の関数式の代入の結果、位相エラーデ
ータ（DPH）がより大きい時には、保持データ（R10）がリファレンス
周期データ（REFT）に比べ過大であることになり、換言
するとPGパルスがVsyncに対して位相遅れを生じている
ことになる。そこでモータドライバー（５）ではこの位
相遅れを解消するべくシリンダモータ（１）の回転速度
を若干上昇させる。また、位相エラーデータ（DPH）がより小さい時には、保持データ（R10）が（REFT）に比
べ過小であり、PGパルスがVsyncに対して位相進みを生
じていることになる。そこでモータドライバー（５）で
はこのこの位相進みを解消するべくシリンダモータ
（１）の回転速度を若干降下させる。

以後、分周パルスの立下りエッジが生じる毎に、即ち、
時点（t2）→（t3）→（t4）→（t5）→（t6）と時間経
過がある毎に前述と同様の位相比較が為される。この時
のリファレンス周期データ（REFT）は前述の初期状態か
らリファレンス更新データ（REF）を順次加算した値と
なり、前述の具体例であれば時点（t2）でREFT＝9800、
（t3）でREFT＝10300、（t4）でREFT＝10800、（t5）で
REFT＝11300、（t6）＝REFT＝11800と更新される。

この様にVsync入力後に６回の位相比較が終了すると、
再びVsyncが生じることになり、この新しいVsync入力時
のラッチデータにて保持データ（R0）が更新され、保持
データ（R2）が更新前の保持データ（R0）にて更新され
て、以後の６回分の位相比較のためのリファレンス更新
データ（REF）がとして新たに算出され、以下このリファレンス更新デー
タ（REF）に基いて分周パルスの立下りエッジ毎に６回
の位相比較が実行される。位相サーボロック状態に達し
ない場合には、このVsyncが入力される毎にリファレン
ス更新データ（REF）を算出し直しての位相比較が為さ
れることになる。

次に前述の位相サーボの結果、位相エラーデータ（DP
H）が略一定値（例えば、を中心として±10％の範囲の値）を維持する状態が所定
期間（例えば1sec）に亘って継続すると位相サーボロッ
ク状態に達したと判断される。この位相サーボロック状
態では、位相サーボは微妙な制御段階に入っており、記
録しようとする映像信号のVsyncの周期に微妙な変動が
生じるとリファレンス側に大きな変動が生じることにな
る。即ち、上述の位相サーボ方法では、Vsyncの一周期
を６等分してリファレンス更新データ（REF）をディジ
タル的に設定しているので、Vsync周期は6gと6g−１
（g:整数）の２値に変動すると、REFもｇとｇ−１の２
値に変動することになるが、このREFの変動はVsync周期
が6g乃至6g−６の７値のいずれかに変動した場合と同等
の変動となり、不要な回転むらにつながる。

そこで、この位相サーボロック状態では、第１図のスイ
ッチ（25）は固定接点（25b）側に、またスイッチ（2
8）は開状態となり、リファレンスメモリ（26）に第６
レジスタ（27）の保持データ（R4）が供給され続ける。
即ち、位相サーボロック状態に入る直前のリファレンス
更新データ（REF）がロック状態中は保持されることに
なる。従って、Vsyncが入力されて、一旦リファレンス
周期データ（REFT）がREFT＝R0＋CONSTで初期設定が為
されると、以後の６回の位相比較に際してのリファレン
ス周期データ（REFT）は、この初期設定されたREFTに固
定のリファレンス更新データ（REF）を順次加算するこ
とにより設定され、次のVsyncの入力時に再びリファレ
ンス周期データ（REFT）を初期設定し直し、再び以後６
回の位相比較時と同じ値のREFを加算し続ける。例え
ば、第５図の例において、時点（t1）と（t2）の間で位
相サーボロック状態に達したとすると、時点（t2）乃至
（t6）において、（REFT）は前述の非ロック状態と同じ
変化を為し、次のVsyncの入力時のラッチデータが12060
で非ロック時のREFの算出方法を用いるととなるが、この値は採用されず時点（t7）以後のREFは
常に時点（t1）直前Vsync入力時に算出されたREF＝500
の値に固定されることになる。例えば、時点（t7）では
ラッチデータは12060＋CONST即ち12060＋300＝12360と
なり、時点（t8）では12360＋500＝12860となる。

尚、外乱等により再び位相非ロック状態になった場合に
は、次のVsyncの入力以降、前述の如くリファレンス更
新データ（REF）の演算が再開される。

次に第１図の回路ブロック図の処理を実際にマイコン
（４）を用いてソフトウェア的に処理する場合を、第７
図乃至第９図のフローチャートを用いて説明する。第７
図は分周パルスの立下りエッジが生じる毎に割り込み処
理されるシリンダサーボルーチンであり、第８図はPGパ
ルスに基づいてRFSWパルスが発せられる毎に割り込み処
理されるRFSW割り込みルーチン、第９図はVsyncが入力
される毎に割り込み処理されるVsync割り込みルーチン
である。

また、RFSW割り込みルーチンでは、RF-SWパルスの立上
りエッジが入力される毎にフラグ（PF）をセット状態と
する。

Vsync割り込みルーチンでは、Vsyncが入力される毎に、
フラグ（VF）をセット状態とし（ステップ（50））、IC
R（９）のラッチデータにて保持データ（R0）を更新し
（STEP（51））、位相ロック状態でなければ、STEP（5
2）にて前回のラッチデータである保持データ（R2）を
用いて新しいリファレンス更新データ（REF）を算出
し、同時にこの新しいデータ（REF）を保持データ（R
1）として保持しておく。また、位相ロック状態であれ
ば、保持データ（R1）をリファレンス更新データ（RE
F）として（STEP（53））、これによりロック状態に入
る直前のリファレンス更新データを固定の更新データと
することになる。尚、STEP（54）は保持データ（R2）を
保持データ（R0）にて更新している。

シリンダサーボルーチンでは、分周パルスの立下りエッ
ジ毎にICR（９）のラッチデータを保持データ（R10）と
し（STEP（60））、前回のラッチデータである保持デー
タ（R11）から演算値（Ｐ）を算出し（STEP（61））、
この演算値（Ｐ）を用いてSTEP（62）にて速度エラーデ
ータ（DSP）を算出する。またSTEP（63）（64）の条件
を共に満足する、即ち今回の分周パルスの立下りエッジ
がRFSWパルスのエッジ直後で、且つVsync入力直後の最
初のものであれば、リファレンス周期データ（REFT）を
初期状態とする（STEP（65））。

STEP（66）では演算値（Ｑ）を算出し、STEP（67）では
次の分周パルス入力時の演算値（Ｑ）の算出のためのリ
ファレンス周期データ（REFT）を準備するために、リフ
ァレンス更新データ（REF）を加算して更新している。S
TEP（68）では、演算値（Ｑ）に基いて位相エラーデー
タ（DPH）を算出し、この位相エラーデータ（DPH）と速
度エラーデータ（DSP）とを加算してモータ制御信号（M
C）とし（STEP（69））、最後にフラグ（VF）及び（P
F）をリセットしている（STEP（70））。

尚、STEP（63）（64）にて同時に両方の条件が満足され
ない時には、STEP（65）におけるリファレンス周期デー
タ（REF）の初期設定は為されない。またSTEP（63）（6
4）の条件が長時間（例えば2H以上）に亘って同時に満
足されない時には、シリンダモータ（１）の回転速度を
強制的に様々に変化させて連続する分周パルスの立下り
エッジ間にRFSWパルスとVsyncを存在せしめる状態を一
旦現出せしめた後に、前述のシリンダサーボルーチンを
実行することも可能である。

（ト）発明の効果上述の如く本発明によれば、サーボロック状態におい
て、Vsyncの微小な変動に追従して、このVsyncに基いて
形成される位相サーボのリファレンス周期が大きく変動
することを抑えつつ、マイクロコンピュータを用いてデ
ィジタル的な高精度位相サーボが可能となり、特にジッ
タを最小限に抑える必要があるハイバンド8mmVTRやＳ−
VHS VTR等のサーボ系に特に有効である。

【図面の簡単な説明】

図面は全て本発明の一実施例に係り、第１図及び第２図
は回路ブロック図、第３図は速度エラーデータの算出方
法を説明する図、第４図は位相エラーデータの算出方法
を説明する図、第５図及び第６図はタイミングチャー
ト、第７図、第８図及び第９図はフローチャートであ
る。（１）……シリンダモータ、（REF）……リファレンス
更新データ

Claims

【特許請求の範囲】

【請求項１】記録しようとするビデオ信号の垂直同期信
号をｎ（n:整数）分周して得られるリファレンス周期
と、シリンダモータの回転状態に応じて得られるFGパル
スを用いて前記シリンダモータの位相サーボを為すシリ
ンダ位相サーボ装置において、前記位相サーボのサーボロック中のリファレンス周期
を、前記サーボロック直前の値に固定することを特徴と
するシリンダ位相サーボ装置。