JPS63193361A - テ−プレコ−ダの基準信号作成回路 - Google Patents

テ−プレコ−ダの基準信号作成回路

Info

Publication number
JPS63193361A
JPS63193361A JP62025389A JP2538987A JPS63193361A JP S63193361 A JPS63193361 A JP S63193361A JP 62025389 A JP62025389 A JP 62025389A JP 2538987 A JP2538987 A JP 2538987A JP S63193361 A JPS63193361 A JP S63193361A
Authority
JP
Japan
Prior art keywords
pulse
signal
vertical synchronization
circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62025389A
Other languages
English (en)
Other versions
JPH0831227B2 (ja
Inventor
Akihiro Matsumoto
松本 朗弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62025389A priority Critical patent/JPH0831227B2/ja
Publication of JPS63193361A publication Critical patent/JPS63193361A/ja
Publication of JPH0831227B2 publication Critical patent/JPH0831227B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ビデオテープレコーダ、オーディオテープレ
コーダ等の信号記録装置に関し、特に位相制御系に対す
る基準信号を作成する回路に関するものである。
(従来の技術) 従来のビデオテープレコーダ(V T R,)には、V
TRシリンダー及びキャプスタンの位相制御系へ供給す
る基準信号を作成するために、第5図に示す回路が装備
されている(実開昭55−90057(G11B15/
46))。
該回路は、発振器(図示省略)から得られる色副搬送波
Fscを、分周用の強制トリガーカウンター(7)の入
力端へ供給して、垂直同期信号と同一の周波数に分周す
ると共に、複合映像信号Scを垂直同期信号分離回路(
1)へ接続して垂直同期信号a(第6図(a))を分離
し、該垂直同期信号aを、インバータ(8)を経て前記
カウンター(7)の外部リセット端子ヘリセットパルス
C(第6図(C))として接続する。尚、カウンター(
7)は、垂直同期信号の標準周期Tよりも僅かに長い周
期(T+β)にて強制的にリセットされると共に、外部
リセット端子へのリセットパルスによってもリセットさ
れるものである。カウンター(7)の出力信号とインバ
ータ(8)の出力信号は、ORゲート回路(5)を通し
て合成パルスf(第6図(f))を作成する。該合成パ
ルスはフリップフロップ回路く6)を経て分周し、例え
ば30Hzの基準信号g(第6図(g))に変換するの
である。
上記回路に於いては、カウンター(7)l\正常な垂直
同期信号が供給されているとき、カウンター(7)は、
強制リセットがかかる直前に、第6図(cl)に示す如
くリセットパルスCによって外部リセットされる。この
結果、ゲート回路(5)からは垂直同期信号に同期した
合成パルスfが得られる。又、何らかの原因で第6図(
a′〉に示す如く垂直同期信号に欠落が生じた場合は、
カウンター(7)は周期(T+β)番こて強制リセット
されるから、途切れることなく基準信号gが作成される
尚、カウンター(7)の強制リセット周期が垂直同期信
号の標準周期Tよりも長い周期(T+β)に設定されて
いたのは、垂直同期信号の周期に変動が生じ、所定の標
準周期よりも雉い周期にてカウンター(7)が強制リセ
ットされる場合に、垂直同期信号による外部リセットと
強制リセットとが連続してかかり、基準信号に乱れが生
じることを防止するためである。
(解決しようとする問題点) ところが従来の基準信号作成回路に於いては、垂直同期
信号に欠落が生じた場合、カウンター())のリセット
周期は、前述の如く垂直同期信号の標準周期Tよりも僅
かに長い周期(T+β)に設定されていなから、合成パ
ルスrには、第6図<f)に示す如く垂直同期信号の欠
落期間に亘り、正常な垂直同期信号aに対してβから5
βへ増加する位相遅れが生じる。又、基準信号gの周期
は2x(T÷β)となって、2βの誤差が生じる問題が
あった。然も、正常な垂直同期信号の供給が再開される
際、強制リセットR′と正常な垂直同期信号による外部
リセットR″とが雉い間隔(T−5β)で連続して起こ
り、第6図(g)に示す如く基準信号に乱れが生じる問
題があった。垂直同期信号の欠落期間中に、基準信号の
周期に誤差が生じる問題は、βを零に設゛定すれば解消
出来るが、この場合、前述の如く垂直同期信号の周期の
傷かな誤差に起因して、強制リセットから外部リセット
へ移行する際、基準信号に大きな乱れが生じることにな
る。
(問題点を解決する為の手段) 本発明の目的は、垂直同期信号に欠落が生じた場合、及
び垂直同期信号の周期に多少の誤差が発生した場合に於
いても、これらの異常による影響が抑制され、正確な基
準信号が得られる基準信号作成回路を提供することであ
る。
本発明に係る基準信号作成回路は、一定周波数の発振信
号を分周器(3)の入力端に接続して、垂直同期信号の
標準周期Tに一致するパルス信号を作成すると共に、複
合映像信号から垂直同期信号を分離する垂直同期信号分
離回路(1)の出力端に、垂直同期信号の発生と同期し
且つ垂直同期信号よりも大なるパルス幅の補正パルスb
を作成する補正パルス作成回路(2)を接続する。又、
前記分周器(3)に設けた外部リセット端子には、補正
パルス作成回路(2)の出力端を連繁する。
分周器(3)の出力信号及び補正パルス作成回路(2)
の出力信号は、百出力信号の論理和をとるゲ−ト回路(
5)を経て合成パルスfに変換し、該合成パルスrを分
周して基準信号gを作成するのである。
(作用) 垂直同期信号分離回路(1)から正常な周期の垂直同期
信号が欠落することなく得られている場合、補正パルス
bの周期は垂直同期信号の標準周期Tに一致し、該補正
パルスによって分周器(3)が周期Tで外部リセットさ
れ、この結果、分周器(3)は、補正パルスの発生時期
、例えば補正パルスの立下りに同期してパルスeを発生
する。従って、該パルスeと補正パルスbはゲート回路
(5)を経ることにより1つのパルスとなり、第2図(
f)に示す如く合成パルスfとして送出される。
第2図(a′)に示す如く、垂直同期信号に欠落が生じ
た場合、分周器(3)は、垂直同期信号の標準周期Tに
一致する周期にて強制リセットされる。
この結果、分周器(3)からは、垂直同期信号に欠落が
生じる前の状態と同様に、周期Tのパルスeが得られる
。従って、該パルスeが周期Tの合成パルスfとなって
送出される。尚、垂直同期信号の欠落期間の開始時期及
び終了時期には、合成パルスf従って基準信号gの周期
に誤差αが生じるが、該誤差は微少である。
垂直同期信号分離回路(1)から欠落のない垂直同期信
号が得られているが、第3図(a″)に示す如く垂直同
期信号の周期に誤差(dt、)が生じた場合、これに伴
って、分周器(3)のリセット時期が早まり、分周器(
3)から出力されるパルスeは、第3図(e)に示す如
く周期がdtlだけ変化するが、垂直同期信号の周期が
標準周期に戻ると、分周器(3)の出力パルスeの周期
は再び正常値Tとなる。
又、補正パルスbと分周器(3)の出力パルスeはゲー
ト回路(5)を通過して、第3図(f)に示す如く1つ
のパルスとなり、合成パルスfとして送出される。
又、垂直同期信号分離回路(1)から欠落のない垂直同
期信号が得られているが、第4図(a″)に示す如く垂
直同期信号の周期に誤差(+dtz)が生じた場合、分
周器(3)には強制リセットR′と外部リセットR″と
が連続して起こり、分周器(3)から出力されるパルス
eには、第4図(e)に示す如< dt2の間隔をおい
て2つのパルスe′及びe″が発生する。しかし、補正
パルス作成回路(2)から出力される補正パルスbを、
垂直同期信号よりも大なるパルス幅、望ましくは垂直同
期信号の周期の変動量の最大値を予め推定し該推定値よ
りも僅かに大なるパルス幅αに設定することにより、前
記第1のパルスe′の発生期間は補正パルスbの発生期
間内に重なり、第2のパルスe″の立上り時期は、補正
パルスbの立上り時期に一致する。従って、第4図(f
)に示す如く補正パルスbと分周器(3)の出力パルス
eはゲート回路(5)を通過して、第4図(f)に示す
如く1つのパルスとなり、合成パルスfとして送出され
る。
合成パルスfは例えばフリップフロ71回路(6)を経
て分周され、基準信号gに変換される。
(発明の効果) 本発明の基準信号作成回路に於いては、上記何れの異常
が発生した場合にも、正常な垂直同期信号に対する合成
パルスfの位相差が、従来の様に垂直同期信号の欠落期
間に亘って増加することはなく、該欠落期間の開始時期
及び終了時期に、或は垂直同期信号の周期に誤差が生じ
た際に、合成パルスに偏かな位相誤差が生じるに過ぎな
い、従って、基準信号の周期及び位相に大きな乱れが生
じることはない。
(実施例) 第1図は本発明の基準信号作成回路をVTRに実施した
一例を示し、第2図は第1図に示す各信号の変化とタイ
ミングを示している。
略4.43MHzの周波数を有する色副搬送波Fseを
計数回路からなる分周器(3)の入力端に接続する。又
、複合映像信号Scを垂直同期信号分離回路(1)の入
力端に接続し、該回路(1)から得られる垂直同期信号
a(第2図(a))は、補正パルス作成回路(2)及び
インバータ(4)を経て、分周器(3)の外部リセット
端子へ接続する。
分周器(3)は、第2図(d)に示す如く、通常はリセ
ットパルスCによって周期Tにて外部リセットされるが
、垂直同期信号が欠落した場合は周期Tにて強制リセッ
トされ、色副搬送波Fscを垂直同期信号と同一の周波
数に分周するものである。
尚、第2図(d)は、カウント値の変化を連続的な信号
として表したものである。
分周器(3)から出力されるパルスe(第2図(C))
及び補正パルス作成回路(2)から得られる補正パルス
b(第2図(b))は、ORゲート回路(5)の両入力
端に接続し、該ゲート回路(5)から出力される合成パ
ルスf(第2図(f))は、フリップフロップ回路(6
)を経て172分周し、基準信号g(第2図(g))に
変換するのである。
補正パルス作成回路(2)は、垂直同期信号がトリガパ
ルスとして入力された単安定マルチバイブレーク等から
構成され、単安定マルチバイブレータの時定数を調節す
ることにより、補正パルスbのパルスαは垂直同期信号
のパルス幅よりも大なる値に設定することが可能である
。ここでは、後述の如く最も安定した基準信号を作成す
るべく、予め垂直同期信号の周期の変動量の最大値を推
定し該推定値よりも僅かに大きなパルス幅に設定されて
いる。
垂直同期信号分離回路(1)から正常な周期の垂直同期
信号が欠落することなく得られている場合、補正パルス
bの周期は垂直同期信号の標準周期Tに一致し、該補正
パルスの反転パルスCによって分周器(3)が外部リセ
ットされるから、分周器(3)の出力パルスeは、前記
反転パルスCの立上り時期に一致して立上がる。従って
、ゲート回路(5)は、第2図(f)に示す如く補正パ
ルスbの立上りに同期して立上がり、且つ分周器出力パ
ルスeが立下りに同期して立下がる合成パルスfを作成
し、フリ・yプフロップ回路(6)へ送出する。
第2図(a′)に示す如く、垂直同期信号に欠落が生じ
た場合は、分周器(3)は、垂直同期信号の標準周期T
に一致する周期で強制リセットされ、第2図(e)に示
す周期Tのパルスeを発生する。従って、合成パルスf
は、第2図(f)に示す如く分周器出力パルスeの立上
り時期に一致して立ち上がる周期Tのパルス信号となる
この結果、フリップフロップ回路(6)から得られる基
準信号gは、第2図(g)に示す如く垂直同期信号が欠
落し始めた時と垂直同期信号の再供給時に、周期がαだ
け変化するに過ぎず、垂直同期信号の欠落期間の略全域
に亘り、正確な周期(2T)の基準信号gが得られる。
垂直同期信号分離回路から欠落のない垂直同期信号が得
られているが、第3図(a″)に示す如く垂直同期信号
の周期に誤差(−dt + )が生じた場合、分周器(
3)から出力されるパルスeは、第3図(e)に示す如
く該誤差に基づいて周期がdt、だけ減少する0分周器
(3)は第3図(d)に示す如く反転パルスCの立上り
に同期して外部リセットされ、以後、周期Tにて外部リ
セットが繰り返される。この結果、分周器(3)の出力
パルスeは、第3図(e)に示す如く、周期に誤差のあ
る垂直同期信号が入力された際に、周期に(−dt+)
の誤差を生じることとなるが、垂直同期信号の周期が標
準周期Tに戻ると、再び周期Tの合成パルスfが作成さ
れ、フリップフロップ回路(6)からは正常な基準信号
gが得られる。
垂直同期信号分離回路(1)から欠落のない垂直同期信
号が得られているが、第4図(a″)に示す如く垂直同
期信号の周期に誤差(+dt2)が生じた場合、分周器
(3)は、第4図(d)に示す如く強制リセットR′と
外部リセットR″により、僅かな期間dt2をおいて連
続的にリセットされ、分周器(3)から出力されるパル
スeには、第4図(e)に示す如く2つのパルスe′及
びe″が発生する。しかし、補正パルス作成回路(2)
から出力される補正パルスbは、垂直同期信号の周期の
変動量に応じた一定のパルス幅αを有しているから、前
記第1のパルスe′の発生期間は補正パルスbの発生期
間内に重なり、前記第2のパルスe″の立上り時期は、
補正パルスbの立上り時期に一致することになる。従っ
て、ゲート回路(5)の出力信号(合成パルス)は、第
4図(f)に示す如く垂直同期信号の立上りに同期して
立上がり、且つ前記第2のパルスe″の立下りに同期し
て立下がるパルス信号となる。この結果、第3図(f)
に示す如く合成バルスfには、周期に誤差のある垂直同
期信号が入力された際に、周期に(+dt2)の誤差を
生じることとなるが、垂直同期信号の周期が標準周期T
に戻ると、再び周期Tの合成パルスfが作成され、フリ
ップフロップ回路(6)からは正常な基準信号gが得ら
れる。尚、第5図に示す従来回路に於いては、連続的な
リセットR′、R″を防止するべく、強制リセットの周
期を垂直同期信号の標準周期Tよりも長く設定していた
のである。
従って、上記基準信号作成回路によれば、垂直同期信号
に異常があった場合に於いても、基準信号には、異常の
発生時期に偏かな周期誤差が生じるに過ぎないから、位
相系の制御は従来よりも正確に行なわれる。
尚、本発明の各部構成は上記実施例に限らず、特許請求
の範囲に記載の技術的範囲内で種々の変形が可能である
ことは勿論である。
例えば補正パルスのパルス幅は、実験的にその値を種々
に変化させ、基準信号の乱れが最も少なくなる値を選定
することにより、最適化することも可能である。
【図面の簡単な説明】
第1図は本発明に係る基準信号作成回路のブロック図、
第2図乃至第4図は夫々第1図の回路動作を示すタイミ
ングチャート、第5図は従来回路のブロック図、第6図
は第5図の回路動作を示すタイミングチャートである。 (1)・・・垂直同期信号分゛離回路  (2)・・・
補正パルス作成回路  (3)・・・分周器  (5〉
・・・ゲート回路  (6)・・・フリップフロップ回
路比 願人 三洋電機株式会社

Claims (4)

    【特許請求の範囲】
  1. (1)磁気テープに記録すべき複合映像信号中の垂直同
    期信号と略同一周期を有するパルス信号を作成し、該パ
    ルス信号に基づいてテープレコーダの位相制御系に対す
    る基準信号を発生する回路に於いて、一定周波数の発振
    信号を分周器(3)の入力端に接続して、垂直同期信号
    の標準周期に一致するパルス信号を作成する共に、前記
    複合映像信号が入力された垂直同期信号分離回路(1)
    の出力端に、垂直同期信号の発生と同期し且つ垂直同期
    信号よりも大なるパルス幅の補正パルスを作成する補正
    パルス作成回路(2)を接続し、前記分周器(3)に設
    けた外部リセット端子には、補正パルス作成回路(2)
    の出力端を連繁し、分周器(3)及び補正パルス作成回
    路(2)の出力信号は、両出力信号の論理和をとるゲー
    ト回路(5)を経て合成パルスに変換し、該合成パルス
    に基づいて前記基準信号が作成されることを特徴とする
    テープレコーダの基準信号作成回路。
  2. (2)分周器(3)の外部リセット端子へ供給されるリ
    セットパルスは、補正パルス作成回路(2)の出力信号
    を反転したパルス信号である特許請求の範囲第1項に記
    載の基準信号作成回路。
  3. (3)ゲート回路(5)はORゲートから構成されてい
    る特許請求の範囲第1項又は第2項に記載の基準信号作
    成回路。
  4. (4)補正パルスのパルス幅は、予め垂直同期信号の周
    期変動量の最大値を推定し該推定値よりも僅かに大なる
    値に設定されている特許請求の範囲第1項乃至第3項の
    何れかに記載の基準信号作成回路。
JP62025389A 1987-02-05 1987-02-05 テ−プレコ−ダの基準信号作成回路 Expired - Lifetime JPH0831227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62025389A JPH0831227B2 (ja) 1987-02-05 1987-02-05 テ−プレコ−ダの基準信号作成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62025389A JPH0831227B2 (ja) 1987-02-05 1987-02-05 テ−プレコ−ダの基準信号作成回路

Publications (2)

Publication Number Publication Date
JPS63193361A true JPS63193361A (ja) 1988-08-10
JPH0831227B2 JPH0831227B2 (ja) 1996-03-27

Family

ID=12164522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62025389A Expired - Lifetime JPH0831227B2 (ja) 1987-02-05 1987-02-05 テ−プレコ−ダの基準信号作成回路

Country Status (1)

Country Link
JP (1) JPH0831227B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053046A (en) * 1995-02-09 2000-04-25 Denso Corporation Rotational speed detector for vehicle wheel with sensor device and integrally formed axle cover

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053046A (en) * 1995-02-09 2000-04-25 Denso Corporation Rotational speed detector for vehicle wheel with sensor device and integrally formed axle cover

Also Published As

Publication number Publication date
JPH0831227B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US4613827A (en) Write clock pulse generator used for a time base corrector
US4520394A (en) Horizontal scanning frequency multiplying circuit
US3887941A (en) Synchronizing pulse processor for a video tape recorder
US4127866A (en) Reference signal generator
EP0116926B1 (en) Magnetic recording and reproducing apparatus
JPS63193361A (ja) テ−プレコ−ダの基準信号作成回路
KR900002236B1 (ko) 자기기록 재생장치의 모터 서보회로
JPS6161308B2 (ja)
US4220968A (en) Circuit for generating a constant reference oscillation from a video signal affected by a time error
CA1174329A (en) Synchronizing signal detecting circuit
JPS6245336Y2 (ja)
JPH045105Y2 (ja)
JPS5855718B2 (ja) 時間軸補正装置
JP2663696B2 (ja) 自動周波数制御方式
JPH02295294A (ja) バーストゲートパルス発生装置
JPH026705Y2 (ja)
JPH0576833B2 (ja)
JPH0514344Y2 (ja)
JPH0722418B2 (ja) ヘテロダイン・カラー信号認識回路
JPS61267459A (ja) 水平同期信号再生回路
JPH0315856B2 (ja)
JPS6090481A (ja) マスタ−クロツク発生装置
JPH06253321A (ja) カラーフレーム同期結合方式
JPH0628462B2 (ja) 同期信号発生器
JPS6376680A (ja) 同期信号欠落補償装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term