JPH0831227B2 - テ−プレコ−ダの基準信号作成回路 - Google Patents
テ−プレコ−ダの基準信号作成回路Info
- Publication number
- JPH0831227B2 JPH0831227B2 JP62025389A JP2538987A JPH0831227B2 JP H0831227 B2 JPH0831227 B2 JP H0831227B2 JP 62025389 A JP62025389 A JP 62025389A JP 2538987 A JP2538987 A JP 2538987A JP H0831227 B2 JPH0831227 B2 JP H0831227B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- reference signal
- vertical synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ビデオテープレコーダ、オーディオテープ
レコーダ等の信号記録装置に関し、特に位相制御系に対
する基準信号を作成する回路に関するものである。
レコーダ等の信号記録装置に関し、特に位相制御系に対
する基準信号を作成する回路に関するものである。
（従来の技術） 従来のビデオテープレコーダ（VTR）には、VTRシリン
ダー及びキャプスタンの位相制御系へ供給する基準信号
を作成するために、第５図に示す回路が装備されている
（実開昭55-90057（G11B15/46））。
ダー及びキャプスタンの位相制御系へ供給する基準信号
を作成するために、第５図に示す回路が装備されている
（実開昭55-90057（G11B15/46））。
該回路は、発振器（図示省略）から得られる色副搬送
波Fscを、分周用の強制トリガーカウンター（７）の入
力端へ供給して、垂直同期信号と同一の周波数に分周す
ると共に、複合映像信号Scを垂直同期信号分離回路
（１）へ接続して垂直同期信号ａ（第６図（ａ））を分
離し、該垂直同期信号ａを、インバータ（８）を経て前
記カウンター（７）の外部リセット端子へリセットパル
スｃ（第６図（ｃ））として接続する。尚、カウンター
（７）は、垂直同期信号の標準周期Ｔよりも僅かに長い
周期（Ｔ＋β）にて強制的にリセットされると共に、外
部リセット端子へのリセットパルスによってもリセット
されるものである。カウンター（７）の出力信号とイン
バータ（８）の出力信号は、ORゲート回路（５）を通し
て合成パルスｆ（第６図（ｆ））を作成する。該合成パ
ルスはフリップフロップ回路（６）を経て分周し、例え
ば30Hzの基準信号ｇ（第６図（ｇ））に変換するのであ
る。
波Fscを、分周用の強制トリガーカウンター（７）の入
力端へ供給して、垂直同期信号と同一の周波数に分周す
ると共に、複合映像信号Scを垂直同期信号分離回路
（１）へ接続して垂直同期信号ａ（第６図（ａ））を分
離し、該垂直同期信号ａを、インバータ（８）を経て前
記カウンター（７）の外部リセット端子へリセットパル
スｃ（第６図（ｃ））として接続する。尚、カウンター
（７）は、垂直同期信号の標準周期Ｔよりも僅かに長い
周期（Ｔ＋β）にて強制的にリセットされると共に、外
部リセット端子へのリセットパルスによってもリセット
されるものである。カウンター（７）の出力信号とイン
バータ（８）の出力信号は、ORゲート回路（５）を通し
て合成パルスｆ（第６図（ｆ））を作成する。該合成パ
ルスはフリップフロップ回路（６）を経て分周し、例え
ば30Hzの基準信号ｇ（第６図（ｇ））に変換するのであ
る。
上記回路に於いては、カウンター（７）へ正常な垂直
同期信号が供給されているとき、カウンター（７）は、
強制リセットがかかる直前に、第６図（ｄ）に示す如く
リセットパルスｃによって外部リセットされる。この結
果、ゲート回路（５）からは垂直同期信号に同期した合
成パルスｆが得られる。又、何らかの原因で第６図
（ａ′）に示す如く垂直同期信号に欠落が生じた場合
は、カウンター（７）は周期（Ｔ＋β）にて強制リセッ
トされるから、途切れることなく基準信号ｇが作成され
る。
同期信号が供給されているとき、カウンター（７）は、
強制リセットがかかる直前に、第６図（ｄ）に示す如く
リセットパルスｃによって外部リセットされる。この結
果、ゲート回路（５）からは垂直同期信号に同期した合
成パルスｆが得られる。又、何らかの原因で第６図
（ａ′）に示す如く垂直同期信号に欠落が生じた場合
は、カウンター（７）は周期（Ｔ＋β）にて強制リセッ
トされるから、途切れることなく基準信号ｇが作成され
る。
尚、カウンター（７）の強制リセット周期が垂直同期
信号の標準周期Ｔよりも長い周期（Ｔ＋β）に設定され
ていたのは、垂直同期信号の周期に変動が生じ、所定の
標準周期よりも短い周期にてカウンター（７）が強制リ
セットされる場合に、垂直同期信号による外部リセット
と強制リセットとが連続してかかり、基準信号に乱れが
生じることを防止するためである。
信号の標準周期Ｔよりも長い周期（Ｔ＋β）に設定され
ていたのは、垂直同期信号の周期に変動が生じ、所定の
標準周期よりも短い周期にてカウンター（７）が強制リ
セットされる場合に、垂直同期信号による外部リセット
と強制リセットとが連続してかかり、基準信号に乱れが
生じることを防止するためである。
（解決しようとする問題点） ところが従来の基準信号作成回路に於いては、垂直同
期信号に欠落が生じた場合、カウンター（７）のリセッ
ト周期は、前述の如く垂直同期信号の標準周期Ｔよりも
僅かに長い周期（Ｔ＋β）に設定されていたから、合成
パルスｆには、第６図（ｆ）に示す如く垂直同期信号の
欠落期間に亘り、正常な垂直同期信号ａに対してβから
５βへ増加する位相遅れが生じる。又、基準信号ｇの周
期は２×（Ｔ＋β）となって、２βの誤差が生じる問題
があった。然も、正常な垂直同期信号の供給が再開され
る際、強制リセットＲ′と正常な垂直同期信号による外
部リセットＲ″とが短い間隔（Ｔ−５β）で連続して起
こり、第６図（ｇ）に示す如く基準信号に乱れが生じる
問題があった。垂直同期信号の欠落期間中に、基準信号
の周期に誤差が生じる問題は、βを零に設定すれば解消
出来るが、この場合、前述の如く垂直同期信号の周期の
僅かな誤差に起因して、強制リセットから外部リセット
へ移行する際、基準信号に大きな乱れが生じることにな
る。
期信号に欠落が生じた場合、カウンター（７）のリセッ
ト周期は、前述の如く垂直同期信号の標準周期Ｔよりも
僅かに長い周期（Ｔ＋β）に設定されていたから、合成
パルスｆには、第６図（ｆ）に示す如く垂直同期信号の
欠落期間に亘り、正常な垂直同期信号ａに対してβから
５βへ増加する位相遅れが生じる。又、基準信号ｇの周
期は２×（Ｔ＋β）となって、２βの誤差が生じる問題
があった。然も、正常な垂直同期信号の供給が再開され
る際、強制リセットＲ′と正常な垂直同期信号による外
部リセットＲ″とが短い間隔（Ｔ−５β）で連続して起
こり、第６図（ｇ）に示す如く基準信号に乱れが生じる
問題があった。垂直同期信号の欠落期間中に、基準信号
の周期に誤差が生じる問題は、βを零に設定すれば解消
出来るが、この場合、前述の如く垂直同期信号の周期の
僅かな誤差に起因して、強制リセットから外部リセット
へ移行する際、基準信号に大きな乱れが生じることにな
る。
（問題点を解決する為の手段） 本発明の目的は、垂直同期信号に欠落が生じた場合、
及び垂直同期信号の周期に多少の誤差が発生した場合に
於いても、これらの異常による影響が抑制され、正確な
基準信号が得られる基準信号作成回路を提供することで
ある。
及び垂直同期信号の周期に多少の誤差が発生した場合に
於いても、これらの異常による影響が抑制され、正確な
基準信号が得られる基準信号作成回路を提供することで
ある。
本発明に係る基準信号作成回路は、一定周波数の発振
信号を分周器（３）の入力端に接続して、垂直同期信号
の標準周期Ｔに一致するパルス信号を作成すると共に、
複合映像信号から垂直同期信号を分離する垂直同期信号
分離回路（１）の出力端に、垂直同期信号の発生と同期
し且つ垂直同期信号よりも大なるパルス幅の補正パルス
ｂを作成する補正パルス作成回路（２）を接続する。
又、前記分周器（３）に設けた外部リセット端子には、
補正パルス作成回路（２）の出力端を連繋する。
信号を分周器（３）の入力端に接続して、垂直同期信号
の標準周期Ｔに一致するパルス信号を作成すると共に、
複合映像信号から垂直同期信号を分離する垂直同期信号
分離回路（１）の出力端に、垂直同期信号の発生と同期
し且つ垂直同期信号よりも大なるパルス幅の補正パルス
ｂを作成する補正パルス作成回路（２）を接続する。
又、前記分周器（３）に設けた外部リセット端子には、
補正パルス作成回路（２）の出力端を連繋する。
分周器（３）の出力信号及び補正パルス作成回路
（２）の出力信号は、両出力信号の論理和をとるゲート
回路（５）を経て合成パルスｆに変換し、該合成パルス
ｆを分周して基準信号ｇを作成するのである。
（２）の出力信号は、両出力信号の論理和をとるゲート
回路（５）を経て合成パルスｆに変換し、該合成パルス
ｆを分周して基準信号ｇを作成するのである。
（作用） 垂直同期信号分離回路（１）から正常な周期の垂直同
期信号が欠落することなく得られている場合、補正パル
スｂの周期は垂直同期信号の標準周期Ｔに一致し、該補
正パルスによって分周器（３）が周期Ｔで外部リセット
され、この結果、分周器（３）は、補正パルスの発生時
期、例えば補正パルスの立下りに同期してパルスｅを発
生する。従って、該パルスｅと補正パルスｂはゲート回
路（５）を経ることにより１つのパルスとなり、第２図
（ｆ）に示す如く合成パルスｆとして送出される。
期信号が欠落することなく得られている場合、補正パル
スｂの周期は垂直同期信号の標準周期Ｔに一致し、該補
正パルスによって分周器（３）が周期Ｔで外部リセット
され、この結果、分周器（３）は、補正パルスの発生時
期、例えば補正パルスの立下りに同期してパルスｅを発
生する。従って、該パルスｅと補正パルスｂはゲート回
路（５）を経ることにより１つのパルスとなり、第２図
（ｆ）に示す如く合成パルスｆとして送出される。
第２図（ａ′）に示す如く、垂直同期信号に欠落が生
じた場合、分周器（３）は、垂直同期信号の標準周期Ｔ
に一致する周期にて強制リセットされる。この結果、分
周器（３）からは、垂直同期信号に欠落が生じる前の状
態と同様に、周期Ｔのパルスｅが得られる。従って、該
パルスｅが周期Ｔの合成パルスｆとなって送出される。
尚、垂直同期信号の欠落期間の開始時期及び終了時期に
は、合成パルスｆ従って基準信号ｇの周期に誤差αが生
じるが、該誤差は微少である。
じた場合、分周器（３）は、垂直同期信号の標準周期Ｔ
に一致する周期にて強制リセットされる。この結果、分
周器（３）からは、垂直同期信号に欠落が生じる前の状
態と同様に、周期Ｔのパルスｅが得られる。従って、該
パルスｅが周期Ｔの合成パルスｆとなって送出される。
尚、垂直同期信号の欠落期間の開始時期及び終了時期に
は、合成パルスｆ従って基準信号ｇの周期に誤差αが生
じるが、該誤差は微少である。
垂直同期信号分離回路（１）から欠落のない垂直同期
信号が得られているが、第３図（ａ″）に示す如く垂直
同期信号の周期に誤差（−dt1）が生じた場合、これに
伴って、分周器（３）のリセット時期が早まり、分周器
（３）から出力されるパルスｅは、第３図（ｅ）に示す
如く周期がdt1だけ変化するが、垂直同期信号の周期が
標準周期に戻ると、分周器（３）の出力パルスｅの周期
は再び正常値Ｔとなる。又、補正パルスｂと分周器
（３）の出力パルスｅはゲート回路（５）を通過して、
第３図（ｆ）に示す如く１つのパルスとなり、合成パル
スｆとして送出される。
信号が得られているが、第３図（ａ″）に示す如く垂直
同期信号の周期に誤差（−dt1）が生じた場合、これに
伴って、分周器（３）のリセット時期が早まり、分周器
（３）から出力されるパルスｅは、第３図（ｅ）に示す
如く周期がdt1だけ変化するが、垂直同期信号の周期が
標準周期に戻ると、分周器（３）の出力パルスｅの周期
は再び正常値Ｔとなる。又、補正パルスｂと分周器
（３）の出力パルスｅはゲート回路（５）を通過して、
第３図（ｆ）に示す如く１つのパルスとなり、合成パル
スｆとして送出される。
又、垂直同期信号分離回路（１）から欠落のない垂直
同期信号が得られているが、第４図（ａ″）に示す如く
垂直同期信号の周期に誤差（＋dt2）が生じた場合、分
周器（３）には強制リセットＲ′と外部リセットＲ″と
が連続して起こり、分周器（３）から出力されるパルス
ｅには、第４図（ｅ）に示す如くdt2の間隔をおいて２
つのパルスｅ′及びｅ″が発生する。しかし、補正パル
ス作成回路（２）から出力される補正パルスｂを、垂直
同期信号よりも大なるパルス幅、望ましくは垂直同期信
号の周期の変動量の最大値を予め推定し該推定値よりも
僅かに大なるパルス幅αに設定することにより、前記第
１のパルスｅ′の発生期間は補正パルスｂの発生期間内
に重なり、第２のパルスｅ″の立上り時期は、補正パル
スｂの立上り時期に一致する。従って、第４図（ｆ）に
示す如く補正パルスｂと分周器（３）の出力パルスｅは
ゲート回路（５）を通過して、第４図（ｆ）に示す如く
１つのパルスとなり、合成パルスｆとして送出される。
同期信号が得られているが、第４図（ａ″）に示す如く
垂直同期信号の周期に誤差（＋dt2）が生じた場合、分
周器（３）には強制リセットＲ′と外部リセットＲ″と
が連続して起こり、分周器（３）から出力されるパルス
ｅには、第４図（ｅ）に示す如くdt2の間隔をおいて２
つのパルスｅ′及びｅ″が発生する。しかし、補正パル
ス作成回路（２）から出力される補正パルスｂを、垂直
同期信号よりも大なるパルス幅、望ましくは垂直同期信
号の周期の変動量の最大値を予め推定し該推定値よりも
僅かに大なるパルス幅αに設定することにより、前記第
１のパルスｅ′の発生期間は補正パルスｂの発生期間内
に重なり、第２のパルスｅ″の立上り時期は、補正パル
スｂの立上り時期に一致する。従って、第４図（ｆ）に
示す如く補正パルスｂと分周器（３）の出力パルスｅは
ゲート回路（５）を通過して、第４図（ｆ）に示す如く
１つのパルスとなり、合成パルスｆとして送出される。
合成パルスｆは例えばフリップフロップ回路（６）を
経て分周され、基準信号ｇに変換される。
経て分周され、基準信号ｇに変換される。
（発明の効果） 本発明の基準信号作成回路に於いては、上記何れの異
常が発生した場合にも、正常な垂直同期信号に対する合
成パルスｆの位相差が、従来の様に垂直同期信号の欠落
期間に亘って増加することはなく、該欠落期間の開始時
期及び終了時期に、或は垂直同期信号の周期に誤差が生
じた際に、合成パルスに僅かな位相誤差が生じるに過ぎ
ない。従って、基準信号の周期及び位相に大きな乱れが
生じることはない。
常が発生した場合にも、正常な垂直同期信号に対する合
成パルスｆの位相差が、従来の様に垂直同期信号の欠落
期間に亘って増加することはなく、該欠落期間の開始時
期及び終了時期に、或は垂直同期信号の周期に誤差が生
じた際に、合成パルスに僅かな位相誤差が生じるに過ぎ
ない。従って、基準信号の周期及び位相に大きな乱れが
生じることはない。
（実施例） 第１図は本発明の基準信号作成回路をVTRに実施した
一例を示し、第２図は第１図に示す各信号の変化とタイ
ミングを示している。
一例を示し、第２図は第１図に示す各信号の変化とタイ
ミングを示している。
略4.43MHzの周波数を有する色副搬送波Fscを計数回路
からなる分周器（３）の入力端に接続する。又、複合映
像信号Scを垂直同期信号分離回路（１）の入力端に接続
し、該回路（１）から得られる垂直同期信号ａ（第２図
（ａ））は、補正パルス作成回路（２）及びインバータ
（４）を経て、分周器（３）の外部リセット端子へ接続
する。
からなる分周器（３）の入力端に接続する。又、複合映
像信号Scを垂直同期信号分離回路（１）の入力端に接続
し、該回路（１）から得られる垂直同期信号ａ（第２図
（ａ））は、補正パルス作成回路（２）及びインバータ
（４）を経て、分周器（３）の外部リセット端子へ接続
する。
分周器（３）は、第２図（ｄ）に示す如く、通常はリ
セットパルスｃによって周期Ｔにて外部リセットされる
が、垂直同期信号が欠落した場合は周期Ｔにて強制リセ
ットされ、色副搬送波Fscを垂直同期信号と同一の周波
数に分周するものである。尚、第２図（ｄ）は、カウン
ト値の変化を連続的な信号として表したものである。
セットパルスｃによって周期Ｔにて外部リセットされる
が、垂直同期信号が欠落した場合は周期Ｔにて強制リセ
ットされ、色副搬送波Fscを垂直同期信号と同一の周波
数に分周するものである。尚、第２図（ｄ）は、カウン
ト値の変化を連続的な信号として表したものである。
分周器（３）から出力されるパルスｅ（第２図
（ｅ））及び補正パルス作成回路（２）から得られる補
正パルスｂ（第２図（ｂ））は、ORゲート回路（５）の
両入力端に接続し、該ゲート回路（５）から出力される
合成パルスｆ（第２図（ｆ））は、フリップフロップ回
路（６）を経て1/2分周し、基準信号ｇ（第２図
（ｇ））に変換するのである。
（ｅ））及び補正パルス作成回路（２）から得られる補
正パルスｂ（第２図（ｂ））は、ORゲート回路（５）の
両入力端に接続し、該ゲート回路（５）から出力される
合成パルスｆ（第２図（ｆ））は、フリップフロップ回
路（６）を経て1/2分周し、基準信号ｇ（第２図
（ｇ））に変換するのである。
補正パルス作成回路（２）は、垂直同期信号がトリガ
パルスとして入力された単安定マルチバイブレータ等か
ら構成され、単安定マルチバイブレータの時定数を調節
することにより、補正パルスｂのパルスαは垂直同期信
号のパルス幅よりも大なる値に設定することが可能であ
る。ここでは、後述の如く最も安定した基準信号を作成
するべく、予め垂直同期信号の周期の変動量の最大値を
推定し該推定値よりも僅かに大きなパルス幅に設定され
ている。
パルスとして入力された単安定マルチバイブレータ等か
ら構成され、単安定マルチバイブレータの時定数を調節
することにより、補正パルスｂのパルスαは垂直同期信
号のパルス幅よりも大なる値に設定することが可能であ
る。ここでは、後述の如く最も安定した基準信号を作成
するべく、予め垂直同期信号の周期の変動量の最大値を
推定し該推定値よりも僅かに大きなパルス幅に設定され
ている。
垂直同期信号分離回路（１）から正常な周期の垂直同
期信号が欠落することなく得られている場合、補正パル
スｂの周期は垂直同期信号の標準周期Ｔに一致し、該補
正パルスの反転パルスｃによって分周器（３）が外部リ
セットされるから、分周器（３）の出力パルスｅは、前
記反転パルスｃの立上り時期に一致して立上がる。従っ
て、ゲート回路（５）は、第２図（ｆ）に示す如く補正
パルスｂの立上りに同期して立上がり、且つ分周器出力
パルスｅが立下りに同期して立下がる合成パルスｆを作
成し、フリップフロップ回路（６）へ送出する。
期信号が欠落することなく得られている場合、補正パル
スｂの周期は垂直同期信号の標準周期Ｔに一致し、該補
正パルスの反転パルスｃによって分周器（３）が外部リ
セットされるから、分周器（３）の出力パルスｅは、前
記反転パルスｃの立上り時期に一致して立上がる。従っ
て、ゲート回路（５）は、第２図（ｆ）に示す如く補正
パルスｂの立上りに同期して立上がり、且つ分周器出力
パルスｅが立下りに同期して立下がる合成パルスｆを作
成し、フリップフロップ回路（６）へ送出する。
第２図（ａ′）に示す如く、垂直同期信号に欠落が生
じた場合は、分周器（３）は、垂直同期信号の標準周期
Ｔに一致する周期で強制リセットされ、第２図（ｅ）に
示す周期Ｔのパルスｅを発生する。従って、合成パルス
ｆは、第２図（ｆ）に示す如く分周器出力パルスｅの立
上り時期に一致して立ち上がる周期Ｔのパルス信号とな
る。
じた場合は、分周器（３）は、垂直同期信号の標準周期
Ｔに一致する周期で強制リセットされ、第２図（ｅ）に
示す周期Ｔのパルスｅを発生する。従って、合成パルス
ｆは、第２図（ｆ）に示す如く分周器出力パルスｅの立
上り時期に一致して立ち上がる周期Ｔのパルス信号とな
る。
この結果、フリップフロップ回路（６）から得られる
基準信号ｇは、第２図（ｇ）に示す如く垂直同期信号が
欠落し始めた時と垂直同期信号の再供給時に、周期がα
だけ変化するに過ぎず、垂直同期信号の欠落期間の略全
域に亘り、正確な周期（2T）の基準信号ｇが得られる。
基準信号ｇは、第２図（ｇ）に示す如く垂直同期信号が
欠落し始めた時と垂直同期信号の再供給時に、周期がα
だけ変化するに過ぎず、垂直同期信号の欠落期間の略全
域に亘り、正確な周期（2T）の基準信号ｇが得られる。
垂直同期信号分離回路から欠落のない垂直同期信号が
得られているが、第３図（ａ″）に示す如く垂直同期信
号の周期に誤差（−dt1）が生じた場合、分周器（３）
から出力されるパルスｅは、第３図（ｅ）に示す如く該
誤差に基づいて周期がdt1だけ減少する。分周器（３）
は第３図（ｄ）に示す如く反転パルスｃの立上りに同期
して外部リセットされ、以後、周期Ｔにて外部リセット
が繰り返される。この結果、分周器（３）の出力パルス
ｅは、第３図（ｅ）に示す如く、周期に誤差のある垂直
同期信号が入力された際に、周期に（−dt1）の誤差を
生じることとなるが、垂直同期信号の周期が標準周期Ｔ
に戻ると、再び周期Ｔの合成パルスｆが作成され、フリ
ップフロップ回路（６）からは正常な基準信号ｇが得ら
れる。
得られているが、第３図（ａ″）に示す如く垂直同期信
号の周期に誤差（−dt1）が生じた場合、分周器（３）
から出力されるパルスｅは、第３図（ｅ）に示す如く該
誤差に基づいて周期がdt1だけ減少する。分周器（３）
は第３図（ｄ）に示す如く反転パルスｃの立上りに同期
して外部リセットされ、以後、周期Ｔにて外部リセット
が繰り返される。この結果、分周器（３）の出力パルス
ｅは、第３図（ｅ）に示す如く、周期に誤差のある垂直
同期信号が入力された際に、周期に（−dt1）の誤差を
生じることとなるが、垂直同期信号の周期が標準周期Ｔ
に戻ると、再び周期Ｔの合成パルスｆが作成され、フリ
ップフロップ回路（６）からは正常な基準信号ｇが得ら
れる。
垂直同期信号分離回路（１）から欠落のない垂直同期
信号が得られているが、第４図（ａ″）に示す如く垂直
同期信号の周期に誤差（＋dt2）が生じた場合、分周器
（３）は、第４図（ｄ）に示す如く強制リセットＲ′と
外部リセットＲ″により、僅かな期間dt2をおいて連続
的にリセットされ、分周器（３）から出力されるパルス
ｅには、第４図（ｅ）に示す如く２つのパルスｅ′及び
ｅ″が発生する。しかし、補正パルス作成回路（２）か
ら出力される補正パルスｂは、垂直同期信号の周期の変
動量に応じた一定のパルス幅αを有しているから、前記
第１のパルスｅ′の発生期間は補正パルスｂの発生期間
内に重なり、前記第２のパルスｅ″の立上り時期は、補
正パルスｂの立上り時期に一致することになる。従っ
て、ゲート回路（５）の出力信号（合成パルス）は、第
４図（ｆ）に示す如く垂直同期信号の立上りに同期して
立上がり、且つ前記第２のパルスｅ″の立下りに同期し
て立下がるパルス信号となる。この結果、第３図（ｆ）
に示す如く合成パルスｆには、周期に誤差のある垂直同
期信号が入力された際に、周期に（＋dt2）の誤差を生
じることとなるが、垂直同期信号の周期が標準周期Ｔに
戻ると、再び周期Ｔの合成パルスｆが作成され、フリッ
プフロップ回路（６）からは正常な基準信号ｇが得られ
る。尚、第５図に示す従来回路に於いては、連続的なリ
セットＲ′、Ｒ″を防止するべく、強制リセットの周期
を垂直同期信号の標準周期Ｔよりも長く設定していたの
である。
信号が得られているが、第４図（ａ″）に示す如く垂直
同期信号の周期に誤差（＋dt2）が生じた場合、分周器
（３）は、第４図（ｄ）に示す如く強制リセットＲ′と
外部リセットＲ″により、僅かな期間dt2をおいて連続
的にリセットされ、分周器（３）から出力されるパルス
ｅには、第４図（ｅ）に示す如く２つのパルスｅ′及び
ｅ″が発生する。しかし、補正パルス作成回路（２）か
ら出力される補正パルスｂは、垂直同期信号の周期の変
動量に応じた一定のパルス幅αを有しているから、前記
第１のパルスｅ′の発生期間は補正パルスｂの発生期間
内に重なり、前記第２のパルスｅ″の立上り時期は、補
正パルスｂの立上り時期に一致することになる。従っ
て、ゲート回路（５）の出力信号（合成パルス）は、第
４図（ｆ）に示す如く垂直同期信号の立上りに同期して
立上がり、且つ前記第２のパルスｅ″の立下りに同期し
て立下がるパルス信号となる。この結果、第３図（ｆ）
に示す如く合成パルスｆには、周期に誤差のある垂直同
期信号が入力された際に、周期に（＋dt2）の誤差を生
じることとなるが、垂直同期信号の周期が標準周期Ｔに
戻ると、再び周期Ｔの合成パルスｆが作成され、フリッ
プフロップ回路（６）からは正常な基準信号ｇが得られ
る。尚、第５図に示す従来回路に於いては、連続的なリ
セットＲ′、Ｒ″を防止するべく、強制リセットの周期
を垂直同期信号の標準周期Ｔよりも長く設定していたの
である。
従って、上記基準信号作成回路によれば、垂直同期信
号に異常があった場合に於いても、基準信号には、異常
の発生時期に僅かな周期誤差が生じるに過ぎないから、
位相系の制御は従来よりも正確に行なわれる。
号に異常があった場合に於いても、基準信号には、異常
の発生時期に僅かな周期誤差が生じるに過ぎないから、
位相系の制御は従来よりも正確に行なわれる。
尚、本発明の各部構成は上記実施例に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。
例えば補正パルスのパルス幅は、実験的にその値を種
々に変化させ、基準信号の乱れが最も少なくなる値を選
定することにより、最適化することも可能である。
々に変化させ、基準信号の乱れが最も少なくなる値を選
定することにより、最適化することも可能である。
第１図は本発明に係る基準信号作成回路のブロック図、
第２図乃至第４図は夫々第１図の回路動作を示すタイミ
ングチャート、第５図は従来回路のブロック図、第６図
は第５図の回路動作を示すタイミングチャートである。 （１）……垂直同期信号分離回路、（２）……補正パル
ス作成回路、（３）……分周器、（５）……ゲート回
路、（６）……フリップフロップ回路
第２図乃至第４図は夫々第１図の回路動作を示すタイミ
ングチャート、第５図は従来回路のブロック図、第６図
は第５図の回路動作を示すタイミングチャートである。 （１）……垂直同期信号分離回路、（２）……補正パル
ス作成回路、（３）……分周器、（５）……ゲート回
路、（６）……フリップフロップ回路
Claims (4)
- 【請求項１】磁気テープに記録すべき複合映像信号中の
垂直同期信号と略同一周期を有するパルス信号を作成
し、該パルス信号に基づいてテープレコーダの位相制御
系に対する基準信号を発生する回路に於いて、一定周波
数の発振信号を分周器（３）の入力端に接続して、垂直
同期信号の標準周期に一致するパルス信号を作成する共
に、前記複合映像信号が入力された垂直同期信号分離回
路（１）の出力端に、垂直同期信号の発生と同期し且つ
垂直同期信号よりも大なるパルス幅の補正パルスを作成
する補正パルス作成回路（２）を接続し、前記分周器
（３）に設けた外部リセット端子には、補正パルス作成
回路（２）の出力端を連繋し、分周器（３）及び補正パ
ルス作成回路（２）の出力信号は、両出力信号の論理和
をとるゲート回路（５）を経て合成パルスに変換し、該
合成パルスに基づいて前記基準信号が作成されることを
特徴とするテープレコーダの基準信号作成回路。 - 【請求項２】分周器（３）の外部リセット端子へ供給さ
れるリセットパルスは、補正パルス作成回路（２）の出
力信号を反転したパルス信号である特許請求の範囲第１
項に記載の基準信号作成回路。 - 【請求項３】ゲート回路（５）はORゲートから構成され
ている特許請求の範囲第１項又は第２項に記載の基準信
号作成回路。 - 【請求項４】補正パルスのパルス幅は、予め垂直同期信
号の周期変動量の最大値を推定し該推定値よりも僅かに
大なる値に設定されている特許請求の範囲第１項乃至第
３項の何れかに記載の基準信号作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025389A JPH0831227B2 (ja) | 1987-02-05 | 1987-02-05 | テ−プレコ−ダの基準信号作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025389A JPH0831227B2 (ja) | 1987-02-05 | 1987-02-05 | テ−プレコ−ダの基準信号作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193361A JPS63193361A (ja) | 1988-08-10 |
| JPH0831227B2 true JPH0831227B2 (ja) | 1996-03-27 |
Family
ID=12164522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62025389A Expired - Lifetime JPH0831227B2 (ja) | 1987-02-05 | 1987-02-05 | テ−プレコ−ダの基準信号作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831227B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6053046A (en) * | 1995-02-09 | 2000-04-25 | Denso Corporation | Rotational speed detector for vehicle wheel with sensor device and integrally formed axle cover |
-
1987
- 1987-02-05 JP JP62025389A patent/JPH0831227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63193361A (ja) | 1988-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5821872B2 (ja) | パルスハツセイカイロ | |
| JPS6337550B2 (ja) | ||
| JPH071423B2 (ja) | パルス発生回路 | |
| JPS6244086A (ja) | サ−ボ装置 | |
| US4127866A (en) | Reference signal generator | |
| JPS6128185B2 (ja) | ||
| KR0133532B1 (ko) | 위상 서보 제어를 위한 기준 신호 작성 회로 | |
| US4600953A (en) | Head switching signal producing circuit for a magnetic recording and reproducing apparatus | |
| JPH0831227B2 (ja) | テ−プレコ−ダの基準信号作成回路 | |
| JPH0311012B2 (ja) | ||
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JP2693047B2 (ja) | 基準信号作成回路 | |
| JPS6221114Y2 (ja) | ||
| GB2175471A (en) | Synchronizing video sources | |
| GB1468465A (en) | Timing correction for electrical pulse signals | |
| JPH0438184B2 (ja) | ||
| JPH0724861Y2 (ja) | カラーバーストｐｌｌ回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPS636950Y2 (ja) | ||
| JP2519816B2 (ja) | 磁気記録再生装置のヘッド調整装置 | |
| JPH02295294A (ja) | バーストゲートパルス発生装置 | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPS6161755B2 (ja) | ||
| JPS5833750B2 (ja) | 脱落水平同期信号の補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |