JP2693047B2 - 基準信号作成回路 - Google Patents

基準信号作成回路

Info

Publication number
JP2693047B2
JP2693047B2 JP3016486A JP1648691A JP2693047B2 JP 2693047 B2 JP2693047 B2 JP 2693047B2 JP 3016486 A JP3016486 A JP 3016486A JP 1648691 A JP1648691 A JP 1648691A JP 2693047 B2 JP2693047 B2 JP 2693047B2
Authority
JP
Japan
Prior art keywords
signal
cycle
vertical
reference counter
vertical synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3016486A
Other languages
English (en)
Other versions
JPH04255171A (ja
Inventor
修一 飛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3016486A priority Critical patent/JP2693047B2/ja
Publication of JPH04255171A publication Critical patent/JPH04255171A/ja
Application granted granted Critical
Publication of JP2693047B2 publication Critical patent/JP2693047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビデオテープレコーダ
等におけるサーボ回路に使用し得る基準信号作成回路に
関する。
【0002】
【従来の技術】特開平2−177681号に開示された
基準信号作成回路には、垂直同期信号が欠落した場合の
補償機能が設けられており、その概要は以下のとおりで
ある。基準信号作成回路は、クロック信号を計数する基
準カウンタを備えており、所定数のクロックを計数する
毎にパルスを出力することにより、所定周期の基準信号
を発振する構成となっている。この基準信号発生回路の
発振周期をフィールド周期より若干長い周期に設定して
おき、正規の垂直同期信号が検出されている場合にはこ
の垂直同期信号に応答して基準信号を出力し、垂直同期
信号が単発的に欠落した場合にはフィールド周期より若
干長い周期に設定された発振出力を補償信号として出力
する。更に、垂直同期信号が連続して欠落した場合に
は、基準信号発生回路の発振周期をフィールド周期に設
定し、この発振周期出力を補償信号として出力するもの
である。
【0003】かかる構成では、垂直同期信号が単発的に
欠落した場合、補償信号の周期が正規の周期より若干長
いため、垂直同期信号が単発的に欠落した際に基準信号
作成回路より出力される基準信号にハンチングが生じる
ことになる(図6参照)。
【0004】一方、基準信号作成回路を構成する基準カ
ウンタを1フレーム中に出現する2個の垂直同期信号の
うちの一方で制御する(所定値をプリセットする)構成
とし、フレーム周期で発振させる構成とする方法もあ
る。この場合、基準信号作成回路にて作成される基準信
号の発振周期はフレーム周期と一致しているため、垂直
同期信号が単発的に欠落した場合において、この発振信
号を補償信号として出力すれば、上記のようなハンチン
グは生じない。
【0005】しかし、この方法はフレーム周期でプリセ
ットする方式であるので、プリセットを行う為の垂直同
期信号の検出窓幅を大きく設定する必要がある。即ち、
垂直同期信号の欠落時において補償信号を出力してお
り、その後において正常に垂直同期信号が出現した場
合、この垂直同期信号に同期した信号を基準信号とする
よう、同期状態に引き込む必要があるが、このために検
出窓幅を1フィールド以上に設定する必要がある。とこ
ろが、かかる構成とすると図7に示すように、垂直同期
信号が不連続となった場合、基準信号の連続性が大きく
崩れることになる。
【0006】
【発明が解決しようとする課題】そこで、本発明は、弱
電界状態等において垂直同期信号に欠落が生じた場合に
も基準信号のハンチングが発生せず、また、垂直同期信
号が不連続となった場合にも、基準信号には大きな不連
続が生じないようにするものである。
【0007】
【課題を解決するための手段】クロック信号を計数する
基準カウンタを有し、所定の検出窓内にある垂直同期信
号にて基準カウンタの計数動作を制御することにより、
基準カウンタより垂直同期信号に同期した基準信号を得
る構成とした基準信号作成回路において、基準カウンタ
より出力される基準信号の周期をフレーム周期若しくは
このフレーム周期と若干相違する周期に設定する周期デ
ータ設定手段と、垂直同期信号の欠落を検出する欠落検
出手段と、垂直同期信号は存在するが検出窓内に存在し
ない垂直同期信号の不連続を検出する不連続検出検出手
段とを設ける。
【0008】通常状態において、周期データ設定手段に
より基準カウンタに対してフレーム周期データを設定
し、欠落検出手段により垂直同期信号の欠落が検出され
た場合、基準カウンタよりフレーム周期の基準信号を得
る。
【0009】不連続検出手段により垂直同期信号の不連
続が検出された場合、周期データ設定手段により基準カ
ウンタに対してフレーム周期と若干相違する周期データ
を設定して基準カウンタよりフレーム周期と若干相違す
る周期の基準信号を得る構成とする。
【0010】
【作用】通常状態において、基準カウンタに対してフレ
ーム周期データが設定され、且つ基準カウンタは垂直同
期信号にて制御されている為、その出力として垂直同期
信号に同期したフレーム周期の基準信号が得られる。ま
た、垂直同期信号が単発的に欠落した場合には、基準カ
ウンタに対してフレーム周期データが設定されている
為、同じくその出力としてフレーム周期の基準信号が得
られる。垂直同期信号が連続して欠落した場合にも、基
準カウンタに対してフレーム周期データが設定されてい
る為、その出力としてフレーム周期の基準信号が得られ
る。
【0011】垂直同期信号が不連続になった場合には、
基準カウンタに対してフレーム周期とは若干相違する周
期データが設定されて、フレーム周期と若干相違する周
期の基準信号を得ることができる。そして、基準カウン
タより出力される基準信号の周期がフレーム周期と若干
相違する周期の信号となる為、この基準カウンタの計数
値に基づいて作成される垂直同期信号の検出窓が狭くて
も、この検出窓内に垂直同期信号を入れることができ
る。即ち、同期状態に引き込むことができる。
【0012】
【実施例】図1は本発明にかかる基準信号発生回路のブ
ロックダイヤグラムを示す。複合同期信号は垂直同期信
号分離回路1に入力され、垂直同期信号が分離される。
分離された垂直同期信号は垂直同期信号の数を計数する
垂直同期信号カウンタ2に入力されると共にアンドゲー
ト3を経て基準カウンタ4に印加される。基準カウンタ
4はクロック信号を計数し、所定値(たとえば、10
0)を計数する毎にパルスを出力して初期値0に戻るも
のであるが、前述した垂直同期信号が印加された場合に
は所定値(たとえば、50)がプリセットされるように
制御される。かかるプリセットは1フレーム期間中に2
個生じる垂直同期信号のうちの一方に対してのみ生じ
る。即ち、デコーダ5は基準カウンタ4が所定値(たと
えば、45ないし55)を計数している期間中はその出
力S1がハイレベルとなり、このハイレベル信号がアン
ドゲート6を通してアンドゲート3に印加される。従っ
て、このハイレベル信号が存在する期間中に生じた垂直
同期信号により、基準カウンタ4に対する所定値のプリ
セットが行われる。従って、デコーダ5は垂直同期信号
に対する検出窓設定手段となっている。この実施例で
は、検出窓はフレーム周期のプラスマイナス5パーセン
トとなっている。基準カウンタ4により0から50が計
数されるまでの期間は垂直同期信号の周期に一致してお
り、0から100が計数されるまでの期間はフレーム周
期に一致している。
【0013】このようにして、基準カウンタ4より出力
されるパルスは垂直同期信号に同期したものとなり、以
って基準カウンタ4より垂直同期信号に同期したフレー
ム周期の基準信号を得ることができる。
【0014】尚、前記所定値100は周期データ設定手
段7にて設定されるのであるが、この周期データ設定手
段7にて所定値例えば102(フレーム周期に相当する
100とは若干相違する値)も設定することができる
が、これについては後述する。
【0015】垂直同期信号カウンタ2は、フレーム周期
毎に発生する垂直同期信号の数を計数する。この計数値
は比較器8にて2か否かが判定され、2であれば比較器
8の出力がハイレベルとなり、この出力が4ビットシフ
トレジスタ9に印加される。このレジスタ9は垂直同期
信号が連続して所定値8だけ連続して欠落することを検
出するものであり、基準カウンタ4より出力される基準
信号がクロック入力として、比較器8のハイレベル出力
がデータ入力として、入力される。
【0016】通常状態(垂直同期信号が正常に発生して
いる状態)においては、4ビットのシフトレジスタ9の
内容はすべて”1”となっており、その出力はすべてハ
イレベルである。それ故、ゲート10のハイレベル出力
によりフリップフロップ回路11がセット状態にある。
従って、フリップフロップ回路11の出力はハイレベル
となっており、これがアンドゲート6に印加されている
為、デコーダ5により設定された検出窓が開いた状態と
なっている。
【0017】垂直同期信号が連続して8個欠落すると、
シフトレジスタ9の内容はすべて0となり、その出力は
すべてローレベルとなって、ゲート12の出力はハイレ
ベルとなる。このハイレベル出力により、フリップフロ
ップ回路11がリセットされてその出力がローレベルと
なり、アンドゲート6が閉じられて、以って検出窓が閉
じられる。
【0018】一方、通常状態における4ビットシフトレ
ジスタ13の状態は以下の通りである。このレジスタ1
3は垂直同期信号は存在するが検出窓内にない状態(不
連続の状態)を検出するものである。通常状態(垂直同
期信号が検出窓内にある状態)のとき、アンドゲート3
より出力されるプリセット信号がデコーダ5に印加され
るので、この信号によりデコーダ5はリセットされ、以
ってデコーダ5の出力S2はローレベル(0)となる。
出力S2はアンドゲート16を介してシフトレジスタ1
3に、データとして印加される。従って、基準カウンタ
4より出力される基準信号(シフトレジスタ13に対す
るクロック信号)により、このデータ0がシフトレジス
タ13に順次取り込まれ、その内容がすべて0となって
いる。従って、アンドゲート14の出力はローレベルと
なっており、このアンドゲート14のローレベル出力状
態に応じて、周期データ設定手段7は、所定値100
(フレーム周期に相当する値)を基準カウンタ4に設定
する状態となっている。
【0019】検出窓内に垂直同期信号が生じなかった場
合には、デコーダ5の出力S2はハイレベルとなる。こ
のハイレベル出力S2はアンドゲート16を介してシフ
トレジスタ13に印加され、シフトレジスタ13にデー
タ1として取り込まれる。
【0020】さて、垂直同期信号が4フレームにわたっ
て不連続となった場合には、シフトレジスタ13の内容
がすべて1となり、このとき、アンドゲート14の出力
がローレベルからハイレベルに反転し、これに応答して
周期データ設定手段7は、所定値102を基準カウンタ
4に設定する。
【0021】次に図2ないし図5に示す動作波形図を参
照して動作について説明する。図2に示す状態は、通常
状態(垂直同期信号が検出窓内に発生している状態)で
あり、このとき、検出窓内に垂直同期信号が生じる毎に
基準カウンタ4には所定値50がプリセットされ、所定
値100を計数する毎にパルス(基準信号)を出力す
る。また、シフトレジスタ9の内容はすべて1であり、
シフトレジスタ13の内容はすべて0となっている。
【0022】垂直同期信号が単発的に欠落した場合に
は、基準カンウタ4に対するプリセットが行われないこ
とになるが、基準カウンタより得られる基準信号の周期
はフレーム周期のままである。即ち、垂直同期信号の単
発的な欠落に応答してシフトレジスタ9の内容の一部が
0となり、シフトレジスタ13の内容の一部が1となる
が、これに応答してフリップフロップ回路11及びアン
ドゲート14の状態が変化することはない。従って、検
出窓は開いてままであり、周期データ設定手段7は相変
わらず、所定値100を設定する状態になっている。
【0023】図3は垂直同期信号が連続して8個欠落し
た場合を示している。このとき、シフトレジスタ9の内
容が全て0の状態となり、ゲート12の出力にてフリッ
プフロップ回路11がリセットされてその出力がローレ
ベルとなり、アンドゲート6が閉じられ、検出窓が閉じ
られる。このときのシフトレジスタ13の状態について
考えると、遅延回路17により、シフトレジスタ9に印
加されるクロック信号に対してシフトレジスタ13に印
加されるクロック信号が若干遅れる為、シフトレジスタ
13の内容が全て1になることはない。即ち、シフトレ
ジスタ13にクロック信号が印加される直前に検出窓が
閉じられることにより、アンドゲート16が閉じられの
で、この際シフトレジスタ13に取り込まれるデータは
1ではなく、0となる。従って、周期データ設定手段7
は相変わらず、所定値100を設定する状態を継続す
る。かようにして、垂直同期信号が連続して8個欠落し
たことが検出された以降においては、基準カンウタ4よ
りフレーム周期の基準信号がフリーランの状態(垂直同
期信号に同期していない状態)にて出力されることにな
る。
【0024】かかるフリーランの状態において、垂直同
期信号が連続して8個生じる状態になった場合の動作波
形図は図4に示す通りである。垂直同期信号が連続して
8個生じると、シフトレジスタ9の内容が全て1とな
り、フリップフロップ回路11の出力がハイレベルに変
化する。即ち、検出窓は開かれる。フリップフロップ回
路11の出力のハイレベルへの変化は、立ち上がり検出
回路15にて検出され、これに応答してシフトレジスタ
13が所定値7がプリセットされる。即ち、その内容が
1110となる。この状態において、次に発生する垂直
同期信号が検出窓内になければ、シフトレジスタ13に
1が取り込まれ、シフトレジスタ13の内容は全て1と
なる。従って、アンドゲート14の出力がハイレベルと
なって、周期データ設定手段7によりカウンタ4に対し
て所定値102が設定され、カウンタ4は102%フレ
ーム周期にて基準信号を出力する同期引込み状態とな
る。
【0025】この同期引き込み状態においては、垂直同
期信号の周期と基準信号の周期は若干相違しているの
で、当初は同期がづれていても、基準カウンタ4の計数
値に基づいて設定される検出窓内に垂直同期信号を追い
込むことができる。
【0026】検出窓内に垂直同期信号が入れば、シフト
レジスタ13の最下位ビットは0となり、アンドゲート
12の出力がローレベルとなる。すると、周期データ設
定手段7によりカウンタ4に対して所定値100が設定
され、通常状態に復帰する。
【0027】図5は垂直同期信号は存在するが検出窓内
にない状態(不連続の状態)の動作波形図である。かか
る不連続状態が4フレームにわたって継続すると、シフ
トレジスタ13の内容がすべて1となり、周期データ設
定手段7によりカウンタ4に対して所定値102が設定
され、カウンタ4は102%フレーム周期にて基準信号
を出力する同期引込み状態となる。この状態において、
検出窓は開いており、検出窓内に垂直同期信号が入れ
ば、前述した場合と同様に周期データ設定手段7により
カウンタ4に対して所定値100が設定され、通常状態
に復帰する。
【0028】
【発明の効果】本発明によれば、垂直同期信号が欠落し
た場合には、通常状態と同じフレーム周期の基準信号を
基準カウンタより得ることができ、ハンチングが生じる
ことがない。
【0029】また、垂直同期信号が不連続となった場合
には、フレーム周期に近い周期の基準信号を得ることが
でき、基準信号に大きな不連続が生じることがない。こ
の状態においては、垂直同期信号の周期と基準信号の周
期は若干相違しているので、当初は同期がづれていて
も、検出窓内に垂直同期信号を追い込むことができる。
【図面の簡単な説明】
【図1】本発明にかかる基準信号作成回路のブロックダ
イヤグラムを示す図
【図2】通常状態の動作波形図
【図3】垂直同期信号の欠落時の動作波形図
【図4】垂直同期信号の再入力時の動作波形図
【図5】垂直同期信号の不連続時の動作波形図
【図6】従来回路における垂直同期信号の欠落時の動作
波形図
【図7】従来回路における垂直同期信号の不連続時の動
作波形図
【符号の説明】
4 基準カウンタ 5 検出窓設定用のデコーダ 7 周期データ設定手段 9 垂直同期信号の欠落検出手段となるシフトレジスタ 13 垂直同期信号の不連続検出手段となるシフトレジ
スタ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 クロック信号を計数する基準カウンタを
    有し、所定の検出窓内にある垂直同期信号にて前記基準
    カウンタの計数動作を制御することにより、前記基準カ
    ウンタより前記垂直同期信号に同期した基準信号を得る
    構成とした基準信号作成回路であって、 前記基準カウンタより出力される基準信号の周期をフレ
    ーム周期若しくはこのフレーム周期と若干相違する周期
    に設定する周期データ設定手段と、 前記垂直同期信号の欠落を検出する欠落検出手段と、 所定フレーム数に渡って連続して垂直同期信号が欠落し
    た時を除いて、窓内に垂直同期信号が無くかつ、これが
    所定フレーム数連続して起こったことを検出する窓内連
    続不存在検出手段とを有し、 垂直同期信号が正常に入力されている状態では、前記周
    期データ設定手段により前記基準カウンタに対してフレ
    ーム周期データが設定され、前記欠落検出手段により前
    記垂直同期信号の欠落が検出された場合は、前記基準カ
    ウンタからフレーム周期の基準信号を得るように設定
    し、 前記窓内連続不存在検出手段により窓内に垂直同期信号
    が無くかつ、これが所定フレーム数連続して起こったこ
    とが検出された場合、前記周期データ設定手段により前
    記基準カウンタに対してフレーム周期と若干相違する周
    期データを設定して前記基準カウンタよりフレーム周期
    と若干相違する周期の基準信号を得る構成としたことを
    特徴とする基準信号作成回路。
JP3016486A 1991-02-07 1991-02-07 基準信号作成回路 Expired - Fee Related JP2693047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3016486A JP2693047B2 (ja) 1991-02-07 1991-02-07 基準信号作成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3016486A JP2693047B2 (ja) 1991-02-07 1991-02-07 基準信号作成回路

Publications (2)

Publication Number Publication Date
JPH04255171A JPH04255171A (ja) 1992-09-10
JP2693047B2 true JP2693047B2 (ja) 1997-12-17

Family

ID=11917614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3016486A Expired - Fee Related JP2693047B2 (ja) 1991-02-07 1991-02-07 基準信号作成回路

Country Status (1)

Country Link
JP (1) JP2693047B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729189B2 (ja) * 2001-03-30 2011-07-20 旭化成エレクトロニクス株式会社 水平同期分離装置
JP4955485B2 (ja) * 2007-08-28 2012-06-20 ルネサスエレクトロニクス株式会社 水平同期検出装置

Also Published As

Publication number Publication date
JPH04255171A (ja) 1992-09-10

Similar Documents

Publication Publication Date Title
JPS6128185B2 (ja)
JPH02177681A (ja) 基準信号作成回路
JP2693047B2 (ja) 基準信号作成回路
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
JPH11355603A (ja) 水平同期検出回路
JP2642242B2 (ja) パイロットバーストゲートパルス発生装置
JPH08186737A (ja) フィールド判定回路
JP2552313Y2 (ja) 表示エリア補正回路
JPH087559B2 (ja) 映像信号生成回路
JPH0315856B2 (ja)
JP2590688B2 (ja) フレーム位相合わせ回路
JPH06245099A (ja) 遅延線装置
KR0121155Y1 (ko) 망 동기장치의 신호 불연속 방지회로
JPS6174464A (ja) 垂直同期信号作成回路
JP2716294B2 (ja) 系切り替え方式
JPH06253321A (ja) カラーフレーム同期結合方式
JPH0365878A (ja) 同期装置
JP2572674B2 (ja) 信号同期装置
JPS61247125A (ja) 位相同期回路
JPS60229590A (ja) タイミングパルス発生回路
JPH0720173A (ja) ケーブル長検出回路
JPH10117297A (ja) 同期処理回路
JPH0340667A (ja) ビデオ信号の同期回路
JPH057136A (ja) 信号発生装置
JPH0210978B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees