JPH0315856B2 - - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ビデオテープレコーダ（以下、
VTR）のモータの位相サーボ系などに使用され
る自走発振器の発振周期制御装置に関する。

〈従来の技術〉 一般に、VTRでは、ドラムモータの回転むら
に起因するジツタを吸収するために、サーボ制御
系が設けられており、このサーボ制御系によつて
ドラムモータの回転速度と回転位相とをそれぞれ
制御するようにしている。このようなモータの位
相制御を行う場合には、位相比較の基準となる基
準位相パルスが必要となる。そのため、従来は、
第１図に示すように、基準位相パルスを発生する
自走発振器１が設けられている。この自走発振器
１は、一定の発振周波数（たとえば3.58MHz）を
もつ水晶発振器と、この水晶発振器からのクロツ
クパルスを分周して所定周波数（たとえば30Hz）
の基準位相パルスを出力するカウンタ（いずれも
図示省略）とを備えている。

この自走発振器１を有するVTRを用いて記録
再生を行う際には、複合映像信号から同期分離し
た垂直同期信号に基準位相パルスを同期させる必
要が生じる。この同期合わせのためには、自走発
振器１に対して上記の垂直同期信号を発振周期制
御用の基準信号S₁として入力し、この基準信号S₁
でもつて自走発振器１のカウンタをそのたびにリ
セツトして垂直同期信号に同期した基準位相パル
スを発生させることが考えられる。しかし、単純
に垂直同期信号を基準信号S₁として自走発振器１
のカウンタに与えたのでは、基準信号S₁にノイズ
が混入した場合にもカウンタがリセツトされるこ
とになり、同期合わせを円滑に行うことができな
くなる。

そのため、従来技術では、第１図に示すよう
に、自走発振器１のカウンタのリセツト端子R₁
の前段にゲート手段としの第１アンド回路２１を
設け、基準信号S₁が入力されるタイミングに合わ
せた所定の期間だけこの第１アンド回路２１を開
き、他の期間には第１アンド回路２１を閉じてノ
イズの影響を除くようにしている。

次に、第１図に示す構成について、さらに具体
的に説明する。

符号１は自走発振器であり、この自走発振器１
は、上述のように一定の周波数のクロツクパルス
を発生する水晶発振器と、このクロツクパルスを
分周するカウンタとを内蔵するともに、リセツト
端子R₁、ゲート信号出力端子Ｇおよびリセツト
検出信号出力端子Ｄをそれぞれ備える。そして、
カウンタは、リセツト端子R₁に基準信号S₁がリ
セツト信号として加えられるたびにカウント出力
がリセツトされ、これにより基準信号S₁に同期し
た基準位相パルスが発生される一方、リセツト端
子R₁にリセツト信号S₃が加えられない場合には
カウント値がオーバーフローするまでカウントを
継続し、オーバーフローするたびにカウント出力
がリセツトされることにより一定の自走発振周期
T₀の分周パルスが発生される。また、ゲート信
号出力端子Ｇからは、カウンタリセツトに応答し
てローレベルに反転した後、このカウンタリセツ
トから一定時間T₂が経過するとハイレベルに反
転するゲート信号S₄が出力される。さらに、リセ
ツト検出信号出力端子Ｄからは、自走発振器１の
カウンタリセツトに応答して短パルスのリセツト
検出信号S₅が出力される。

一方、ゲート手段としての第１アンド回路２１
は、その一方の入力端子に定周期T₁の基準信号
S₁（VTRでは30Hzの垂直同期信号）が入力され、
他方の入力端子には自走発振器１のゲート信号出
力端子Ｇからのゲート信号S₄が加えられるように
なつている。また、３は第１アンド回路２１を通
過した基準信号入力に応答して自走発振器１のカ
ウンタをリセツトするリセツト信号S₃を出力する
リセツト手段（本例ではＴフリツプフロツプ）で
ある。そして、第１アンド回路２１の出力がＴフ
リツプフロツプ３のトリガ入力端子Ｔに接続さ
れ、このＴフリツプフロツプ３の出力端子Q₃は
自走発振器１のリセツト端子Ｒに接続されてい
る。さらに、Ｔフリツプフロツプ３のリセツト端
子R₃には自走発振器１のリセツト検出信号号出
力端子Ｄが接続されている。

なお、自走発振器１のカウンタのオーバフロー
に基づく自走発振周期T₀は、前記基準信号S₁の
定周期T₁よりも長くなるように（T₀＞T₁）、さ
らに、ゲート信号出力端子Ｇからカウンタリセツ
トに応答してゲート信号S₄がローレベルになる期
間T₂は、基準信号S₁の定周期T₁よりも幾分小さ
くなるように（T₁＞T₂）それぞれ設定されてい
る。

次に、第１図に示した従来構成の発振周期制御
装置の動作について、第２図に示すタイミングチ
ヤートを参照して説明する。

いま、基準信号S₁が時刻t₁に第１アンド回路２
１の一方の入力端子に加えられるとする。その
時、第１アンド回路２１の他方の入力端子には、
自走発振器１のゲート信号出力端子Ｇからハイレ
ベルのゲート信号S₄が出力されておれば、上記の
基準信号S₁は第１アンド回路２１を通過してＴフ
リツプフロツプ３のトリガ入力端子Ｔに加えられ
る。この基準信号S₁の立ち上がり入力に応答し、
Ｔフリツプフロツプ３の出力端子Q₃はハイレベ
ルとなり、このハイレベルの立ち上がりパルスが
リセツト信号S₃として自走発振器１のリセツト端
子R₁に加えられる。これにより、自走発振器１
のカウンタがリセツトされて時刻t₁からカウント
動作を開始する。この自走発振器１のカウンタリ
セツトに応答して、ゲート信号出力端子Ｇから出
力されるゲート信号S₄はローレベルに反転するた
め、第１アンド回路２が閉じられるとともに、リ
セツト検出信号出力端子Ｄからは短パルスのリセ
ツト検出信号S₅が出力され、このリセツト検出信
号S₅がＴフリツプフロツプ３のリセツト端子R₃
に加えられてＴフリツプフロツプ３の出力Q₃が
リセツトされる。

次に、自走発振器１のカウンタリセツトから所
定時間T₂だけ経過すると、ゲート信号出力端子
Ｇからはハイレベルのゲート信号S₄が出力され
る。これにより、第１アンド回路１が開かれて次
の基準信号S₁の受け付け可能状態となる。そし
て、自走発振器１のカウンタリセツトの時刻t₁か
ら定周期T₁経過後の時刻t₃において、次のリセツ
ト信号S₁が入力されることにより、上記と同様に
自走発振器１のカウンタがリセツトされる。

こうして、自走発振器１のカウンタは、基準信
号S₁の定周期T₁ごとにリセツトされることによ
り、基準信号S₁に同期した基準位相パルスが発生
される。しかも、基準信号S₁が入力されるタイミ
ングに合わせた所定の期間（第２図の例では時刻
t₂〜時刻t₃の期間）だけ第１アンド回路２１のゲ
ートを開き、他の期間（時刻t₁〜時刻t₂の期間）
にはゲートを閉じているので、その期間中にノイ
ズが混入しても自走発振器１に対する影響が除か
れる。

〈発明が解決しようとする課題〉 第１図に示す構成のものは、自走発振器１の前
段にゲート手段としての第１アンド回路２１を設
けているので、基準信号S₁の他のノイズが混入し
てもその影響を受けにくいという利点があるもの
の、次の問題が残されている。

たとえば、VTRにおいて、映像信号の記録時
に弱電界状態にある場合には、チユーナでの同期
分離が不十分となり、垂直同期信号が欠落するこ
とがある。すると、第１図に示す装置に対して
は、第２図の時刻t₆において基準信号S₁が入力さ
れなくなる。すると、自走発振器１は自走発振周
期T₀が終了するまでカウント動作を継続し、自
走発振周期T₀が終了した時刻t₇において初めてオ
ーバフローとなつてカウンタがリセツトされる。
これと同時に、ゲート信号出力端子Ｇから出力さ
れるゲート信号S₄がローレベルとなる。そして、
このカウンタリセツト（時刻t₇）からT₂期間の経
過後にゲート信号S₄はハイレベルに反転する。し
たがつて、基準信号S₁の欠落が生じると、以降、
基準信号S₁が入力されるタイミングと、ハイレベ
ルのゲート信号S₄が出力される期間とが合わなく
なる。そのため、たとえば時刻t₈において次の基
準信号S₁が入力された場合でも、ゲート信号S₄は
ローレベルに状態にあつて第１アンド回路２が閉
じられているために、自走発振器１はリセツトさ
れなくなる。これは、基準信号S₁に対して自走発
振器１から出力される基準位相パルスの同期が外
れたことになり、たとえばVTRではモータのサ
ーボ制御が不安定となる。

この場合でも、ゲート信号出力端子Ｇから出力
されるゲート信号S₄のローレベルの出力期間T₂
が基準信号S₁の定周期T₁よりも幾分小さくなる
ように（T₂＜T₁）予め設定されているから、時
間経過とともにゲート信号S₄のハイレベルの期間
内に基準信号S₁の出力タイミングが入るようにな
つて、最終的には位相が合うようになるが、その
位相同期が取れるようになるまでには相当長い時
間がかかる。したがつて、VTRでは、位相が同
期するまでの長期間にわたつてサーボ制御が効か
なくなる等の不具合を生じていた。

〈課題を解決するための手段〉 本発明は、このような事情に鑑みてなされたも
のであつて、自走発振器に対する発振周期制御用
として外部より与えられる定周期T₁の基準信号
の欠落が生じたために、自走発振器から出力され
る基準位相パルスと基準信号との間の位相関係が
合わなくなつた場合でも、短時間の内に両者の位
相関係が合うように復帰されるようにするもので
ある。

そのため、本発明は、一定の発振周波数のクロ
ツクパルスを分周して出力するカウンタが内蔵さ
れた自走発振器１と、この自走発振器１に対して
その発振周期制御用として外部より与えられる定
周期T₁の基準信号S₁の通過を許容、遮断するゲ
ート手段２１と、このゲート手段２１を通過した
基準信号S₁入力に応答して自走発振器１のカウン
タをリセツトするリセツト信号S₃を出力するリセ
ツト手段３とを備え、 前記自走発振器１は、前記カウンタのオーバフ
ローに基づく自走発振周期T₀が前記基準信号S₁
の定周期T₁よりも長くなるように（T₀＞T₁）設
定されるとともに、カウンタリセツト端子R₁、
ゲート信号出力端子Ｇおよびオーバフロー信号出
力端子Ａをそれぞれ備え、前記ゲート信号出力端
子Ｇからはカウンタリセツトに応答して前記ゲー
ト手段２１を閉じるとともに、このカウンタリセ
ツトから一定時間T₂が経過した後に前記ゲート
手段２１を開くゲート信号S₄が出力され、かつ、
前記カウンタリセツトからゲート信号S₄が出力さ
れるまでの時間T₂は基準信号の定周期T₁よりも
短くなるように（T₂＜T₁）設定され、また、前
記オーバフロー信号出力端子Ａからは自走発振周
期T₀までカウンタがカウント動作を継続した場
合にオーバフロー信号S₆が出力される構成を有す
る、自走発振器の発振周期制御装置において、次
の構成を採る。

すなわち、本発明の自走発振器の発振周期制御
装置では、自走発振器１のオーバフロー信号出力
端子ＡにはRSフリツプフロツプ４のセツト端子
Ｓが接続される一方、 前記ゲート手段２１に並列にアンド回路２２が
設けられ、このアンド回路２２は、その一方の入
力端子に前記基準信号S₁が加えられ、他方の入力
端子に前記RSフリツプフロツプの出力端子Q₂が
接続され、前記ゲート手段２１とアンド回路２２
の各出力端子はオア回路２３の入力端子にそれぞ
れ接続され、オア回路２３の出力端子は前記リセ
ツト手段３に接続され、このリセツト手段３の出
力部は、前記自走発振器１のカウンタリセツト端
子R₁と前記RSフリツプフロツプ４のリセツト端
子R₂に共通に接続されていることを特徴として
いる。

〈作用〉 上記構成において、自走発振器１に対する発振
周期制御用として外部より与えられる基準信号S₁
が欠落した場合には、自走発振器１のカウンタが
定周期T₁内でリセツトされないために、カウン
タがカウント動作を継続する。そして、カウンタ
が自走発振周期T₀までカウント動作を継続する、
カウンタがオーバフローするため、オーバフロー
信号出力端子Ａからオーバフロー信号S₆が出力さ
れる。そして、このオーバフロー信号S₆がRSフ
リツプフロツプ４のセツト端子Ｓに加えられる。
これにより、RSフリツプフロツプ４がセツトさ
れ、これに応じてアンド回路２２のゲートが強制
的に開かれる。したがつて、次の基準信号S₁が入
力された場合には、ゲート手段２１が閉じていて
もこれに並列に設けられているアンド回路２２は
開いているので、基準信号S₁はこのアンド回路２
２とオア回路２３を介してリセツト手段３に加え
られる。リセツト手段３は、この基準信号S₁に応
答してリセツト信号S₃を発生し、このリセツト信
号S₃が自走発振器１のカウンタリセツト端子R₁
とRSフリツプフロツプ４のリセツト端子R₂に共
通に与えられる。

これにより、カウンタ１は自走発振周期T₀ま
でカウント動作を継続することなくその途中でリ
セツトされ、以降は基準信号S₁に同期する。同時
に、RSフリツプフロツプ４もリセツトされ、こ
れに応じてアンド回路２２のゲートが閉じられる
ので、以降は、ゲート手段２１を通じて基準信号
S₁がリセツト手段３に加わるようになる。

〈実施例〉 第３図は本発明の実施例に係る自走発振器の発
振周期制御装置のブロツク図であり、第１図に示
した従来例に対応する部分には同一の符号を付
す。第３図において、符号１は一定の発振周波数
のクロツクパルスを分周するカウンタが内蔵され
た自走発振器で、この自走発振器１は、カウント
出力端子Q₁、カウンタリセツト端子R₁、ゲート
信号出力端子Ｇ、リセツト検出信号出力端子Ｄ、
およびオーバフロー信号出力端子Ａをそれぞれ備
える。そして、上記のカウント出力端子Q₁、カ
ウンタリセツト端子R₁、ゲート信号出力端子Ｇ、
リセツト検出信号出力端子Ｄの作用、動作は第１
図に示した従来例の場合と同様であり、また、オ
ーバフロー信号出力端子Ａからは自走発振周期
T₀までカウンタがカウント動作を継続した場合
に短パルスのオーバフロー信号S₆が出力される。

４はRSフリツプフロツプであり、そのセツト
端子Ｓが自走発振器１のオーバフロー信号出力端
子Ａに接続されている。一方、ゲート手段として
の第１アンド回路２１に並列に第２アンド回路２
２が設けられている。この第２アンド回路２２
は、その一方の入力端子に基準信号S₁が加えら
れ、他方の入力端子にRSフリツプフロツプ４の
出力端子Q₂が接続されている。さらに、第１、
第２アンド回路２１，２２の出力端子はオア回路
２３の各入力端子に接続され、オア回路２３の出
力端子はＴフリツプフロツプのトリガ端子Ｔに接
続されている。そして、Ｔフリツプフロツプの出
力部Q₃は、自走発振器１のカウンタリセツト端
子R₁とRSフリツプフロツプ４のリセツト端子R₂
とに共通に接続されている。さらに、Ｔフリツプ
フロツプ３のリセツト端子R₃には自走発振器１
のリセツト検出信号出力端子Ｄが接続されてい
る。

なお、この実施例においても、従来例と同様
に、自走発振器１のカウンタのオーバフローに基
づく自走発振周期T₀は、基準信号S₁の定周期T₁
よりも長くなるように（T₀＞T₁）、さらに、ゲー
ト信号出力端子Ｇからカウンタリセツトに応答し
て出力されるゲート信号のローレベルの期間T₂
は、基準信号S₁の定周期T₁よりも幾分小さくな
るように（T₂＜T₁）それぞれ設定されている。

次に、第３図に示した構成の発振周期制御装置
の動作について、第４図に示すタイミングチヤー
トを参照して説明する。

上記構成において、自走発振器１に対する発振
周期制御用として外部より与えられる基準信号S₁
の欠落がない場合には、自走発振器１のカウンタ
は定周期T₁内でリセツトされるので、そのカウ
ンタ値がオーバフローすることはない。このた
め、オーバフロー信号出力端子Ａからはオーバフ
ロー信号S₆は出力されない。したがつて、RSフ
リツプフロツプ４はリセツト状態にあり、出力端
子Q₂はローレベルに保持されていて第２アンド
回路２２のゲートは閉じられている。これによ
り、基準信号S₁は第１アンド回路２１とオア回路
２３を通じてＴフリツプフロツプ３に加えられ
る。この場合の動作は、第１図および第２図に示
した従来例の場合と同様であるから、説明を省略
する。

第４図の時刻t₆において基準信号S₁が欠落した
場合には、自走発振器１のカウンタが定周期T₁
内でリセツトされないために、カウンタがカウン
ト動作を継続する。そして、カウンタが自走発振
周期T₀までカウント動作を継続すると、カウン
タがオーバフローするために（時刻t₇）、これに
応答して、オーバフロー信号出力端子Ａからは短
パルスのオーバフロー信号S₆が出力され、このオ
ーバフロー信号S₆がRSフリツプフロツプのセツ
ト端子Ｓに加えられる。これにより、RSフリツ
プフロツプ４がセツトされ、これに応じてその出
力端子Q₂はハイレベルになり、第２アンド回路
２２のゲートが強制的に開かれる。

なお、第２図の時刻t₆において基準信号S₁が入
力されなくなると、自走発振器１のカウンタは自
走発振周期T₀が終了するまでカウント動作を継
続し、自走発振周期T₀が終了した時刻t₇において
初めてオーバフローとなつてカウント値がリセツ
トされるが、これと同時に、ゲート信号出力端子
Ｇの出力S₄もローレベルとなるので、第１アンド
回路２１は閉じられる。さらに、カウンタ１がリ
セツトされると、カウンタリセツト検出信号出力
端子Ｄからカウンタリセツト検出信号S₅が出力さ
れてＴフリツプフロツプ３がリセツトされる。

しかし、自走発振器１のカウンタがリセツトさ
れた時刻t₇からT₃時間経過した後の時刻t₈におい
て基準信号S₁が入力された場合には、第１アンド
回路２１が閉じていても、第２アンド回路２２は
開いているので、基準信号S₁は第２アンド回路２
２、オア回路２３を介してＴフリツプフロツプ３
のトリガ端子Ｔに加えられる。Ｔフリツプフロツ
プ３の出力部Q₃からは、この基準信号S₁に応答
してハイレベルに反転したリセツト信号S₃が発生
され、このリセツト信号S₃が自走発振器１のカウ
ンタリセツト端子R₁とRSフリツプフロツプ４の
リセツト端子R₂に共通に与えられる。これによ
り、自走発振器１のカウンタは自走発振周期T₀
までカウント動作を継続することなくその途中の
時刻t₈においてリセツトされ、以降は基準信号S₁
に同期する。同時に、RSフリツプフロツプ４は
リセツトされ、これに応じてその出力Q₂がロー
レベルとなる。その結果、第２アンド回路２２の
ゲートが閉じられるので、以降は、基準信号S₁の
欠落がない状態に復帰し、第１アンド回路２１を
通じて基準信号S₁がＴフリツプフロツプ３に加わ
るようになる。

〈発明の効果〉 本発明によれば、自走発振器に対する発振周期
制御用として外部より与えられる定周期T₁の基
準信号の欠落が生じたために、自走発振器から出
力される基準位相パルスと基準信号との間の位相
関係が合わなくなつた場合でも、次の基準信号が
入力されると自走発振器のカウンタがリセツトさ
れるために、短時間の内に両者の位相関係が合う
ように復帰される。このため、たとえば、VTR
では、垂直同期信号に位相同期した安定した基準
位相パルスが発生されるようになり、安定したサ
ーボ制御を行えるようになる。

【図面の簡単な説明】

第１図および第２図は従来例を示すもので、第
１図は自走発振器の発振周期制御装置のブロツク
図、第２図は同装置の動作説明に供するタイミン
グチヤートである。第３図および第４図は本発明
の実施例を示すもので、第３図は自走発振器の発
振周期制御装置のブロツク図、第４図は同装置の
動作説明に供するタイミングチヤートである。 １……自走発振器、３……リセツト手段（Ｔフ
リツプフロツプ）、４……RSフリツプフロツプ、
２１……ゲート手段（第１アンド回路）、２２…
…第２アンド回路、２３……オア回路、R₁……
カウンタリセツト端子、Ｇ……ゲート信号出力端
子、Ａ……オーバフロー信号出力端子、S₁……基
準信号（垂直同期信号）、S₄……ゲート信号、S₆
……オーバフロー信号。

Claims (1)

1. 【特許請求の範囲】 １ 一定の発振周波数のクロツクパルスを分周し
   て出力するカウンタが内蔵された自走発振器と、
   この自走発振器に対してその発振周期制御用とし
   て外部より与えられる定周期T₁の基準信号の通
   過を許容、遮断するゲート手段と、このゲート手
   段を通過した基準信号入力に応答して前記自走発
   振器のカウンタをリセツトするリセツト信号を出
   力するリセツト手段とを備え、 前記自走発振器は、前記カウンタのオーバフロ
   ーに基づく自走発振周期T₀が前記基準信号の定
   周期T₁よりも長くなるように（T₀＞T₁）設定さ
   れるとともに、カウンタリセツト端子、ゲート信
   号出力端子およびオーバフロー信号出力端子をそ
   れぞれ備え、前記ゲート信号出力端子からはカウ
   ンタリセツトに応答して前記ゲート手段を閉じる
   とともに、このカウンタリセツトから一定時間
   T₂が経過した後に前記ゲート手段を開くゲート
   信号が出力され、かつ、前記カウンタリセツトか
   らゲート信号が出力されるまでの前記時間T₂は
   前記基準信号の前記定周期T₁よりも短くなるよ
   うに（T₂＜T₁）設定され、また、前記オーバフ
   ロー信号出力端子からは自走発振周期T₀までカ
   ウンタがカウント動作を継続した場合にオーバフ
   ロー信号が出力される構成を有する、自走発振器
   の発振周期制御装置において、 前記自走発振器のオーバフロー信号出力端子に
   はRSフリツプフロツプのセツト端子が接続され
   る一方、 前記ゲート手段に並列にアンド回路が設けら
   れ、このアンド回路は、その一方の入力端子に前
   記基準信号が加えられ、他方の入力端子に前記
   RSフリツプフロツプの出力端子が接続され、前
   記ゲート手段とアンド回路の各出力端子はオア回
   路の入力端子にそれぞれ接続され、オア回路の出
   力端子は前記リセツト手段に接続され、このリセ
   ツト手段の出力部は、前記自走発振器のカウンタ
   リセツト端子と前記RSフリツプフロツプのリセ
   ツト端子に共通に接続されていることを特徴とす
   る自走発振器の発振周期制御装置。