KR0133532B1

KR0133532B1 - 위상 서보 제어를 위한 기준 신호 작성 회로

Info

Publication number: KR0133532B1
Application number: KR1019890012882A
Authority: KR
Inventors: 도요조 우라까미
Original assignee: 이우에 사또시; 상요 덴기 가부시끼가이샤
Priority date: 1988-09-07
Filing date: 1989-09-06
Publication date: 1998-04-22
Also published as: JP2584309B2; KR900005405A; DE68925320T2; US4954893A; DE68925320D1; JPH02177681A; EP0358175A3; CA1309175C; EP0358175B1; EP0358175A2

Abstract

내용없음.

Description

위상 서보 제어를 위한 기준 신호 작성 회로

제1도는 본 발명에 의한 기준 신호 작성 회로가 적용되는 VTR의 모터 서보 회로를 도시한 개략 블록도.

제2도는 본 발명의 한 실시예인 기준 신호 작성 회로를 도시한 블록도.

제3도는 제3도에 도시한 기준 신호 작성 회로에 있어서의 수평 처리 블록의 동작을 설명하는 타이밍차트.

제4도 내지 제6도는 제2도에 도시한 기준 신호 작성 회로에 있어서의 수직 처리 블록의 동작을 설명하는 타이밍차트.

제7도는 제2도에 도시한 실시예의 보상 동작을 설명하는 플로우차트.

제8도는 제2도에 도시한 실시예의 보상 동작을 설명하는 타이밍차트.

제9도 및 제10도는 제2도에 도시한 실시예에 있어서의 우/기 필드 판별 동작을 설명하는 타이밍차트.

제11도는 본 발명의 다른 실시예인 기준 신호 작성 회로를 도시한 블록도.

제12도는 제11도에 도시한 기준 신호 작성 회로에 있어서의 수평 처리 블록의 동작을 설명하는 타이밍차트.

* 도면의 주요부분에 대한 부호의 설명

3 : 업/다운 카운터 4 : 수평 검출용 출력 비교 레지스터

5 : 수직 검출용 출력 비교 레지스터 6: 수평 처리 블록

7 : 수직 처리 블록 8 : PAL/NTSC 판별 블록

9 : 우/기 필드 판별 블록 10, 22, 30, 34 :AND 게이트

11, 18, 24, 32, 33 : RS-플립 플롭 12, 23 : OR 게이트

13 : 수평 타이머 카운터 14 : 수평 출력 비교 레지스터

25 : 수직 타이머 카운터 26 : 수직 출력 비교 레지스터

본 발명은 기준 신호 작성 회로에 관한 것으로, 보다 특정적으로는, 예를 들면 비디오 테이프 레코더(이하, VTR)와 같은 영상 기기의 모터 서보 회로 등에 있어서, 복합 동기 신호와 같은 외부 신호에 동기해서 위상 서보를 위한 기준 신호를 작성하는 기준 신호 작성 회로의 개선에 관한 것이다.

종래, VTR에는 실린더 모터나 캡스턴 모터의 회전을 제어하기 위한 모터 서보 회로가 설치되어 있다. 그리고, 이와 같은 모터 서보 회로에 있어서, 영상 신호로부터 추출된 복합 동기 신호에 기초해서, 모터의 위상 서보 제어를 위한 기준 신호가 작성된다. 이와 같은 기준 신호의 작성은 일반적으로, 복합 동기 신호로부터 수직 동기 신호를 분리하는 동기 분리 회로를 사용해서 행해진다. 이와 같은 동기 분리 회로이 한 예로서는, 업/다운 카운터를 설치하고, 복합 동기 신호의 레벨에 따라서 이 업/다운 카운터의 계수 동작을 제어하고, 그리고 이 업/다운 카운터의 출력 상태에 기초해서 수직 동기 신호를 검지하는 것이 제안되고 있고, 일본국 특허 공개(소) 제61-288,574호에 개시되어 있다.

또한, 이와 같은 동기 분리 회로에 있어서는 후술하는 VTR의 특수 재생을 위해 수평 동기 신호의 분리도 행하고 있다.

이와 같은 종래의 동기 분리 회로에 있어서는 복합 동기 신호 중이 수직 동기 신호 및 수평 동기 신호의 단발적인 누락이 생긴 경우의 보상 기능을 갖는 것도 제안되고 있다.

그렇지만, 어떤 이유로 복합 동기 신호 중의 수평 동기 신호 또는 수직동기 신호가 복수개 연속해서 누락된 경우의 보상 기능을 갖는 것이 아니고, 이와 같은 연속적인 누락이 생긴 경우에는 이하와 같은 여러 가지 문제가 생긴다.

예를 들면, VTR의 녹화 중에 채널을 전환한 경우에는, 일반적으로 영상 신호의 공급이 중단되어 수직동기 신호를 놓치게 되고, 이 결과 모터 서보를 위한 동기 기준을 놓치게 된다. 또한, 하이파이 비디오 등에 있어서 음성만 기록하고 싶은 경우나, 방송 신호가 매우 미약하여 수직 동기 신호를 검지할 수 없는 경우에도, 수직 동기 신호는 연속해서 누락되고, 각종 모터의 위상 서보를 위한 동기 기준을 얻을 수 없다.

또한, 전술한 바와 같은 원인으로 복합 동기 신호 중의 수평 동기 신호가 연속해서 누락된 경우에는, VTR의 특수 재생시에 다음과 같은 문제가 생긴다. 즉, VTR의 특수 재생시에는, 그 직전에 복수의 수평 동기 신호가 삽입된 의사 수직 동기 신호를 사용해서 화면의 수직 요동과 스큐(skew)를 방지하고 있으나, 복합 동기 신호의 수평 동기 신호를 연속해서 놓치게 되면 수직 요동을 방지할 수 없게 되어 버린다.

그러므로, 본 발명의 목적은 복합 동기 신호 중의 수직 동기 신호가 연속해서 누락된 경우의 기준 신호 작성 기능을 갖는 기준 신호 작성 회로를 제공하는 것이다.

본 발명의 다른 목적은 복합 동기 신호 중의 수직 동기 신호가 연속해서 누락된 경우라도, 수직 동기 신호와 균등한 주기의 기준 신호를 공급할 수 있고, 안정된 위상 서보 제어를 행할 수 있는 기준 신호 작성 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 복합 동기 신호 중의 수평 동기 신호가 연속해서 누락된 경우라도, 특수 재생을 양호하게 행할 수 있는 기준 신호 작성 회로를 제공하는 것이다.

본 발명은 요약하면 외부로부터 공급되는 복합 동기 신호에 기초해서 기준 신호를 작성하는 기준 신호 작성 회로이며, 복합 동기 신호로부터 수직 동기 신호를 분리하는 분리 회로와, 기준 신호에 의해서 리셋트 되는 타이머 회로와, 타이머 회로의 출력과 가변 설정값을 비교해서, 가변 주기를 갖는 보상 동기 신호를 작성하는 보상 신호 작성 회로와, 기준 신호로서 분리 회로 출력 또는 보상 신호 작성 회로로 출력을 공급하는 기준 신호 출력 회로를 구비하고 있고, 통상적으로는 보상 동기 신호의 주기를 수직 동기 신호 주기보다도 조금 긴 값으로 설정하고, 또한 복합 동기 신호 중의 수직 동기 신호가 연속해서 소정의 복수개 이상 누락된 경우에 수직 동기 신호 주기와 균등한 값으로 설정하도록, 보상 신호 작성 회로의 설정값을 변화시키도록 한 것이다.

따라서, 본 발명의 주된 이점은 영상 신호의 불입력시와 같이, 복합 동기 신호 중이 수직 동기 신호가 소정의 개수 이상 연속해서 누락된 경우에, 본래의 수직 동기 신호와 균등한 주기의 보상 동기 신호를 공급할 수 있으므로, 안정된 위상 서보 제어를 행할 수 있다는 것이다.

본 발명의 실시예를 첨부 도면을 참조하여 지금부터 설명하겠다.

제1도는 본 발명에 의한 기준 신호 작성 회로, 즉 동기 분리 회로가 적용된다. VTR의 실린더 모터의 회전 제어를 위한 모터 서보 회로의 개략 블록도이다. 또한, VTR에 있어서, 캡스턴 모터의 회전 제어를 위해 동일한 모터 서보 회로가 다시 1계통별로 설치되어 있다.

제1도에 있어서, 모터 서보 회로(100)은 속도 서보 회로(200)과, 위상 서보 회로(300)을 포함하고 있다. 이들 서보 회로(200 및 300)에서의 제어 신호는 가산기(400)에 의해서 가산된 후, 모터 회로(500)에 인가된다. 그리고, 모터 회로(500)에 있어서 검출되는 FG 펄스 및 PG 펄스는 각각 속도 서보 회로(200) 및 위상 서보 회로(300)에 궤환된다. 또한, 모터 서보 회로(100)은, 도시하지 않은 영상 회로로부터 입력 단자(1)을 통해서 입력된 복합 동기 신호에 기초해서, 위성 서보 회로(300)을 위한 기준 신호를 발생하는 기준 신호 작성 회로(동기 분리 회로)(600)을 더 구비하고 있다. 이와 같은 속도 및 위상 서보는 통상적으로는, 예를 들면 1987년의 상요 테크니컬 리뷰 제19권 제2호의 제18페이지 내지 제24페이지에 설명되어 있는 바와 같이, 마이크로컴퓨터에 의하여 소프트웨어적으로 실현된다.

다음에, 제2도를 참조해서, 본 발명의 한 실시예인 기준 신호 작성 회로의 구성에 대해서 설명한다.

제2도에 있어서, 입력 단자(1)을 통해서 외부의 영상 회로에서 입력된 복합 동기 신호 a는, 정형 앰프(2)를 통해서 카운터(3)에 부여된다. 카운터(3)은 정형 앰프(2)에서 출력되는 복합 동기 신호의 레벨에 따라서 업/다운 동작이 제어되는 카운터이고, 복합 동기 신호의 레벨이 H레벨인 때에는 4MHz 클럭 신호를 업 카운트하고, L레벨인 때에는 다운 카운트한다.

카운터(3)의 카운트값 b는, 수평 검출용 및 수직 검출용 출력 비교 레지스터 OCRHD(4) 및 OCRVD(5)에 부여된다. 출력 비교 레지스터는, 그 자체에 설정된 값을 입력이 초과된 때에 일정 기간 H레벨로 되는 펄스를 발생하는 것이고, 보다 구체적으로는, OCRHD(4)는 카운터(3)에서의 카운트값이 2.75μ초에 대응하는 값에 도달하면 H레벨의 펄스를 출력하고, OCRVD(5)는, 카운터(3)에서의 카운트값이 17μ초에 대응하는 값에 도달하면 H레벨의 펄스를 출력한다. OCRHD(4)에서의 출력(제3도의 c)는, 수평 처리 블록(6)에 부여되고, OCRVD(5)에서의 출력(제4도의 c)는 수직 처리 블록(7)에 부여된다. 또한, 기준 신호 작성 회로(600)은 그 외에, PAL/NTSC 판별 블록(8)과, 우/기 필드 판별 블록(9)를 포함하고 있다.

수평 처리 블록(6)은 AND 게이트(10)과, HD 마스크용의 RS-플립 플롭(11)과 OR 게이트(12)와, 4MHz의 클럭을 계수하고 또한 OR 게이트(12)의 출력으로 리셋트되는 수평 타이머 카운터(13)과, 수평 출력 비교 레지스터 OC고(14,15,16 및 17)과, 50% 듀티(duty)의 수평 동기 주기 신호를 출력하는 H 50 출력 RS-플립 플롭(18)과, 의사 수직 동기 신호로서 이용하는 4.75μ초의 펄스폭을 갖는 수평 동기 주기 신호를 출력하는 *H 출력 RS-플립 플롭(19)를 구비하고 있다.

OCRH(14,15,16 및 17)은 각각, 수평 타이머 카운터(13)의 출력을 받아, 그 자체에 설정된 값을 입력이 초과한 때에 일정 기간 H레벨로 되는 펄스를 발생하는 것이다. 보다 구체적으로는, OCRH(14)는 정규 수평 주기의 102%에 대응하는 값이, OCRH(15)에는 정규 수평 주기의 90%에 상당하는 값이, OCRH(16)에는 정규 수평 주기의 50%에 상당하는 값이, OCRH(17)에는 정규 수평 동기 신호의 펄스폭에 대응하는 값이 설정되어 있다.

OCRH(14)의 출력은, 보상 수평 동기 신호로서 OR 게이트(12)의 한쪽 입력에 공급되고, OCRH(15)의 출력은, HD 마스크용 RS-플립 플롭(11)을 리셋트하고, OCRH(16)의 출력은 H 50 출력 RS-플립 플롭(18)을 리셋트하고, OCRH(17)의 출력은, *H 출력 RS-플립 플롭(19)를 리셋트한다. AND 게이트(10)은 OCRH(4)에서의 출력 c와, HD 마스크용 RS-플립 플롭(11)의

출력을 받아, 출력 e를 발생하고, OR 게이트(12)의 다른쪽 입력과 HD 마스크용 RS-플립 플롭(11)의 셋트 입력에 부여한다. 또한 OR 게이트(12)의 출력은 H 신호 1로서 출력됨과 동시에, H 50 출력 RS-플립 플롭(18) 및 *H 출력 RS-플립 플롭(19)를 셋트한다.

한편, 수직 처리 블록(7)은 전술한 수평 처리 블록(6)과 유사한 구성을 갖고 있다. 즉, 수직 처리 블록(7)은 AND 게이트(22)와, VD 마스크용 RS-플립 플롭(24)와, OR 게이트(23)과, 2MHz의 클럭을 계수하고 OR 게이트(23)의 출력으로 리셋트되는 수직 타이머 카운터(25)와, 수직 출력 비교 레지스터 OCRV(26,27,28 및 29)를 구비하고, 이들은 수평 처리 블록(6)에 있어서의 AND 게이트(10), HD 마스크용 RS-플립 플롭(11), OR 게이트(12), 수평 타이머 카운터(13) 및 OCRH(14-17)에 각각 대응하고 있다.

이 수직 처리 블록(7)은 이들 요소에 덧붙여, 외부로부터의 입력 VE1을 허가하는 AND 게이트(30)과, VD 마스크용 RS-플립 플롭(24)의 셋트 입력을 얻기 위한 OR 게이트(31)과, VD 보상 RS-플립 플롭(32)와, 출력 금지용 RS-플립 플롭(33)과, AND 게이트(34)와, 외부 VD 검출용 RS-플립 플롭(35)를 더 갖고 있다.

OCRV(26,27,28 및 29)는 각각, 수직 타이머 카운터(25)의 출력을 받고, 그들 자체에 설정된 값을 입력이 초과한 때에 일정 기간 H레벨로 되는 펄스를 발생하는 것이다. 보다 구체적으로는, OCRV(26)에는 정규 수평 주기의 102%에 대응하는 값이 설정된다. 단, 후술하는 것과 같이, 수직 동기 신호가 장기간에 걸쳐서 누락된 때에는, 정규 수평 주기에 대응하는 값으로 변경된다. 또한, OCRV(27)에는, 후술하는 우/기 필드 판별 타이밍을 결정하는 값이 설정되어 있고, 이것은 AND 게이트(22) 출력의 타이밍보다 조금 지연된 타이밍이다. 또한 OCRV(28)은 수직 동기 신호의 보상을 행한 직후에 신호의 입력을 금지하는 기간을 정하는 값이 설정되어 있다. 이 값은 NTSC 방식에서는 5m초, PAL 방식에서는 6m초이다. 또한, OCRV(29)에는 마스크 기간(NTSC 방식에서는 15m초, PAL 방식에서는 18m초)를 정하는 값이 설정되어 있다.

OCRV(26)의 출력은 OR 게이트(23)의 한쪽 입력과, VD 보상 검출용 RS-플립 플롭(32)의 셋트 입력과, 출력 금지용 RS-플립 플롭(33)의 셋트 입력에 공급된다. 또한, OCRV(27)의 출력은 우/기 필드 판별 블록(9)에 부여된다. OCRV(28)의 출력은 출력 금지용 RS-플립 플롭(33)의 리셋트 입력과, OR 게이트(31)의 한쪽 입력에 부여된다. 또한, OCRV(29)의 출력은 VD 마스크용 RS-플립 플롭(24)의 리셋트 입력에 부여된다. AND 게이트(22)는 OCRVD(5)에서의 출력 c와, VD 마스크용 RS-플립 플롭(24)의

출력을 받아 출력을 발생하고, AND 게이트(30)의 한쪽 입력과, VD 보상 RS-플립플롭(32)의 리셋트 입력과, OR 게이트(31)의 다른쪽 입력에 부여한다. 이 AND 게이트(30)의 다른쪽 입력은 외부로부터 V_E1신호가 공급되고, AND 게이트(30)의 출력은 OR 게이트(23)의 다른쪽 입력에 부여된다. OR 게이트(31)의 출력은 VD 마스크용 RS-플립 플롭(24)의 셋트 입력에 부여된다. AND 게이트(34)은 OR 게이트(23)의 출력과, 출력 금지용 RS-플립 플롭(33)의

출력을 받아 기준 신호 REF 60을 발생하여 출력한다.

외부 VD 검출용 RS-플립 플롭(35)의 셋트 입력에는 OCRVD(5)의 출력이, 그리고 리셋트 입력에는 도시하지 않은 마이크로컴퓨터에 의하여 소프트웨어적으로 발생하는 클리어 신호가 부여된다. 이 플립 플롭(35)의 출력은, 후술하는 외부 VD 검출용 플래그 VEXF로서 이용된다.

한편, PAL/NTSC 판별 블록(8)은 영상 신호가 PAL 방식에 의한 것인지 NTSC 방식에 의한 것인지를 판별해서 마이크로컴퓨터에 알리기 위한 것이며, OR 게이트(12)에서 출력되는 수평 동기 신호를 클럭으로서 계수하고, 또한 OCRVD(5)이 출력으로 리셋트되는 카운터(20)과, 그 출력을 받는 판별 출력 비교 레지스터(21)로 구성된다.

또한, 우/기 필드 판별 블록(9)는 우수 필드 또는 기수 필드의 어느 한쪽이 위상 서보를 행하는 기준 필드로서 지정되어 있는 경우에, 현 필드가 어느 필드인가를 판별해서 마이크로컴퓨터에 알리기 위한 것이고, D-플립 플롭(36 및 37)은 D-플립 플롭(36)의 Q 출력을 OCRV(27)의 출력으로 래치한다. 그리고, D-플립 플롭(37)의 Q 출력이 판별 출력으로서 공급된다.

다음으로, 제3도의 타이밍차트를 참조해서, 제2도에 도시한 기준 신호 작성 회로의 수평 처리 블록(6)의 동작에 대해서 설명한다.

우선, 제3(a)와 같은 복합 동기 신호가 입력 단자(1) 및 정형 앰프(2)를 통해서 업/다운 카운터(3)에 입력되면, 카운터(3)은 제3도(b)에 도시한 바와 같이, 복합 동기 신호가 H레벨인 때에 업 카운트하고, L레벨인 때에 다운 카운트한다.

OCRHD(4)는 이 카운터(3)이 카운트값이 증가해서 전술한 임계값(2.75μ초에 대응하는 값)에 도달한 때에, 일정한 지속 시간을 갖는 H레벨의 펄스를 발생하고[제3도(c)], AND 게이트(10)의 한쪽 입력에 부여한다. 단, 카운트값이 감소해서 상기 임계값에 도달한 때에는 펄스는 전혀 생기지 않는다. AND 게이트(10)의 다른쪽 입력에는, HD 마스크용 RS-플립 플롭(11)로부터 제3도(d)에 도시한 바와 같은 마스크 신호가 부여된다. 이 HD 마스크용 RS-플립 플롭(11)은 AND 게이트(10)의 출력[제3도(e)]에서 셋트됨고 동시에, 정규 수평 주기의 90%에 대응하는 임계값을 갖는 OCRH(15)에서 출력되는 신호 [제3도(g)]에 의해서 리셋트 된다. 따라서, 마스크 신호(d)는 수평 주기의 10% 기간만 신호 c를 접수하도록 AND 게이트(100의 개폐를 제어한다. 이 결과, 나머지 90%의 기간 중에는 AND 게이트(10)은 닫혀지고, 잡음 성분의 제거가 도모된다. AND 게이트(10)의 출력 e는 OR 게이트(12)를 통해서, 제3도(e)에 도시한 수평 동기 신호(H 신호)로서 출력됨과 동시에, 수평 타이머 카운터(13)에 부여된다. 신호 e의 펄스에 누락이 없는 경우에는, 카운터(13)은 정규 수평 주기로 리셋트 되기 때문에, 카운터(13)의 출력은 OCRH(14)의 설정값(수평 주기의 102%에 대응하는 값)에 도달하지 않고, OCRH(14)의 출력[제3도(f)]에는 펄스는 생기지 않는다. 그러나, 신호 e에 누락이 생기면, 카운터(13)의 카운터값이 OCRH(14)의 설정값에 도달한 시점에서 OCRH(14)는 보상 신호 f를 발생하고, OR 게이트(12)의 다른쪽 입력에 부여한다. 이로 인해 AND 게이트(10)의 출력 e의 누락은 보상되고, 이와 같이 보상된 신호 1이 H 신호로서 공급된다. 신호 e가 연속해서 누락되어 있는 경우에는, OR 게이트(12)의 출력 1에 의해서 카운터(13)이 리셋트되고, OCRH(14)의 출력 f가 보상 신호로서 이용된다.

한편, H 50 출력 RS-플립 플롭(18)은 전술한 신호 1에 의해서 셋트되고, 또한 수평 주기의 50%에 대응하는 설정값을 갖는 OCRH(16)의 출력[제3도(h)]에 의해서 리셋트된다. 따라서, 그 출력 H 50은 제3도(j)에 도시한 바와 같게 된다. 이 50% 듀티의 수평 동기 신호 j는, 후술하는 우/기 필드 판별을 위해, 우/기 필드 판별 블록(9)에 부여된다.

또한, *H 출력 RS-플립 플롭(19)는 전술한 신호 1에 의해서 셋트되고, 또한 정규 수평 동기 신호의 펄스폭에 대응하는 설정값을 갖는 OCRH(17)의 출력 [제3도(i)]에 의해서 리셋트된다. 따라서, 그 출력 *H는 제3도(k)에 도시한 바와 같은 4.75μ초의 펄스폭을 갖는 신호로 되고, 전술한 바와 같이 특수 재생시에 있어서의 수평 주기 동기 신호로서 이용된다.

다음에, 제4도 내지 제6도의 타이밍챠트를 참조해서, 제2도에 도시한 기준 신호 작성 회로의 수직 처리블럭의 동작에 대해서 설명한다.

우선, 제4도(a) 및 (b)에 도시한 파형은 전술한 제3도(a) 및 (b)의 파형과 같은 것이다. 즉, 제4도(b)는 업/다운 카운터(3)이 카운트값이고, OCRVD(5)는 이 카운트값이 증대해서 전술한 임계감(17μ초에 대응하는 값)에 도달한 때에, 일정한 지속 시간을 갖는 H 레벨의 펄스를 발생하고[제4도(c)], AND 게이트(22)의 한쪽 입력에 부여한다. 단, 카운트값이 감소해서 상기 임계값에 도달한 때에는 펄스는 전혀 발생하지 않는다. 이와 같이, OCRHD(4)의 임계값을 2.75μ초, OCRVD(5)의 임계값을 17μ초로 하도록 설정함으로써, 수평 동기 신호 및 수직 동기 신호가 별도로 분리된다. 또한, 이들 임계값은 각각 3.5μ초, 14μ초라도 좋다.

제5도는 수직 동기 신호에 누락이 없는 경우의 수직 처리 블록(7)의 동작을 설명하는 타이밍챠트이다. AND 게이트(22)의 한쪽 입력에는, 전한 바와 같이 OCRVD(5)에서 분리된 수직 동기 신호[제5도(a)]가 부여되고, 다른쪽 입력에는 VD 마스크용 RS-플립 플롭(24)로부터 제5도(b)에 도시한 바와 같은 마스크 신호가 부여된다. 이 VD 마스크용 RS-플립 플롭(24)는 OR 게이트(31)의 출력에 의해서 셋트됨과 동시에, 마스크 기간을 정하는 소정의 값이 설정된 OCRV(29)에서의 신호[제5도(d)]에 의해서 리셋트된다. 따라서, 마스크 신호[제5도(b)]는, 수직 동기 신호에 의해서 수직 타이머 카운터(25)가 리셋트 되고 나서 NTSC 방식에서는 15m초, PAL 방식에서는 18m초의 기간만 AND 게이트(22)를 닫도록 AND 게이트(22)의 개폐를 제어한다.

AND 게이트(22)의 출력은 AND 게이트(30)을 통해서 OR 게이트(23)에 부여되고, OR 게이트(23)의 출력[제5도(c)]는, AND 게이트(34)를 통해서 기준 신호 REF 60으로서 출력된다. 수직 동기 신호에 누락이 없는 경우에는, 수직 타이머 카운터(25)의 카운트값은, OCRV(26)의 설정값(수직 주기의 102%)에 도달하지 않고, 따라서 출력 금지용 RS-플립 플롭(33)은 셋트되지 않는다. 따라서, AND 게이트(34)는 닫혀지지 않고, OR 게이트(23)의 출력[제5도(c)]가 기준 신호로서 출력되다. 이 경우, OCRV(28)의 출력[제5도(e)]는 전혀 기능하지 않는다.

제6도는 수직 동기 신호에 누락이나 지연이 생긴 경우의 수직 처리 블록(7)의 동작을 설명하는 타이밍 차트이다.

즉, 제6도(a)의 점선으로 도시한 바와 같이 수직 동기 신호의 누락이 생긴 경우에는 수직 타이머 카운터(25)가 정규 수직 동기 주기로 리셋트되지 않기 때문에, 수직 주기의 102%에 대응하는 설정값을 갖는 OCRV(26)으로부터는 제6도(c)에 도시한 바와 같은 출력이 얻어진다. 즉, 이 OCRV(26)의 출력의 타이밍은 본래의 수직 동기 신호의 타이밍으로부터, 수직 주기의 2%만 어긋나 있다. OCRV(26)의 출력은 보상신호로서 OR 게이트(23)에 부여되고, 이로 인해, AND 게이트(22) 출력의 누락은 보상된다. 또한, 수직 동기 신호가 누락되면, VD 마스크용 RS-플립 플롭(24)가 셋트되지 않기 때문에, 마스크 기간이 시작되지 않는다. 그래서, OCRV(28)의 출력[제6도(e)]에 의해서 VD 마스크용 RS-플립 플롭(24)를 셋트함으로써, 강제적으로 마스크 기간을 재시하도록 하고 있다[제6도(b)].

또한, OCRV(26)의 출력은 VD 보상 RS-플립 플롭(32) 및 출력금지용 RS-플립 플롭(33)을 셋트한다. VD 보상 RS-플립 플롭(32)는 AND 게이트(22)의 출력으로 리셋트되고, 그 출력 V_INL[제6도(g)]는 보상 동작이 행해진 것을 마이크로컴퓨터로 알린다. 또한, 출력 금지용 RS-플립 플롭(33)은 OCRV(28)의 출력에 의해서 리셋트되고, 그 출력[제6도(f)]는 AND 게이트(34)의 다른쪽 입력에 부여된다. 이로 인해, 보상 동작이 행해진 직후 일정 기간 AND 게이트(34)는 닫혀진다.

수직 동기 신호가 누락되어 있지 않으나, 어떤 이유로 수직 주기가 일시적으로 길어져서 그 뒤 원래 주기로 되돌아온 경우[제6도(d)의 점선]은 보상 동작 직후에 있어서의 출력은 전술한 바와 같이 RS-플립 플롭(33) 및 AND 게이트(34)에 의해서 금지되고 있으므로, 지연되어 온 수직 동기 신호의 출력은 저지되고[제6도(h)], 지극히 짧은 주기의 출력이 생기는 일이 방지된다.

어떠한 이유로, 수직 동기 신호가 연속해서 소정 개수 이상 누락된 경우에는, 마이크로컴퓨터에 의하여 OCRV(26)의 설정값이 자동적으로 변경된다. 제7도는 이와 같은 설정값의 변경 동작을 도시한 플로우챠트이다.

제7도에 있어서, AND 게이트(34)로부터 기준 신호 REF 60이 얻어질 때마다, 이하에 설명하는 할입(割입)동작(스텝 S38)이 실행된다.

우선 외부로부터 인가되는 V_EI의 레벨이 체크된다(스텝 S39). 여기에서, V_EI는 VTR의 기록시에는 H레벨, 재생시에는 L레벨로 되는 신호이다. 그리고 V_EI가 H레벨(또는 1)인 때에는, VD 보상 RS-플립 플롭(32)의 Q 출력인 V_INL의 레벨을 체크한다(스텝 S40). 그리고, V_INL이 L레벨이면, 즉 수직 동기 신호의 보상 동작이 행해지고 있지 않으면, 레지스터 REFCNT를 리셋트해서(스텝 S41), 할입 동작을 종료한다(스텝 S42).

한편, V_INL이 H레벨인 때에는 수직 동기 신호의 보상 동작이 실행되고 있으므로, 레지스터 REFCNT의 값이 1개 증가되고(스텝 S43), REFCNT의 값이 4보다 큰지의 여부가 체크된다(스텝 S44). 그리고 크지 않으면, 할입 동작을 종료한다(스텝 S45).

한편, 4보다 크면, V_EI을 리셋트하고(스텝 S46), 또한 REFCNT를 리셋트하며(스텝 S47), OCRV(26)의 설정값을 수직 동기 주기와 균등한 값으로 설정하고(스텝 S48), 할입 동작을 종료한다(스텝 S49).

또한, V_EI가 L레벨(또는 0)인 때에는, 외부 VD 검출용 RS-플립 플롭(35)의 Q 출력인 VEXF가 체크된다(스텝 S50). 그리고, VEXF가 L레벨이면, 외부 입력이 없으므로, 레지스터 REFCNT를 리셋트하고(스텝 S51), 할입 동작을 종료한다(스텝 S52).

한편, VEXF가 H레벨인 때에는, REFCNT의 값이 1개 증가하고(스텝 S53), VEXF를 클리어하여(스텝 S54), REFCNT의 값이 4보다 큰지의 여부를 조사한다(스텝 S55). 크지 않으면 할입 동작을 종료한다(스텝 S56).

한편, 4보다 크면, V_EI을 셋트하고(스텝 S57), REFCNT를 리셋트하며(스텝 S58), OCRV(26)의 설정값을 수직 동기 신호의 102%로 설정하고(스텝 S59), 할입 동작을 종료한다(스텝 S60).

이상의 할입 동작에 의하여, V_EI=1 즉 외부 입력을 접수하는 상태에 있어서, 4개 이상 계속해서 수직 동기 신호가 입력되지 않으면, 정규 수직 주기를 갖는 내부의 기준 신호가 선택되어 출력된다. 한편, V_EI=0 즉 내부 기준 신호가 이용되고 있는 상태에 있어서, 4개 계속해서 수직 동기 신호가 외부로부터 입력되면, 외부 입력이 선택되어 출력된다. 제8도는 이상의 동작을 설명하는 타이밍챠트이고, 설명을 간단히 하기 위해 수직 동기 신호의 누락이 2개 이상에서 내부 기준 신호로 전환되는 경우를 도시하고 있다. 이 주기 변경 처리는, 수평 동기 신호에 대해서도 동일한 구성으로 가능하다.

다음으로, PAL/NTSC 판별 블록(8)에 의한 PAL/NTSC의 판별은 카운터(20)이, OCRVD(5)의 출력에 의해서 리셋트되기까지 계수되는 H 신호의 개수에 기초해서 행해진다. 즉 각 방식의 주사선 수가 다르므로, PAL 방식의 경우에는 312.5개, NTSC 방식의 경우에는 262.5개가 계수될 것이다. 따라서 OCR(21)의 임계값은 288로 설정되고, 그 출력에 의해서 PAL/NTSC가 판별된다. 그리고 그 판단결과에 의해서 각 OCR의 설정값도 변경된다.

또한, 우/기 필드 판별 블록(9)에 의한 우/기 필드의 판별은, 제9도 및 제10도에 도시한 바와 같이, OCRVD(5)의 출략[제9도 및 제10도의 (c)]의 상승에 있어서의 H 50 신호(b)의 레벨에 기초해서, 즉 H 50 신호와 수직 동기 신호의 위상 관계의 상위에 기초해서 행해진다. 예를 들면, 제9도에 도시한 바와 같이, OCRVD(5) 출력(c)의 상승시에 H 50 신호(b)가 H 레벨이면, 기수 필드로 판단되고(d), 한편 제10도에 도시한 바와 같이, OCRVD(5) 출력(c)의 상승시에 H 50 신호(b)가 L레벨이면, 우수 필드(d)로 판단된다. 또한, OCRV(27)에 의한 지연은, 다른 처리의 타이밍을 맞추기 위한 것이고, 본질적인 처리는 아니다.

다음에, 제11도 및 제12도를 참조해서, 본 발명의 제2실시예인 기준 신호 작성 회로에 대해서 설명한다. 이 제2실시예는 전술한 제1실시예의 수평 처리 블록에 있어서 생기는 하기의 문제를 해결하기 위한 것이다.

즉, 제2도의 동기 분리 회로에 있어서, 예를 들면 채널의 전환시에, OCRH(14)에 의한 수평 동기 신호의 보상이 행해진 직후에 본래의 수평 동기 신호가 입력되면[제12도(a), *H 신호가 매우 짧은 주기로 연속해서 출력되어 버린다(d). 또한, 수평 동기 신호의 누락 보상이 행해진때에, 제2도의 구성에서는, HD 신호의 마스크는 행해지지 않는다[제12도(b)]. 따라서 잡음을 수평 동기 신호로 간주해 버릴 우려가 증대한다.

이상의 점을 고려해서, 제11도의 실시예에서는 우선, *H 출력용의 RS-플립 플롭(19)를 H 50 출력용 RS-플립 플롭(18)의 Q 출력으로 셋트하도록 하고, 또 PAL/NTSC 판별 블록(8)의 클럭 신호로서 H 50 신호를 사용하고 있다. 이와 같이 안정된 H 50 신호를 이용으로써, 수평 동기 신호의 누락 보상 직후에 본래의 수평 동기 신호가 입력되어도, H 50 출력용 RS-플립 플롭(18)의 상태는 변하지 않고, 따라서 *H 신호도 변화하지 않는다. 또 PAL/NTSC 판별을 더욱 정확하게 행할 수도 있다.

또한, 25.5μ초에 대응하는 값이 설정된 OCRH(70)을 별도로 설치하고, 이 OCRH(70)의 출력 또는 AND 게이트(10)의 출력에 의해서 HD 마스크용 RS-플립 플롭(11)을 셋트하도록 하고 있다. 이로 인해, 수평 동기 신호의 누락 보상이 행해진 후 25.5μ초 후에 AND 게이트(10)이 마스크되고[제12도(g)], 잡음을 수평 동기 신호로 간주할 우려가 적어진다.

이상과 같이, 본 발명의 실시예에 의하면, 수직 동기 신호가 연속해서 복수개 누락된 경우에, 보상 신호의 주기를 수직 동기 주기와 균등하게 함으로써, 안정된 위상 서보 제어를 행할 수 있다. 또한, 수평 동기 신호가 복수개 누락된 경우에도 이를 보상함으로써, 특수 재생시에 있어서의 수직 요동의 발생을 방지할 수 있다.

도면 및 상기 실시예의 설명은 본 발명을 설명하기 위한 것으로 청구 범위에 기재된 발명을 한정하거나, 그 범위를 감소시키지 않는다.

또한 본 발명의 각부 구성은 상기 실시예에 한정되지 않고, 청구범위의 본 발명의 의의로부터 벗어나지 않는 범위 내에서, 해당 기술 분야에 통상의 지식을 가진 사람이면 누구나 여러 종류의 변형을 실시할 수 있다.

Claims

외부로부터 공급되는 복합 동기 신호에 기초해서 기준 신호를 작성하는 기준 신호 작성 회로에 있어서, 상기 복합 동기 신호로부터 수직 동기 신호를 분리하는 수단(3, 5), 상기 기준 신호에 의해서 리셋트되는 제1타이머 수단(25), 상기 제1타이머 수단의 출력과, 가변 설정값을 비교해서, 가변 주기를 갖는 제1보상 신호를 작성하는 제1보상 신호 작성 수단(26), 상기 기준 신호로서, 상기 수직 동기 신호 분리 수단 출력 또는 상기 제1보상 신호 작성 수단의 출력을 공급하는 기준 신호 출력 수단(23) 및 상기 제1보상 신호의 주기를 통상적으로는 수직 동기 신호 주기보다도 긴 값으로 설정하고, 또한 상기 복합 동기 신호 중의 수직 동기 신호가 연속해서 소정의 개수 이상 누락된 경우에 수직 동기 신호 주기와 균등한 값으로 설정하도록 상기 제1보상 신호 작성 수단의 상기 설정값을 변화시키는 수단을 구비한 것을 특징으로 하는 기준 신호작성 회로.
제1항에 있어서, 상기 분리된 수직 동기 신호의 상기 기준 신호 출력 수단으로의 입력을 저지하기 위한 제1마스크 수단(22, 24)를 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제2항에 있어서, 상기 제1마스크 수단은 마스크 기간을 규정하는 신호를 발생하는 수단(24), 상기 마스크 신호에 따라서 상기 수직 동기 신호의 통과를 저지하는 수단922)를 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제1항에 있어서, 상기 제1보상 신호의 작성 후에 소정 기간 상기 기준 신호 출력 수단으로부터의 상기 기준 신호의 출력을 저지하는 수단(33, 34)를 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제1항에 있어서, 상기 제1보상 신호 작성 수단에 의하여 제1보상 신호가 작성된 것을 표시하는 수단(32)를 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제1항에 있어서, 외부 입력에 따라서 상기 분리된 수직 동기 신호의 상기 기준 신호 출력 수단으로의 입력을 저지하는 수단(30)을 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제1항에 있어서, 상기 복합 동기 신호에 기초해서 기준 수평 동기 신호를 작성하는 수단(6)을 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제7항에 있어서, 상기 기준 수평 동기 신호 작성 수단은 상기 복합 동기 신호로부터 수평 동기 신호를 분리하는 수단(3, 4), 리셋트 펄스에 의해서 리셋트되는 제2타이머 수단(13), 상기 제2타이머 수단 출력과, 소정의 설정값을 비교해서, 통상의 수평 동기 신호 주기보다도 긴 주기를 갖는 제2보상 신호를 작성하는 제2보상 신호 작성 수단(14) 및 상기 리셋트 펄스로서 상기 수평 동기 신호 분리 수단 출력 또는 상기 제2보상 신호 작성 수단 출력을 공급하는 리셋트 펄스 출력 수단(12)를 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제8항에 있어서, 상기 분리된 수평 동기 신호의 상기 리셋트 펄스 출력 수단으로의 입력을 금지하기 위한 마스크 수단(10, 11)을 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
제9항에 있어서, 상기 제2마스크 수단은 마스크 기간을 규정하는 신호를 발생하는 수단(11) 및 상기 마스크 신호에 따라서 상기 수평 동기 신호의 통과를 저지하는 수단(10)을 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제8항에 있어서, 상기 리셋트 펄스 출력 수단의 출력이 상기 기준 수평 동기 신호로서 공급되는 것을 특징으로 하는 기준 신호 작성 회로.
제8항에 있어서, 상기 기준 수평 동기 신호 작성 수단은 상기 리셋트 펄스 출력 수단의 출력에 동기한 50% 듀티의 기준 수평 동기 신호를 발생하는 수단(18)을 더 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제11항에 있어서, 상기 수직 동기 신호의 1주기 중의 상기 기준 수평 동기 신호의 수를 카운트함으로써 영상 신호의 방식을 판별하는 수단(8)을 더 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제12항에 있어서, 상기 수직 동기 신호의 1주기 상의 상기 기준 수평 동기 신호의 수를 카운트함으로써 영상 신호의 방식을 판별하는 수단(8)을 더 포함하는 것을 특징으로 하는 기준 신호 작성 회로.
제12항에 있어서, 상기 기준 신호의 타이밍으로 상기 50% 듀티의 기준 수평 동기 신호의 레벨을 판별함으로써, 우수 필드 또는 기수 필드의 판별을 행하는 수단(9)를 더 구비한 것을 특징으로 하는 기준 신호 작성 회로.
외부로부터 공급되는 복합 동기 신호에 기초해서 기준 신호를 작성하는 기준 신호 작성 회로에 있어서, 상기 복합 동기 신호로부터 동기 신호를 분리하는 수단(3, 5), 상기 기준 신호에 의해서 리셋트되는 제1타이머 수단(25), 상기 제1타이머 수단의 출력과, 가변 설정값을 비교해서, 가변 주기를 갖는 제1보상 신호를 작성하는 제1보상 신호 작성 수단(26), 상기 기준 신호로서, 상기 동기 신호 분리 수단 출력 또는 상기 제1보상 신호 작성 수단의 출력을 공급하는 기준 신호 출력 수단(23) 및 상기 제1보상 신호의 주기를 통상적으로는 동기 신호 주기보다도 긴 값으로 설정하고, 또한 상기 복합 동기 신호 중의 동기 신호가 연속해서 소정의 개수 이상 누락된 경우에 동기 신호 주기와 균등한 값으로 설정하도록 상기 제1보상 신호 작성 수단의 상기 설정값을 변경시키는 수단을 구비한 것을 특징으로 하는 기준 신호 작성 회로.