JPH02295294A - バーストゲートパルス発生装置 - Google Patents
バーストゲートパルス発生装置Info
- Publication number
- JPH02295294A JPH02295294A JP11502389A JP11502389A JPH02295294A JP H02295294 A JPH02295294 A JP H02295294A JP 11502389 A JP11502389 A JP 11502389A JP 11502389 A JP11502389 A JP 11502389A JP H02295294 A JPH02295294 A JP H02295294A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate pulse
- burst gate
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はビテオテープレコーダ（以下．ＶＴＲという）
の色信号処理分野に係わるバーストゲートパルス発生装
置に関する。
の色信号処理分野に係わるバーストゲートパルス発生装
置に関する。
（従来の技術）
第２図は従来のバーストゲートパルス発生装置のブロッ
クを示している。第２図において、２１は入力信号，２
２は周波数変換回路、２３は分周回路、２４は電圧制御
発振回路、２５は積分回路、２６は位相比較回路，２７
は水晶発振回路、２８はバーストゲートパルス発生回路
、２９は水平同期信号である。
クを示している。第２図において、２１は入力信号，２
２は周波数変換回路、２３は分周回路、２４は電圧制御
発振回路、２５は積分回路、２６は位相比較回路，２７
は水晶発振回路、２８はバーストゲートパルス発生回路
、２９は水平同期信号である。
次に従来例の動作について説明する。従来は、基準とな
る水晶発振回路２７の出力信号と、入力信号２１を周波
数変換回路２２に入力して得られた出力信号とを位相比
較回路２６に入力し、得られた誤差信号を積分回路２５
によって平滑した信号を電圧制御発振回路２４に入力し
、そこで得られた出力信号を分周回路２３によって分周
した信号を周波数変換回路２２に入力する位相同期ルー
プ装置（以下，ＰＬＬ装置という）において、電圧制御
発振回路２４で得られた出力信号をバーストゲートパル
ス発生回路２８のクロック入力としていた。
る水晶発振回路２７の出力信号と、入力信号２１を周波
数変換回路２２に入力して得られた出力信号とを位相比
較回路２６に入力し、得られた誤差信号を積分回路２５
によって平滑した信号を電圧制御発振回路２４に入力し
、そこで得られた出力信号を分周回路２３によって分周
した信号を周波数変換回路２２に入力する位相同期ルー
プ装置（以下，ＰＬＬ装置という）において、電圧制御
発振回路２４で得られた出力信号をバーストゲートパル
ス発生回路２８のクロック入力としていた。
（発明が解決・しようとする課題）
しかしながら、このような従来の構成では、電圧制御発
振回路の発振周波数はバーストゲートパルス期間にサン
プルホールドされた直流（Ｄ Ｃ）電圧にーよるが、こ
のＤＣ電圧は必ずＤＣ電圧変化が起こり発振周波数もそ
れに応じて変化しクロック周波数も変化する。このこと
により、バーストゲートパルスの水平同期信号の前エッ
ジからの位置及びパルス輔が変化し、ＰＬＬループが不
安定になる。
振回路の発振周波数はバーストゲートパルス期間にサン
プルホールドされた直流（Ｄ Ｃ）電圧にーよるが、こ
のＤＣ電圧は必ずＤＣ電圧変化が起こり発振周波数もそ
れに応じて変化しクロック周波数も変化する。このこと
により、バーストゲートパルスの水平同期信号の前エッ
ジからの位置及びパルス輔が変化し、ＰＬＬループが不
安定になる。
本発明はこのような問題を解決するものであり、バース
トゲートパルス発生回路のクロック入力に安定なものを
使用し−、かつ、電圧制御発振回路より高い周波数の信
号を用いることによって、より正確なバーストゲートパ
ルス位置と幅を得て，ＰＬ［、ループがより安定な装置
を提供することを目的とするものである。
トゲートパルス発生回路のクロック入力に安定なものを
使用し−、かつ、電圧制御発振回路より高い周波数の信
号を用いることによって、より正確なバーストゲートパ
ルス位置と幅を得て，ＰＬ［、ループがより安定な装置
を提供することを目的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、発振周波数が極め
て安定な水晶発振子と水晶発振回路を組み合わせた水晶
発振装置，あるいは前記水晶発振回路にてい倍回路を付
加して得られた信号をバーストゲートパルス発生回路の
クロック入力とする構成にしたものである。
て安定な水晶発振子と水晶発振回路を組み合わせた水晶
発振装置，あるいは前記水晶発振回路にてい倍回路を付
加して得られた信号をバーストゲートパルス発生回路の
クロック入力とする構成にしたものである。
（作 用）
したがって，本発明によれば、変化を受けない安定した
信号をバーストゲートパルス発生回路のクロック入力と
するため安定したＰＬＬループが得られる。
信号をバーストゲートパルス発生回路のクロック入力と
するため安定したＰＬＬループが得られる。
（実施例）
第１図は本発明の一実旅例におけるバーストゲートパル
ス発生装置のブロックを示すものである。
ス発生装置のブロックを示すものである。
第１図において、１０は入力信号、１１は周波数変換回
路、１２は分周回路，１３は電圧制御発振回路，１４は
積分回路、１５は位相比較回路、１６は水晶発振回路，
１７は２てい倍回路，１８はバーストゲートパルス発生
回路，１９は水平同期信号である。
路、１２は分周回路，１３は電圧制御発振回路，１４は
積分回路、１５は位相比較回路、１６は水晶発振回路，
１７は２てい倍回路，１８はバーストゲートパルス発生
回路，１９は水平同期信号である。
次に上記実施例の動作について説明する。水晶発振回路
１６の出力信号を２てい倍回路ｌ７に入力し、そこで得
られた信号をバーストゲートパルス発生回路Ｉ８のクロ
ック入力とする。その他は従来例と同じである。
１６の出力信号を２てい倍回路ｌ７に入力し、そこで得
られた信号をバーストゲートパルス発生回路Ｉ８のクロ
ック入力とする。その他は従来例と同じである。
従来とクロック周波数の時間差を見ると、電圧制御発振
回路の周波数はＮ Ｔ Ｓ Ｃ （ＮａｔｉｏｎａｌＴ
ｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅ＋ｍ Ｃｏｍｍｉｔｔ
ｅｅ）方式で通常３２０ｆ ，ｌ（ ｆ ｓ ＝ １５
．７３４ ｋ ｌ肚水平同期周波数）であり，色副搬送
波周波数はＴｆｌＩで２てい倍回路を通した後は となる。したがって、０．０６μｓｅｃだけクロツクジ
ッターの精度が」二がる。水平同期信号の前エッジから
１０クロツク後がバーストゲートバルスのエッジとする
と，０．６μｓｅｃ改善される。また、積分回路１４で
の制御ＤＣ電圧のずれによる３２０ｆＨの変化を考慮す
ると、更にバーストゲートパルス位置の変動は改善され
る。
回路の周波数はＮ Ｔ Ｓ Ｃ （ＮａｔｉｏｎａｌＴ
ｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅ＋ｍ Ｃｏｍｍｉｔｔ
ｅｅ）方式で通常３２０ｆ ，ｌ（ ｆ ｓ ＝ １５
．７３４ ｋ ｌ肚水平同期周波数）であり，色副搬送
波周波数はＴｆｌＩで２てい倍回路を通した後は となる。したがって、０．０６μｓｅｃだけクロツクジ
ッターの精度が」二がる。水平同期信号の前エッジから
１０クロツク後がバーストゲートバルスのエッジとする
と，０．６μｓｅｃ改善される。また、積分回路１４で
の制御ＤＣ電圧のずれによる３２０ｆＨの変化を考慮す
ると、更にバーストゲートパルス位置の変動は改善され
る。
（発明の効果）
本発明は上記実施例から明らかなように、安定したクロ
ックと水平同期信号で位置，幅の安定したバーストゲー
トパルスが作られ．ＰＬＬループの安定が図れるという
効果を有する。
ックと水平同期信号で位置，幅の安定したバーストゲー
トパルスが作られ．ＰＬＬループの安定が図れるという
効果を有する。
第１図は本発明の一実施例におけるバーストゲートパル
ス発生装置のブロック図，第２図は従来のバーストゲー
トバルス発生装置のブロック図である。 １０． ２１・・・入力信号．１１．２２・・・周波数
変換回路，１２，２３・・・分周回路、１３，２４・・
・電圧制御発振回路．１４．２５・・・積分回路、１５
． ２６・・・位相比較回路，ｌ６，２７・・・水晶発
振回路、１７・・・ ２てい倍回路、１８． ２８・・
・バーストゲートパルス発生回路、１９． ２９・・・
水平同期信号。 特許出願人 松下電器産業株式会社
ス発生装置のブロック図，第２図は従来のバーストゲー
トバルス発生装置のブロック図である。 １０． ２１・・・入力信号．１１．２２・・・周波数
変換回路，１２，２３・・・分周回路、１３，２４・・
・電圧制御発振回路．１４．２５・・・積分回路、１５
． ２６・・・位相比較回路，ｌ６，２７・・・水晶発
振回路、１７・・・ ２てい倍回路、１８． ２８・・
・バーストゲートパルス発生回路、１９． ２９・・・
水平同期信号。 特許出願人 松下電器産業株式会社
Claims (1)
- ビデオテープレコーダ（ＶＴＲ）の色信号処理装置にお
いて、色副搬送波周波数の整数倍もしくは色副搬送波周
波数で発振する水晶発振回路の出力信号を基準とし、前
記水晶発振回路の出力信号をてい倍することによって得
られた信号をバーストゲートパルス発生回路の入力クロ
ックとすることを特徴とするバーストゲートパルス発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502389A JPH02295294A (ja) | 1989-05-10 | 1989-05-10 | バーストゲートパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502389A JPH02295294A (ja) | 1989-05-10 | 1989-05-10 | バーストゲートパルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295294A true JPH02295294A (ja) | 1990-12-06 |
Family
ID=14652321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11502389A Pending JPH02295294A (ja) | 1989-05-10 | 1989-05-10 | バーストゲートパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295294A (ja) |
-
1989
- 1989-05-10 JP JP11502389A patent/JPH02295294A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02295294A (ja) | バーストゲートパルス発生装置 | |
| JPH0220183A (ja) | 走査線変換装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JPH0630297A (ja) | 位相同期回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPS6221114Y2 (ja) | ||
| JPH07336219A (ja) | 適応型ｐｌｌ回路 | |
| JP2552313Y2 (ja) | 表示エリア補正回路 | |
| JPH0767050A (ja) | Ａｍ復調器 | |
| JP2600866B2 (ja) | 位相比較装置 | |
| JPS58114587A (ja) | バ−ストロツク基準信号発生回路 | |
| JPH0126596B2 (ja) | ||
| JPH03119881A (ja) | クロック発生回路 | |
| JPH08172355A (ja) | Ｐｌｌ回路 | |
| JPS63193361A (ja) | テ−プレコ−ダの基準信号作成回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH0732464B2 (ja) | Ｐｌｌ回路 | |
| JPH03165662A (ja) | Ｐｌｌ回路 | |
| JPH11164314A (ja) | ダウンサンプル用信号生成回路 | |
| JPS6129596B2 (ja) | ||
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPH08223444A (ja) | テレビジョン機器等の外部同期方法 | |
| JPH0758633A (ja) | Ｐｌｌ回路 |