JPH08223444A

JPH08223444A - テレビジョン機器等の外部同期方法

Info

Publication number: JPH08223444A
Application number: JP2686495A
Authority: JP
Inventors: Seisuke Yamanaka; 成介山中
Original assignee: C I S KK
Current assignee: C I S KK
Priority date: 1995-02-15
Filing date: 1995-02-15
Publication date: 1996-08-30

Abstract

(57)【要約】【目的】外部同期信号によって変化しない安定なクロ
ック信号を得ること。【構成】基準クロック信号をクロック信号発生器によ
って独立に発生し、この信号を基準にしてそれを分周し
てＣＣＤ駆動クロック信号及びテレビジョン等の同期信
号を作るようにする。こうしてできた垂直同期信号また
は水平同期信号を外部同期信号と比較し、位相または周
波数誤差信号を得、その誤差信号によって上記基準クロ
ック信号を分周する分周比を制御して垂直同期信号、水
平同期信号等の同期をとるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン機器にお
いて、同期信号の同期をとるいわゆる外部同期の方法に
関する。

【０００２】

【従来の技術】従来、テレビジョン機器において、垂直
同期信号或いはそれに関係する信号同士の間で外部同期
をとる場合、ラインロック方式と言う方式がある。この
方式は、テレビジョン機器の垂直同期信号を電源周波数
に同期させる外部同期方式である。図８はこの外部同期
方式のシステム構成を示したものである。同図において
電圧制御発振器８０５の発振周波数および位相が外部同
期信号（電源周波数）に同期させられる。即ち、同図に
示すように、電源からトランス８０１を通して入力して
来る正弦波外部同期信号を波形整形回路８０２で波形整
形して矩形波とした後、位相調整回路８０３において位
相調整して、位相検波回路８０４の第１入力に供給す
る。

【０００３】他方、電圧制御発振器８０５で発生したク
ロック信号を同期信号発生回路８０６に供給して、ここ
で水平同期信号ＨＤ、垂直同期信号ＶＤ及び複合同期信
号ＣＳＹＮＣを発生し、テレビジョン機器の所用部分に
供給するとともに、垂直同期信号ＶＤを波形整形回路８
０７に供給して矩形波を作り、前述の位相検波回路８０
４の第２入力に供給する。

【０００４】位相検波回路８０４は、前記２つの矩形波
の位相比較を行い、もし、位相が違っていれば、誤差信
号を出力する。この誤差信号はローパスフィルタ８０８
を介して前述の電圧制御発振器８０５に供給される。電
圧制御発振器８０５は、この誤差信号によって制御され
て、位相検波回路８０４から誤差信号が無くなるまで発
振周波数、位相を変えて、電源周波数に同期したクロッ
ク信号を発生し、それを同期信号発生器８０６に供給し
て電源周波数に同期した同期信号を発生する。

【０００５】また、他の方法として、水平同期信号或い
はそれに関係する信号同士で外部同期をとる場合があ
る。例えば、白黒カメラあるいはサブキャリア源ロック
を伴わないカラーカメラの外部同期がその例である。

【０００６】図９を参照して、この場合のシステム及び
その動作の概略を説明する。このシステムは、電圧制御
発振器９０６の発振周波数及び位相を外部同期信号ＳＹ
ＮＣに同期させるためのシステムである。同図に示すと
おり、外部同期信号ＳＹＮＣは同期分離回路９０１に印
加され、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹ
ＮＣに分離され、それぞれ、波形整形回路９０２及び９
０３に供給される。

【０００７】波形整形回路９０３で波形整形された水平
同期信号は位相調整回路９０４に送られ、そこで位相調
整された後、位相検波回路９０５の第１入力に印加され
る。他方、電圧制御発振器（ＶＣＯ）９０６で発生した
クロック信号が同期信号発生器９０７に供給され、そこ
で、このクロックに同期して、水平同期信号ＨＤ，垂直
同期信号ＶＤ，及び複合同期信号ＣＳＹＮＣが発生され
る。

【０００８】これらの同期信号のうち水平同期信号ＨＤ
は波形整形回路９０８にも供給され、そこで波形整形さ
れた信号が、前記位相検波回路９０５の第２入力に供給
される。位相検波回路９０５は第１入力に供給される外
部水平同期信号と第２入力に供給される水平同期信号と
を位相比較して、その誤差信号を出力する。

【０００９】この誤差信号はローパスフィルタ９０９へ
供給され、そこで信号の低域成分が取り出されて、前述
の電圧制御発振器９０６へ供給され、該発振器を制御す
る。この制御は位相検波器９０５から出力される誤差信
号がゼロになるまで行われ、ゼロになった時、電圧制御
発振器９０６の出力は外部同期信号に同期している。

【００１０】上述のとおり、この同期方式においては、
電圧制御発振器９０６からのクロック信号が同期信号発
生器９０７に供給され、そこで、水平同期信号ＨＤ，垂
直同期信号ＶＤ等を発生するようになっているが、この
時、前記波形整形回路９０２で波形整形された外部垂直
同期信号がこの同期信号発生回路９０７に印加されてい
るので、発生される同期信号はこの外部垂直同期信号に
規制されている。

【００１１】

【発明が解決しようとする課題】図８及び図９を参照し
て上述した同期方式において、クロック周波数をＦｃ，
水平同期信号周波数をＦｈ，垂直同期信号周波数をＦｖ
とすると、垂直同期信号の周波数は、Ｆｖ＝Ｆｈ÷Ｎ・・・（１）但し、Ｎは整数、または整数／Ｍで、ＥＩＡ（電子機械
工業会）規格またはＮＴＳＣ方式の場合には、Ｎ＝５２
５で、Ｍ＝２である。

【００１２】また、水平同期信号の周波数は、Ｆｈ＝Ｆｃ÷Ｌ・・・（２）但し、Ｌは整数でＥＩＡの場合Ｌ＝２である。また、Ｎ
ＴＳＣを基準にしたＥＩＡまたはＮＴＳＣ方式の場合に
は、Ｌ＝Ｋ×４５５、Ｋは整数である。

【００１３】図８及び図９から明らかなとおり従来の回
路方式においては、発生する同期信号の周波数と位相を
外部信号に合わせるのに電圧制御発振器の発振周波数、
即ちクロック信号の周波数Ｆｃを制御していた。しかし
ながら、この方法で外部同期をとった場合、外部信号の
周波数の変動が大きいと、下記のような問題が生じる。

【００１４】カラーカメラ等のカラーテレビジョン機器
の場合、変調クロマ信号を作るために、カラーカメラで
サブキャリア（副搬送波）を発生する必要があるが、こ
のサブキャリアの周波数の偏差は極く小さいことが要求
されている。例えば、ＮＴＳＣ方式の場合サブキャリア
（副搬送波）の周波数は３．５７９５４５ＭＨｚである
が、この副搬送波周波数に対して、放送用機器では±１
０Ｈｚ，一般用途では±５００Ｈｚ程度の偏差でなけれ
ばならない。

【００１５】ところが、図１０を参照して下記に説明す
る従来方式によれば、副搬送波信号、水平同期信号、垂
直同期信号は、電圧制御発振器１５６から供給されるク
ロック信号Ｆｃに基いて作られているので、このような
高い精度の同期信号を得るのは困難であった。その理由
を図１０の同期システムの説明とともに説明する。同図
において、１５１〜１５６，１５８，１５９は、図９の
９０１〜９０６，９０８，９０９に対応し同様の働きを
するので詳しい説明は省略する。

【００１６】図９の同期信号発生回路９０７に対応する
部分は、図１０においては、１５７Ａ，１５７Ｂで構成
されていて、１５７Ａは同期信号発生器、１５７ＢはＣ
ＣＤクロック発生回路である。

【００１７】電圧制御発振器１５６は副搬送波Ｆｓｃの
８倍の周波数の信号を出力し、これをＣＣＤクロック信
号発生器１５７Ｂに供給する。ＣＣＤクロック発生器１
５７Ｂでは、供給された信号の１／２の周波数を基にし
てＣＣＤの水平転送クロック、垂直転送クロック、その
他のクロックを発生する。

【００１８】同期信号発生器１５７Ａでは、ＣＣＤクロ
ック発生器１５７Ｂから供給されるクロック信号を１／
４にして副搬送波Ｆｓｃを得るとともに、これを基準に
して、水平同期信号ＨＤ、垂直同期信号ＶＤ及び複合同
期信号ＣＳＹＮＣを発生する。

【００１９】水平同期信号ＨＤは波形整形回路１５８に
も供給され、そこで、矩形波にされて位相検波回路１５
５の第２の入力端子に供給される。位相検波回路１５５
はこの水平同期信号と外部からの水平同期信号との誤差
を出力し、発振器１５６を制御して外部同期信号に同期
したクロック信号を作る。なお、同期信号発生回路１５
７Ａで発生した水平同期信号、垂直同期信号はＣＣＤク
ロック発生回路に帰還され同期をとるようにされてい
る。

【００２０】ここで、電圧制御発振器１５６から供給さ
れるクロック信号の周波数Ｆｃと同期信号発生器で発生
する副搬送波周波数Ｆｓｃの関係は、Ｋ＝２として、Ｆｃ＝Ｋ×４×Ｆｓｃ＝８Ｆｓｃ・・・（３）で表され、副搬送波周波数Ｆｓｃと水平同期周波数Ｆｈ
との関係は、Ｆｓｃ＝４５５÷２×Ｆｈ＝２２７．５Ｆｈ・・・（４）で表せる。また、水平同期周波数Ｆｈと垂直同期周波数
Ｆｖとの関係は、Ｆｈ＝５２５÷２×Ｆｖ＝２６２．５Ｆｖ・・・（５）で表せる。

【００２１】図１０から明らかなとおり、電圧制御発振
器１５６の出力クロック信号を位相検波器１５５におけ
る周波数或いは位相検波の誤差信号で制御しているの
で、発振器１５６の出力は外部信号の周波数偏差の影響
をそのままに受け、また、サブキャリア（副搬送波）も
同じように影響を受ける。

【００２２】この例の場合、電源周波数の偏差は±１Ｈ
ｚ、即ち±２％にも及び、これによって、サブキャリア
Ｆｓｃも影響を受け、±２％、つまり、３．５７９５４
５ＭＨｚに対して約±７００００Ｈｚの偏差を伴うこと
になり、到底実用にならない。

【００２３】そこで、現実には、Ｆｃ１＝Ｋ１×Ｆｓｃ・・・（６）但し、Ｋ１は整数か簡単な分数Ｆｃ２＝Ｋ２×Ｆｈ・・・（７）Ｆｈ＝５２５÷２×Ｆｖ・・・（８）のようにクロック信号（Ｆｃ１，Ｆｃ２）を２つ発生
し、副搬送波Ｆｓｃに関係するクロック信号は固定し、
水平同期信号Ｆｈと垂直同期信号Ｆｖに関係するクロッ
ク周波数Ｆｃ２を制御する方法を採用せざるを得ない。
この様子は図１１に示してあり、後ほど説明する。

【００２４】このとき問題になり、解決しなければなら
ないことは、Ｆｃ１とＦｃ２の干渉である。Ｆｃ１は水
晶発振器等で発生した安定した周波数であるが、Ｆｃ２
は前述のとおり、Ｆｃ１と比較すると非常に不安定な状
態にあり、その両者が干渉すればＦｃ１も不安定にな
り、所期の目的を達成することができなくなる。

【００２５】この点について、更に詳しく説明すると、
テレビジョン機器の内部で使用するクロック類は同期関
係のものに限られているわけではない。例えば、ＣＣＤ
カメラにおいては、次の周波数が使われる。即ち、Ｆｃ１＝Ｋ×４×Ｆｓｃ・・・（３′）Ｆｓｃ＝４５５÷２×Ｆｈ・・・（４′）Ｆｈ＝５２５÷２×Ｆｖ・・・（５′）但し、Ｋ＝２；Ｆｃはクロック周波数；Ｆｓｃはサブキ
ャリア周波数；Ｆｈは水平同期周波数；Ｆｖは垂直同期
周波数である。

【００２６】このシステムは、ＣＣＤの水平転送クロッ
クとして４Ｆｓｃのクロックを使用するもので、この水
平転送クロックは垂直同期に関係した時間関係を持ち、
式（３）から、クロック周波数ＦｃはＦｃ＝Ｋ×４×Ｆ
ｓｃ＝２×４×Ｆｓｃであるから、従来の考えに従え
ば、外部の信号とクロック周波数Ｆｃとの周波数または
位相の誤差を検出して、その誤差信号によってＦｃを制
御して外部信号に同期したＦｃを作り、しかる後、Ｆｃ
１＝Ｆｃ÷２の関係からＣＣＤの水平転送クロックを作
ることになる。

【００２７】しかしながら、このままではサブキャリア
周波数の許容偏差が非常に小さいので外部信号の周波数
偏差もまた小さい範囲である必要があり、大きい周波数
偏差の場合には、このままでは使用できない。

【００２８】そこで、図１１に示すように、サブキャリ
ア周波数Ｆｓｃのためのクロック信号Ｆｃ１を発生する
基準発振器２６０とは別に、Ｆｃ２＝Ｎ×４×Ｆｓｃ・・・（８）の関係がほぼ成立する発振器２５６を設け、この発振器
を外部同期信号に同期させるように制御して信号Ｆｃ２
を作ることが考えられる。

【００２９】そうして、この信号Ｆｃ２を４Ｎで割って
Ｆｓｃを求め、更にこれを基にして信号Ｆｈ，Ｆｖ及び
内部クロックを作る。しかし、この場合、発振器２５６
の発振周波数Ｆｃ２と発振器２６０の発振周波数Ｆｃ１
が非常に近い周波数の時、両者の間には干渉が生じ、こ
の干渉を避けるための工夫が必要である。

【００３０】また、ＣＣＤカメラの場合、ＣＣＤを駆動
するクロック間の位相合わせが重要になってくるが、或
る周波数で最適値を求めても、その後周波数を変えると
前の値が最適値とならない場合がある。その結果、垂直
または水平同期信号、或いはそれに関係する信号と、そ
れに相当する外部の信号とで周波数或いは位相検波の誤
差出力で、クロックを制御することは、カメラで使用す
るクロック周波数が高くなればなるほど難しい問題にな
る。

【００３１】この様子を図１２に示す。同図において、
（ａ）は基準発振器から供給されるクロック８Ｆｓｃを
示している。（ｂ）は８Ｆｓｃを１／２に逓降して得た
４ＦｓｃのＣＣＤ水平転送パルスである。（ｃ）はパル
ス信号（ｂ）の立ち上がりでオンするＣＣＤプリチャー
ジ・ゲート・パルスである。（ｄ）はＣＣＤ出力パルス
で、（ｅ）はプリチャージ位相サンプルホールドパルス
（ＳＨＰ）、（ｆ１）〜（ｆ３）はデータ位相サンプル
ホールドパルスである。

【００３２】ＣＣＤ出力信号（ｄ）は、水平転送パルス
Ｈ１（ｂ）がハイレベルの期間に、プリチャージゲート
パルス（ｃ）によって基準レベルにプリセットされた
後、水平転送パルスＨ１（ｂ）がローレベルの期間に出
力される。

【００３３】この出力信号（ｄ）を、プリチャージ位相
サンプルホールドパルス（ｅ）を用いたサンプルホール
ド回路で、基準レベル信号をサンプルホールドし、デー
タ位相サンプルホールドパルス（ｆ１，ｆ２又はｆ３）
を用いたサンプルホールド回路でデータ信号をサンプル
ホールドし、両者の差をＣＣＤの映像信号として用い
る。

【００３４】ここで、データ位相サンプルホールドパル
スは、同図のｆ１を基準としてｆ２の様に位相が進んだ
りｆ３の様に位相が遅れたりすることがあり、そのよう
な場合には、ＣＣＤの出力と比較して位相が合わない場
合がある。このことは、周波数制御がなされ、周波数が
変位した時、位相余裕がなくなり、カメラの信号に影響
が出てくることを意味している。

【００３５】本発明は、従来の外部同期方式における上
述の欠点を克服して、外部同期信号の変動が大きい場合
でも、安定したクロック信号を得ることを目的とする。

【００３６】

【課題を解決するための手段】本発明によれば、垂直同
期信号周波数Ｆｖ，水平同期信号周波数Ｆｈ，クロック
周波数Ｆｃの間に、Ｆｖ＝Ｆｈ／Ｎ、Ｆｈ＝Ｆｃ／Ｌ、
従ってＦｖ＝Ｆｃ／ＮＬの関係が成り立つテレビジョン
装置等の同期信号の外部同期方法において、外部同期信
号周波数Ｆｓと垂直同期信号周波数Ｆｖとの周波数差及
び位相差を検出して、それによって、水平同期信号の分
周比Ｌの値を制御して外部同期を取るようにしたことを
特徴とする外部同期方法を提供する。

【００３７】本発明の他の観点によれば、上記垂直同期
信号Ｆｖまたはそれに関係する信号と、外部同期信号Ｆ
ｓまたはそれに関係する信号との周波数誤差及び位相誤
差を検出して、それにより、垂直同期信号周波数の分周
比Ｎを制御して外部同期をとることを特徴とする外部同
期方法を提供する。

【００３８】本発明の更に他の観点に依れば、上記水平
同期信号Ｆｈまたはそれに関係する信号と、外部の水平
同期信号Ｆｈｓまたはそれに関係する信号との周波数誤
差及び位相誤差を検出して、それにより、水平同期信号
周波数の分周比Ｌを制御して外部同期をとることを特徴
とする外部同期方法を提供する。

【００３９】

【作用】本発明の外部同期方法は、上述の構成を備えて
いることによって、クロック信号の周波数を外部同期信
号によって変化させることがないので、安定したクロッ
ク信号が得られる。

【００４０】

【実施例】次に図１〜図７を参照して、本発明の同期信
号発生装置の実施例の説明をする。先ず、図１及び図３
を参照して第１の実施例について説明すると、本実施例
においては、クロック周波数Ｆｃ，水平同期周波数Ｆ
ｈ，垂直同期周波数Ｆｖは下記のような関係になってい
る、即ち、Ｆｃ＝４×Ｆｓｃ・・・（９）２Ｆｈ＝Ｆｓｃ÷４５５＝（Ｆｃ÷４）÷４５５＝Ｆｃ÷１８２０＝Ｆｃ÷Ｌ・・・（１０）Ｆｖ＝２Ｆｈ÷５２５・・・（１１）となっている。従って、本実施例においては、式（１
０）のＬの値を外部同期信号によって制御する（即ち変
える）ことによって同期をとるようにしている。

【００４１】式（１０）においてクロック周波数Ｆｃを
一定にし、Ｌを大きくすれば水平同期周波数Ｆｈは小さ
くなる。逆に、Ｌを小さくすれば水平同期周波数Ｆｈは
大きくなる。それゆえ、クロック周波数Ｆｃの値を変え
ることなしに水平同期周波数Ｆｈを変えることができ
る。この場合、クロック周波数Ｆｃを外部同期信号によ
って制御しないのでクロックは安定している。

【００４２】そうして、水平同期周波数Ｆｈと垂直同期
周波数Ｆｖの関係は式（１１）によって保証されている
から垂直同期周波数についても何等問題はない。又、上
述のとおり分周比Ｌを変える方法をとれば、上述の従来
方式におけるように２つのクロックを使う必要がないか
ら、クロック間の干渉は発生しない。

【００４３】ここで図１を参照して上述の同期方法の具
体的なシステム構成の説明をする。この実施例において
は、外部同期信号として、電源入力を使用している。同
図において、トランス１０１，波形整形回路１０２，位
相調整回路１０３，位相検波回路１０４，波形整形回路
１０７，ローパスフィルタ１０８は、図８の８０１〜８
０４，８０７，８０８に対応し同様な動作をするので、
ここでは詳しい説明は省略する。

【００４４】基準発振器１０５は、本実施例において
は、副搬送波周波数Ｆｓｃの８倍の周波数のクロック信
号を出力し、ＣＣＤクロック発生器１０９に供給する。
ＣＣＤクロック発生器１０９は上記基準発振器１０５か
らのクロック信号の１／２の周波数の基準信号を作り、
それに基づいてＣＣＤの水平転送クロックＨｉ，垂直転
送クロックＶｉ，その他の内部クロックを作る。

【００４５】クロック発生器１０９は、同期信号発生回
路１０６に、周波数４Ｆｓｃのクロック信号を供給し、
同期信号発生回路１０６は、このクロックをそのまま出
力するとともに、計数回路に供給して水平同期周波数Ｈ
Ｄ，垂直同期周波数ＶＤ，複合同期信号を作る。

【００４６】同期信号発生回路１０６の出力の内の垂直
同期信号ＶＤは波形整形回路１０７に供給され、そこで
波形整形した後、位相検波回路１０４の第２入力に印加
され、第１入力に印加される外部同期信号との位相誤差
が検出される。この位相誤差信号は同期信号発生回路１
０６に送られ、その中に設けられ、図３を参照して後述
する可逆計数器の制御入力に印加され、上述の分周比Ｌ
の値を制御するのに用いられる。ここで注意すべきこと
は、位相誤差信号によって制御する対象が分周比Ｌの値
であると言うことである。

【００４７】次に、図１の回路における同期信号発生回
路１０６の詳細について、図３を参照して説明する。同
図において、３０３は可逆計数器（アップ／ダウン・カ
ウンタ）で、入力端子３０１にアップ／ダウン信号が印
加され、入力端子３０２にクロック信号が印加される。
アップ／ダウン信号は図１の位相検波回路１０４の出力
に現れる誤差信号により決められる信号で、例えば同期
信号発生回路の出力に現れる垂直同期信号が外部同期信
号より遅れていれば正の信号（加算信号）、進んでいれ
ば負の信号（減算信号）、同期していればゼロ信号（加
減算なし）である。

【００４８】３１０はフリップフロップでカウンタ３０
３の計数値が所定値（例えば＋１）に達して出力パルス
を出した時にセットされゲート回路３０４を開いて計数
器３０５にクロック信号を供給する。この計数器３０５
は予め定められた計数値（例えばＬ−１）に達すると出
力を出す。

【００４９】カウンタ３０５が出す出力パルスによって
フリップフロップ３１０をリセットし、次にカウンタ３
０３から出力パルスが来てセットされるまでゲート回路
３０４を閉じてカウンタ３０５へのクロックの供給を停
止する。計数器３０５の出力２Ｆｈは除算器３０６及び
除算器３０７に供給され、除算器３０６で例えば５２５
で割って、その出力に垂直同期信号Ｆｖを出力し、除算
器３０７で例えば２で割って、その出力に水平同期信号
Ｆｈを出力する。

【００５０】次に、図５〜７を参照して、図３の回路の
動作を説明する。ここで、カウンタ３０５，３０６，３
０７は外部同期信号に同期したリセット信号によってリ
セットされるものとし、可逆計数器（アップ／ダウンカ
ウンタ）３０３は、説明を簡単にして解りやすくするた
め、位相誤差信号を１クロックだけ可逆計数し、その後
引き続きアップ計数するように構成されているものとす
る。なお、この可逆計数器３０３の構成は、ここに例示
した構成に限定されるものではない。

【００５１】図５の（ｂ）及び（ｃ）に図示するよう
に、垂直同期信号が外部同期信号より遅れている時は
（ｄ）に示すように位相誤差として正のパルスが出力さ
れ、これが可逆計数器３０３の入力端子３０１に印加さ
れ入力端子３０２に入力するクロックパルスを１つ加算
する。

【００５２】可逆計数器３０３は、計数値が１になった
ら出力パルスを出してフリップフロップ３１０をセット
し、その出力でゲート３０４を開きカウンタ３０５にク
ロックを供給する。カウンタ３０５は所定数（Ｌ−１）
数える毎に出力パルスを出し自らはリセットして次の計
算に備えるようになっている。

【００５３】図６の（ｂ）及び（ｃ）に図示するよう
に、垂直同期信号が外部同期信号に同期していれば可逆
計数器３０３は位相誤差による計数を行わずゼロの状態
に留まる。次のクロックで可逆計数器３０３は１つ加算
計数して計数値が１になり、出力パルスを出してフリッ
プフロップ３１０をセットし、ゲート３０４を開きカウ
ンタ３０５にクロックを供給するようにする。

【００５４】また、図７の（ｂ）及び（ｃ）に図示する
ように、垂直同期信号が外部同期信号よりも進んでいる
ときは、位相検波回路の出力によって、可逆計数器３０
３のアップ・ダウン入力端子３０１に（ｄ）に示すよう
な負のパルスが入力して入力端子３０２に入力するクロ
ックパルスを１つ減算して（ｅ）に示すように−１とな
る。引き続き可逆計数器３０３は加算モードになり、ク
ロックパルスを加算計数し、計数値が１になったら出力
がオンになって、フリップフロップ３１０をセットし、
それによってゲート３０４を開き、カウンタ３０５にク
ロックパルスを供給する。

【００５５】以上の動作により、図５に示すように時刻
ｔ１で可逆計数器の計数値が１のときは時刻ｔ２からカ
ウンタ３０５が計数を開始し、図６に示すように時刻ｔ
１で可逆計数器の計数値がゼロのときは時刻ｔ３からカ
ウンタ３０５が計数を開始し、図７に示すように時刻ｔ
１で可逆計数器の計数値が−１のときは時刻ｔ４からカ
ウンタ３０５が計数を開始する。

【００５６】従って、フリップフロップ３１０がセット
される時期は、同期状態ではｔ３，位相遅れの時はｔ
２，位相進みの時はｔ４となり、遅れていれば進める方
向に、進んでいれば遅らす方向に制御される。

【００５７】上記の実施例においては、基準同期信号と
して電源周波数を使っているが、この電源周波数の代わ
りに、外部同期信号を使うことができる。図２は、その
ような実施例のシステム構成を示す。

【００５８】同図において、同期分離回路２０１，波形
整形回路２０２，２０３、位相調整回路２０４、位相検
波回路２０５、波形整形回路２０８、及びローパスフィ
ルタ２０９は、図１１に関して前述した２５１〜２５
５，２５８，２５９と同様な回路であるから詳しい説明
は省略する。

【００５９】このシステムにおいては、ＣＣＤクロック
発生回路２０７Ｂ及び同期信号発生回路２０７Ａのため
のクロックとして基準発振器２０６が設けられていて、
この発振器は外部同期信号によって制御されていない。
また、同期信号発生回路２０７Ａは、前述の図３の回路
を使って実施できる。

【００６０】上記２つの実施例においては、クロック周
波数Ｆｃと水平同期周波数Ｆｈとの関係に係る分周比Ｌ
を位相誤差信号によって変えることにより、外部信号に
同期したクロックを得ている。これに対して、次に説明
する同期方式においては、水平同期信号Ｆｈと垂直同期
信号Ｆｖとの関係における分周比Ｎを外部同期信号によ
って変化させて外部信号に同期したクロックを得るよう
にしたものである。

【００６１】クロック周波数Ｆｃ，水平同期信号周波数
Ｆｈ，垂直同期信号周波数Ｆｖの間には、Ｆｃ＝Ｋ×４×Ｆｓｃ・・・（９′）２Ｆｈ＝Ｆｓｃ÷４５５・・・・（１０′）Ｆｖ＝２Ｆｈ÷５２５＝２Ｆｈ÷Ｎ・・・（１１′）の関係がある。

【００６２】式（１１′）に示したとおり、垂直同期周
波数Ｆｖと水平同期周波数Ｆｈとの関係はＦｖ＝２Ｆｈ
／Ｎで与えられる。ここで、Ｎを大きくするとＦｖは小
さくなり、Ｎを小さくすればＦｖは大きくなる。従っ
て、このＮを制御して外部同期をとることができる。

【００６３】次に、この同期方式について、図１及び図
４を参照して説明する。図１において、同期信号発生回
路１０６を除き、他は前述と同様な回路で構成される。
同期信号発生回路１０６は、図４に図示するような回路
で構成することができる。同図において、入力端子４０
１には位相検波回路からの位相誤差信号が印加され、入
力端子４０９にはクロック信号が供給される。

【００６４】クロック信号は、除算器４０７に供給され
そこで所定数（例えば、４５５）で除算される。即ち、
クロック信号の周波数が逓降され低い周波数２Ｆｈとな
って、出力４０２に出される。この出力信号は一方にお
いて可逆計数器４０３にクロック信号として供給される
とともに、他方において除算器４０６に供給されそこで
所定の数（例えば２）で除算して周波数Ｆｈの水平同期
信号ＨＤを生成する。

【００６５】可逆計数器４０３は最初入力端子４０１に
印加される位相誤差信号に応じて除算器４０７からのク
ロック信号２Ｆｈをアップまたはダウン計数し、引き続
き除算器４０７からの出力クロック信号を加算計数して
計数値が１に達したとき出力を出して、フリップフロッ
プ４１１をセットする。セットされたフリップフロップ
４１１の出力はゲート４０４を開き計数器４０７から供
給されるクロック信号を計数器４０５に通過させる。

【００６６】端子４０９には、図１のＣＣＤクロック発
生回路１０９からのクロック信号４ＫＦｓｃが供給され
ており、これをサブキャリア発生回路４０８に供給し
て、サブキャリア（副搬送波）Ｆｓｃを発生する。

【００６７】この方法も、クロック周波数を制御しなく
てすむので、クロックは安定のまま使うことができ、し
かも２つのクロックを使用する必要がないので、クロッ
ク間の干渉も発生しない。

【００６８】上述の例においては、Ｎが可変なため式
（１１′）は正確な値とはならず、従って、正規のＥＩ
ＡあるいはＮＴＳＣとしては使用できない。しかし、電
源同期をとろうとするシステムは、周波数関係が正規で
あることを求めているわけではなく、例えば２つのカメ
ラの信号がスイッチャにつながり、スイッチャの出力が
モニタにつながっているとき、Ｎｏ．１のカメラの映像
をモニタで見るときに、Ｎｏ．２のカメラにスイッチャ
の出力を切り替えた場合、２つのカメラの垂直同期がず
れていたとすると、モニタの映像が乱れることになる
が、これを防止する目的で２つのカメラを電源同期させ
ることが求められる。

【００６９】この場合は、モニタの垂直同期がとれる範
囲であれば、何等問題がないわけで、通常数％の周波数
の偏差にも対応しているから、モニタの垂直同期の実力
では全く問題ない範囲である。

【００７０】

【発明の効果】本発明の外部同期方法によれば、クロッ
ク信号は外部同期信号によって変化することがないの
で、安定したクロック信号が得られる。又、基準クロッ
クの発生のために複数の発振器を設けることがないの
で、クロック信号の間に干渉が起ることもない。

【図面の簡単な説明】

【図１】本発明の同期回路のシステム構成の一例を示す
ブロック図である。

【図２】本発明の同期回路のシステム構成の他の例を示
すブロック図である。

【図３】本発明の同期信号発生回路の一例を示すブロッ
ク図である。

【図４】本発明の同期信号発生回路の他の例を示すブロ
ック図である。

【図５】図３の同期信号発生回路の動作説明用の要部波
形図である。

【図６】図３の同期信号発生回路の動作説明用の要部波
形図である。

【図７】図３の同期信号発生回路の動作説明用の要部波
形図である。

【図８】従来の同期回路のシステム構成の一例を示すブ
ロック図である。

【図９】従来の同期回路のシステム構成の他の例を示す
ブロック図である。

【図１０】従来の同期回路のシステム構成の他の例を示
すブロック図である。

【図１１】従来の同期回路のシステム構成の他の例を示
すブロック図である。

【図１２】ＣＣＤ駆動回路の波形図である。

【符号の説明】

１０１トランス１０２，１０７波形整形回路１０３位相調整回路１０４位相検波回路１０５クロック信号発生器１０６同期信号発生回路１０８ローパスフィルタ１０９ＣＣＤクロック発生回路ＶＤ垂直同期信号ＨＤ水平同期信号ＦｓｃサブキャリアＣＳＹＮＣ複合同期信号

Claims

【特許請求の範囲】

【請求項１】垂直同期信号周波数Ｆｖ，水平同期信号
周波数Ｆｈ，クロック周波数Ｆｃの間に、Ｆｖ＝Ｆｈ／
Ｎ，Ｆｈ＝Ｆｃ／Ｌ，従ってＦｖ＝Ｆｃ／ＮＬの関係が
成り立つテレビジョン装置等の外部同期方法において、外部同期信号周波数Ｆｓと垂直同期信号周波数Ｆｖとの
周波数差及び位相差を検出して、それによって、水平同
期信号の分周比Ｌの値を制御して外部同期を取るように
したことを特徴とする外部同期方法。
【請求項２】垂直同期信号周波数Ｆｖ，水平同期信号
周波数Ｆｈ，クロック周波数Ｆｃの間に、Ｆｖ＝Ｆｈ／
Ｎ、Ｆｈ＝Ｆｃ／Ｌ、従ってＦｖ＝Ｆｃ／ＮＬの関係が
成り立つテレビジョン装置等の外部同期方法において、垂直同期信号またはそれに関係する信号と、外部同期信
号またはそれに関係する信号との周波数誤差及び位相誤
差を検出して、それにより、垂直同期信号周波数の分周
比Ｎを制御して外部同期をとることを特徴とする外部同
期方法。
【請求項３】垂直同期信号周波数Ｆｖ，水平同期信号
周波数Ｆｈ，クロック周波数Ｆｃの間に、Ｆｖ＝Ｆｈ／
Ｎ、Ｆｈ＝Ｆｃ／Ｌ、従ってＦｖ＝Ｆｃ／ＮＬの関係が
成り立つテレビジョン装置等の外部同期方法において、水平同期信号またはそれに関係する信号と、外部の水平
同期信号またはそれに関係する信号との周波数誤差及び
位相誤差を検出して、それにより、水平同期信号周波数
の分周比Ｌを制御して外部同期をとることを特徴とする
外部同期方法。