KR20010093934A - 고화질 디지털 티브이의 적응형 클럭 발생장치 - Google Patents

고화질 디지털 티브이의 적응형 클럭 발생장치 Download PDF

Info

Publication number
KR20010093934A
KR20010093934A KR1020000017263A KR20000017263A KR20010093934A KR 20010093934 A KR20010093934 A KR 20010093934A KR 1020000017263 A KR1020000017263 A KR 1020000017263A KR 20000017263 A KR20000017263 A KR 20000017263A KR 20010093934 A KR20010093934 A KR 20010093934A
Authority
KR
South Korea
Prior art keywords
clock
output
clock generation
signal
dividers
Prior art date
Application number
KR1020000017263A
Other languages
English (en)
Other versions
KR100677202B1 (ko
Inventor
김상수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000017263A priority Critical patent/KR100677202B1/ko
Publication of KR20010093934A publication Critical patent/KR20010093934A/ko
Application granted granted Critical
Publication of KR100677202B1 publication Critical patent/KR100677202B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 고화질 디지털 티브이의 적응형 클럭 발생장치에 관한 것으로, 종래에 발생하는 클럭으로 NTSC신호와 ATSC 신호를 동시에 처리할 수 없는 문제점이 있다. 따라서 본 발명은 외부에서 입력되는 외부 동기신호와 내부에서 발생되어 지는 수직동기신호를 입력받아 ATSC신호를 처리하기 위한 제1클럭을 발생하는 제1클럭 발생수단과, 상기 제1클럭 발생수단에서 발생되는 수직동기신호와 자체적으로 발생되어 지는 수직동기신호를 입력받아 NTSC신호를 처리하기 위한 제2클럭을 발생하는 제2클럭 발생수단으로 구비하여, ATSC신호의 다양한 출력 포맷에 대응되므로 여러가지 포맷에 대응한 셋트에 적용할 수 있고, 또한 NTSC신호를 동시에 처리할 수 있는 시스템에 더욱 효과적이도록 한 것이다.

Description

고화질 디지털 티브이의 적응형 클럭 발생장치{ADAPTIVE CLOCK GENERATION APPARATUS FOR HIGH DEFINITION TELEVISION}
본 발명은 고화질 디지털 티브이(HDTV)에서, 입력 영상 신호의 프레임율(Frame rate) 및 출력 포맷(Output format)에 따라 적응가능한 클럭을 제공하기 위한 고화질 디지털 티브이의 적응형 클럭 발생장치에 관한 것으로, 특히 ATSC신호와 NTSC신호를 동시에 처리하는 클럭을 제공하는 고화질 디지털 티브이의 적응형 클럭 발생장치에 관한 것이다.
도 1은 종래 고화질 디지털 티브이(HDTV)의 클럭 발생장치에 대한 블록 구성도로서, 이에 도시된 바와 같이, 외부에서 입력되는 수직동기신호(EXT_V_Sync)와 내부에서 발생되어지는 수직동직신호(V_Sync)의 위상을 비교하여 얻은 위상차를 발생시키는 위상 비교기(11)와, 상기에서 발생되는 위상차를 저역통과시켜 직류값으로 변환시키는 로우패스필터(12)와, 상기에서 출력되는 직류값 입력시 일정한 클럭을 발생시키는 전압 제어 수정 발진기(13)와, 상기에서 발생되는 클럭을 입력 주파수로 하여 원하는 출력 클럭(Output clock)을 발생시키는 피엘엘(14)과, 상기에서 발생되는 출력클럭을 1차적으로 분주하여 수평동기신호(H_Sync)를 발생시키는 수평동기용 분주기(15)와, 상기에서 분주된 신호를 2차적으로 분주하여 수직동기신호(V_Sync)를 발생시켜 상기 위상 비교기(11)로 피드백하는 수직동기용 분주기(16)로 구성된다.
그리고, 상기에서 피엘엘(14)은, 도 2에 도시된 바와 같이, 전압 제어 수정 발진기에서 제공하는 클럭을 낮은 주파수로 분주하는 제1분주기(141)와, 출력 클럭을 분주하는 제2분주기(145)와, 상기 제1분주기(141)와 제2분주기(145)의 클럭의 위상을 비교하고, 그 위상차를 출력하는 위상비교기(142)와, 상기에서 출력되는 위상차를 저역통과시켜 직류전압으로 만드는 로우패스필터(143)와, 상기에서 출력되는 직류전압 입력시 발진하여 출력 클럭을 발생시키는 전압제어발진기(144)와, 상기 전압제어발진기(144)에서 발진된 출력 클럭을 버퍼링하여 출력하는 버퍼(146)로 구성된다.
이와 같이 구성된 종래기술에 대하여 살펴보면 다음과 같다.
외부로 부터 고화질 디지털 티브이의 클럭 발생장치로 입력되는 수직동기신호(EXT_V_Sync)와 내부에서 발생되어지는 수직동기신호(V_Sync)를 위상 비교기(11)에서 입력받아 두 동기신호의 위상을 비교하여 위상차를 구한다.
이렇게 구한 위상차를 로우패스필터(12)로 제공하면, 상기 로우패스필터(12)는 위상차를 저역통과시켜 평균치인 직류전압으로 변환시켜 전압 제어 수정 발진기(13)로 출력한다.
상기 전압 제어 수정 발진기(13)는 직류전압 입력시 일정한 클럭(예를들어 27MHz)을 피엘엘(14)로 출력하는데, 상기 직류전압의 크기에 따라 클럭이 조정된다.
상기 전압 제어 수정 발진기(13)에서 발생되는 일정한 클럭을 피엘엘(14)은 입력 주파수로 하여 최종적으로 출력 클럭(Output clock)을 발생시킨다.
그러면 수평동기용 분주기(15)는 전압 제어 수정 발진기(13)에서 출력되는 출력 클럭(Output clock)을 분주하여 수평동기신호(H_Sync)를 발생시키고, 수직동기용분주기(16)는 상기 수평동기용 분주기(15)의 출력을 다시 분주하여 수직동기신호(V_Sync)를 발생시켜 위상 비교기(11)로 피드백한다.
이렇게 피드백된 수직동기신호(V_Sync)는 위상 비교기(11)의 입력신호로 하여 외부 동기신호(EXT_V_Sync)에 록킹(locking)시키는 역할을 한다.
이상에서와 같은 동작을 수행할 때 피엘엘(14)의 동작을 도 2에 의거하여 살펴보면, 먼저 전압 제어 수정 발진기(13)에서 제공하는 클럭을 제1분주기(141)에서 받아 낮은 주파수로 분주한 후 위상비교기(142)로 제공한다.
그러면 상기 위상 비교기(142)는 출력클럭을 분주한 제2분주기(145)의 클럭과 제1분주기(141)에서 분주한 클럭의 위상을 비교하여 얻은 위상차를 로우패스필터(143)로 제공하고, 이에 상기 로우패스필터(143)는 저역통과시켜 직류전압으로 변환시켜 전압제어발진기(144)로 출력한다.
따라서 상기 전압제어발진기(144)는 직류전압에 의해 발진되어 원하는 출력 클럭을 발생시킨다.
이상에서와 같은 동작에 의해 고화질 디지털 티브이(HDTV)에서 필요로 하는 클럭을 발생시킨다.
그러나, 상기에서와 같은 종래기술인 고화질 디지털 티브이(HDTV)에서, NTSC 신호와 ATSC 신호를 동시에 처리하기 위한 클럭을 발생시키지 못하여, NTSC신호와 ATSC 신호를 동시에 처리할 수 없는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은ATSC신호와 NTSC신호를 동시에 처리하는 클럭을 제공하도록 한 고화질 디지털 티브이의 적응형 클럭 발생장치를 제공함에 있다.
본 발명의 다른 목적은 ATSC의 경우 프레임율과 출력 포맷에 따라 적응가능한 클럭을 제공하도록 한 고화질 디지털 티브이의 적응형 클럭 발생장치를 제공함에 있다.
본 발명의 또 다른 목적은 NTSC의 경우 프레임율에 따라 적응가능한 클럭을 제공하도록 한 고화질 디지털 티브이의 적응형 클럭 발생장치를 제공함에 있다.
도 1은 종래 고화질 디지털 티브이의 클럭 발생장치에 대한 블록 구성도.
도 2는 도 1에서, 피엘엘(PLL)의 상세 구성도.
도 3은 본 발명 고화질 디지털 티브이의 적응형 클럭 발생장치에 대한 블록 구성도.
도 4는 도 3에서, 제1클럭 발생용 피엘엘(PLL1)의 상세 구성도.
도 5는 도 3에서, 제2클럭 발생용 피엘엘(PLL2)의 상세 구성도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
21,31 : 위상 비교기 22,32 : 로우패스필터
23,33 : 전압 제어 수정 발진기 24,25,34,35 : 분주기
100 : 제1클럭 발생부 200 : 제2클럭 발생부
PLL1 : 제1클럭 발생용 피엘엘 PLL2 : 제2클럭 발생용 피엘엘
상기 목적을 달성하기 위한 본 발명은 외부에서 입력되는 외부 동기신호와 내부에서 발생되어 지는 수직동기신호를 입력받아 ATSC신호를 처리하기 위한 제1클럭을 발생하는 제1클럭 발생수단과, 상기 제1클럭 발생수단에서 발생되는 수직동기신호와 자체적으로 발생되어 지는 수직동기신호를 입력받아 NTSC신호를 처리하기 위한 제2클럭을 발생하는 제2클럭 발생수단을 포함한 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 고화질 디지털 티브이의 적응형 클럭 발생장치에 대한 블록 구성도로서, 이에 도시한 바와 같이, 외부에서 입력되는 외부 동기신호(EXT_V_Sync)와 내부에서 발생되어 지는 수직동기신호(V_Sync1)를 입력받아 ATSC신호를 처리하기 위한 제1클럭(clock1)을 발생하는 제1클럭 발생부(100)와, 상기 제1클럭 발생부(100)에서 발생되는 수직동기신호(clock1)와 자체적으로 발생되어 지는 수직동기신호(clock2)를 입력받아 NTSC신호를 처리하기 위한 제2클럭(clock2)을 발생하는 제2클럭 발생부(200)로 구성한다.
상기 제1클럭 발생부(100)와 제2클럭 발생부(200)는 모두 종래의 클럭 발생장치와 동일 구성으로 구성되며, 상기 제1클럭 발생부(100)는 프레임율과 출력 포맷에 따라 적응할 수 있는 제1클럭을 발생시키는 제1클럭 발생용 피엘엘(PLL1)을 구비하고, 상기 제2클럭 발생부(200)는 프레임율에 따라 적응할 수 있는 제2클럭을 발생시키는 제2클럭 발생용 피엘엘(PLL2)을 구비한다.
상기 제1클럭 발생용 피엘엘(PLL1)은, 도 4에 도시한 바와 같이, 발진기에서 발진되는 클럭(input clock1)을 각각 다른 4가지의 값으로 분주하는 제1내지 제4분주기(Divid 11-Divid 14)와, 상기 제1,제2분주기(Divid 11,Divid 12) 및 제3,제4분주기(Divid 13,-Divid 14)에서 분주된 값을 입력으로 하여 출력 포맷에 따라 하나를 선택하여 출력하는 제1,제2멀티플렉서(MUX 11,MUX 12)와, 상기 제1,제2멀티플렉서(MUX 11, MUX 12)를 통해 선택된 값을 프레임율에 따라 다시 하나를 선택하여 출력하는 제3멀티플렉서(MUX 13)와, 피드백되어 입력되는 출력 클럭을 각각 다른 4가지의 값으로 분주하는 제5내지 제8분주기(Divid 21-Divid 24)와, 상기 제5,제6분주기(Divid 21,Divid 22) 및 제7,제8분주기(Divid 23,-Divid 24)에서 분주된 값을 입력으로 하여 출력 포맷에 따라 하나를 선택하여 출력하는 제4,제5멀티플렉서(MUX 21,MUX 22)와, 상기 제4,제5멀티플렉서(MUX 21, MUX 22)를 통해 선택된 값을 프레임율에 따라 다시 하나를 선택하여 출력하는 제6멀티플렉서(MUX 23)와, 상기 제3,제6멀티플렉서에서 출력되는 신호의 위상을 비교하여 위상차를 출력하는 위상 비교기(41)와, 상기 위상차를 직류전압으로 변환시키는 로우패스필터(42)와, 상기직류전압 입력시 발진동작을 행하여 원하는 출력 클럭을 발생하는 전압제어발진기(43)로 구성한다.
상기 제2클럭 발생용 피엘엘(PLL2)은, 도 5에 도시한 바와 같이, 발진기에서 발진되는 클럭(input clock2)을 각각 다른 2가지의 값으로 분주하는 제1,제2분주기(Divid 31, Divid 32)와, 상기 제1,제2분주기(Divid 31,Divid 32)에서 각각 출력되는 분주값중 하나를 프레임율에 따라 선택하여 출력하는 제1멀티플렉서(MUX 31)와, 피드백되어 입력되는 출력 클럭을 각각 다른 2가지의 값으로 분주하는 제3, 제4분주기(Divid 41-Divid 42)와, 상기 제3,제4분주기(Divid 41,Divid 42)에서 각각 분주된 값을 입력으로 하여 프레임율에 따라 하나를 선택하여 출력하는 제2멀티플렉서(MUX 41)와, 상기 제1,제2멀티플렉서(MUX 31, MUX 41)에서 각각 선택된 신호의 위상을 비교하여 위상차를 출력하는 위상 비교기(51)와, 상기 위상차를 직류전압으로 변환시키는 로우패스필터(52)와, 상기 직류전압 입력시 발진동작을 행하여 원하는 출력 클럭을 발생하는 전압제어발진기(53)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
외부로 부터의 외부 수직동기신호(EXT_V_Sync)와 내부에서 발생되어지는 수직동기신호(V_Sync)를 제1 위상비교기(21)에서 입력받아 두 동기신호의 위상을 비교하여 위상차를 구한다.
이렇게 구한 위상차를 로우패스필터(22)에서 받아 저역통과시켜 직류전압으로 변환하고, 이 변환된 직류전압 입력시 전압 제어 수정 발진기(23)는 발진동작을 행하여 일정한 클럭(input clock1)을 제1클럭 발생용 피엘엘(24)로 발생한다.
따라서 상기 제1클럭 발생용 피엘엘(PLL1)은 ATSC 신호를 처리할 수 있는 제1클럭(clock1)을 발생한다.
그리고 상기 제1클럭 발생용 피엘엘(PLL1)에서 발생되는 제1클럭(clock1)을 수평동기용 제1분주기(24)에서 입력받아 분주하여 제1수평동기신호(H_Sync1)를 발생시키고, 수직동기용 제1분주기(25)는 상기 수직동기용 제1분주기(24)에서 분주된 출력을 다시 분주하여 제1수직동기신호(V_Sync1)를 발생한다.
이렇게 발생되는 제1수직동기신호(V_Sync1)는 제1위상 비교기(21)로 피드백됨과 아울러 제2위상 비교기(31)로 피드백된다.
그러면 상기 제2위상 비교기(31)는 상기 제1수직동기신호(V_Sync1)와 NTSC 신호를 처리하기 위한 제2클럭(clock2)으로 부터 분주되어 발생되는 제2수직동기신호(V_Sync2)의 위상을 비교하여 위상차를 발생한다.
그리고, 로우패스필터(32)와 전압 제어 수정 발진기(33)는 앞에서 설명한 바와 같은 동일한 동작을 행하여 클럭(input clock2)을 제2클럭 발생용 피엘엘(PLL2)로 발생한다.
따라서 상기 제2클럭 발생용 피엘엘(PLL2)은 NTSC 신호를 처리할 수 있는 제2클럭(clock2)을 발생한다.
그리고 상기 제2클럭 발생용 피엘엘(PLL2)에서 발생되는 제2클럭(clock2)을 수평동기용 제2분주기(34)에서 입력받아 분주하여 제1수평동기신호(H_Sync2)를 발생시키고, 수직동기용 제2분주기(35)는 상기 수직동기용 제2분주기(34)에서 분주된 출력을 다시 분주하여 제2수직동기신호(V_Sync2)를 발생한다.
이렇게 발생되는 제2수직동기신호(V_Sync2)는 제2위상 비교기(31)로 피드백된다.
이상에서와 같은 동작에 의해 제1클럭 발생부(100)의 제1클럭 발생용 피엘엘(PLL1)은 ATSC 신호를 처리하기 위한 제1클럭(clock1)을 발생하고, 제2클럭 발생부(200)의 제2클럭 발생용 피엘엘(PLL2)은 NTSC 신호를 처리하기 위한 제2클럭(clock2)를 발생한다.
그러면 제1클럭 발생용 피엘엘(PLL1)에 대하여 도 4에 의거하여 살펴보면 다음과 같다.
제1클럭 발생부(100)의 전압 제어 수정 발진기(23)에서 일정한 클럭(input clock1)을 제1내지 제4분주기(Divid 11-Divid 14)에서 받아 각기 다른 값으로 분주하여 출력한다.
즉, 59.94Hz/1080I, 59.94Hz/540P, 60Hz/1080I, 60Hz/540P 의 각각에 맞는 주파수로 분주한다.
이후에 상기 제1분주기(Divid 11)와 제2분주기(Divid 12)의 출력을 제1멀티플렉서(MUX 11)가 입력으로 받아들이고, 상기 제3분주기(Divid 13)와 제4분주기(Divid 14)의 출력을 제2멀티플렉서(MUX 12)가 입력으로 받아들인다.
이렇게 입력을 받아들인 제1멀티플렉서(MUX 11)와 제2멀티플렉서(MUX 12)는 출력포맷(예를 들어 1080I와 540P)에 따라 두 입력중 하나를 선택하여 제3멀티플렉서(MUX 13)로 제공한다.
이에따라 상기 제3멀티플렉서(MUX 13)는 다시 프레임율(예를 들어 59.94Hz와 60Hz)에 따라 두 입력중 하나를 선택하여 위상비교기(41)로 제공한다.
이때 제5내지 제8분주기(Divid 21-Divid 24)는 출력단을 통해 출력되는 제1클럭(clock1)을 받아 각각 다른 값을 갖도록 분주하고, 이 분주된 값을 제4내지 제6멀티플렉서(MUX 21- MUX 23)에서 출력 포맷과 프레임율에 따라 분주된 값중 하나를 선택하여 상기 위상비교기(41)로 출력한다.
그러면 상기 위상비교기(41)는 제3멀티플렉서(MUX 13)와 제6멀티플렉서(MUX 23)에서 출력되는 두 클럭의 위상을 비교하여 위상차를 구하고, 로우패스필터(42)에서 위상차를 직류전압으로 변환시켜 전압제어발진기(43)로 제공하면, 상기 전압제어발진기(43)는 일정한 클럭, 즉 ATSC신호를 처리하기 위한 제1클럭(clock1)을 발생시킨다.
결국, ATSC 신호를 처리하기 위한 제1클럭(clock1)을 출력 포맷과 프레임율에 따라 알맞게 조정하여 출력한다.
그리고, 제2클럭 발생부(200)의 제2클럭 발생용 피엘엘(PLL2)은, 도 5에 도시한 바와 같이, NTSC 신호를 출력 포맷에는 관계없고, 오직 프레임율에 의해 달라지는 제2클럭(clock2)을 조정하여 출력하는데, 이의 동작은 도 4에서와 같으므로 생략하기로 한다.
결국, 고화질 디지털 티브이에서 ATSC신호의 다양한 출력 포맷에 대응되므로 여러가지 포맷에 대응한 세트(SET)에 적용할 수 있고 아울러 NTSC신호를 함께 처리할 수 있으므로 더욱 큰 효과를 낼 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 ATSC신호와 NTSC신호를 동시에 록킹하고, 프레임율(Frame rate)와 출력 포맷(output format)에 알맞은 클럭을 출력하여 준다. 따라서 ATSC 신호는 다양한 출력 포맷에 대응되므로 여러가지 포맷에 대응한 셋트(SET)에 적용할 수 있고, 또 NTSC 신호를 동시에 처리할 수 있는 시스템에 더욱 효과가 있다.

Claims (5)

  1. 외부에서 입력되는 외부 동기신호와 내부에서 발생되어 지는 수직동기신호를 입력받아 ATSC신호를 처리하기 위한 제1클럭을 발생하는 제1클럭 발생수단과, 상기 제1클럭 발생수단에서 발생되는 수직동기신호와 자체적으로 발생되어 지는 수직동기신호를 입력받아 NTSC신호를 처리하기 위한 제2클럭을 발생하는 제2클럭 발생수단을 포함한 것을 특징으로 하는 고화질 디지털 티브이의 적응형 클럭 발생장치.
  2. 제1항에 있어서, 제1클럭 발생수단은 프레임율(Frame rate)과 출력 포맷(output format)에 따라 적응할 수 있는 제1클럭을 발생시키는 제1클럭 발생용 피엘엘을 포함한 것을 특징으로 하는 고화질 디지털 티브이의 적응형 클럭 발생장치.
  3. 제2항에 있어서, 제1클럭 발생용 피엘엘은 전압 제어 수정 발진기에서 발진되는 내부 클럭을 각각 다른 4가지의 값으로 분주하는 제1내지 제4분주기와, 상기 제1분주기와 제2분주기 그리고 제3분주기와 제4분주기에서 각각 분주된 값을 입력으로 하여 출력 포맷(output format)에 따라 하나를 선택하여 출력하는 제1,제2멀티플렉서와, 상기 제1,제2멀티플렉서를 통해 선택된 값을 프레임율(Frame rate)에 따라 다시 하나를 선택하여 출력하는 제3멀티플렉서와, 피드백되어 입력되는 출력 클럭을 각각 다른 4가지의 값으로 분주하는 제5내지 제8분주기와, 상기 제5분주기와 제6분주기 그리고 제7분주기와 제8분주기에서 각각 분주된 값을 입력으로 하여 출력 포맷에 따라 하나를 선택하여 출력하는 제4,제5멀티플렉서와, 상기 제4,제5멀티플렉서를 통해 선택된 값을 프레임율에 따라 다시 하나를 선택하여 출력하는 제6멀티플렉서와, 상기 제3멀티플렉서와 제6멀티플렉서에서 출력되는 신호의 위상을 비교하여 위상차를 출력하는 위상 비교기와, 상기 위상차를 직류전압으로 변환시키는 로우패스필터와, 상기 직류전압 입력시 발진동작을 행하여 원하는 출력 클럭을 발생하는 전압제어발진기를 포함한 것을 특징으로 하는 고화질 디지털 티브이의 적응형 클럭 발생장치.
  4. 제1항에 있어서, 제2클럭 발생수단은 프레임율(Frame rate)에 따라 적응할 수 있는 제2클럭을 발생시키는 제2클럭 발생용 피엘엘을 포함한 것을 특징으로 하는 고화질 디지털 티브이의 적응형 클럭 발생장치.
  5. 제4항에 있어서, 제2클럭 발생용 피엘엘은 전압 제어 수정 발진기에서 발진되는 내부 클럭을 각각 다른 2가지의 값으로 분주하는 제1 ,제2분주기와, 상기 제1,제2분주기에서 각각 출력되는 분주값중 하나를 프레임율에 따라 선택하여 출력하는 제1멀티플렉서와, 피드백되어 입력되는 출력 클럭을 각각 다른 2가지의 값으로 분주하는 제3, 제4분주기와, 상기 제3,제4분주기에서 각각 분주된 값을 입력으로 하여 프레임율에 따라 하나를 선택하여 출력하는 제2멀티플렉서와, 상기 제1,제2멀티플렉서에서 각각 선택된 신호의 위상을 비교하여 위상차를 출력하는 위상 비교기와, 상기 위상차를 직류전압으로 변환시키는 로우패스필터와, 상기 직류전압 입력시 발진동작을 행하여 원하는 출력 클럭을 발생하는 전압제어발진기를 포함한 것을 특징으로 하는 고화질 디지털 티브이의 적응형 클럭 발생장치.
KR1020000017263A 2000-04-03 2000-04-03 고화질 디지털 티브이의 적응형 클럭 발생장치 KR100677202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000017263A KR100677202B1 (ko) 2000-04-03 2000-04-03 고화질 디지털 티브이의 적응형 클럭 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000017263A KR100677202B1 (ko) 2000-04-03 2000-04-03 고화질 디지털 티브이의 적응형 클럭 발생장치

Publications (2)

Publication Number Publication Date
KR20010093934A true KR20010093934A (ko) 2001-10-31
KR100677202B1 KR100677202B1 (ko) 2007-02-05

Family

ID=19661231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000017263A KR100677202B1 (ko) 2000-04-03 2000-04-03 고화질 디지털 티브이의 적응형 클럭 발생장치

Country Status (1)

Country Link
KR (1) KR100677202B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776443B1 (ko) * 2005-11-14 2007-11-16 엘지전자 주식회사 영상기기의 신호 포맷 판단 장치 및 방법
KR100777166B1 (ko) * 2004-12-21 2007-11-16 엔이씨 일렉트로닉스 가부시키가이샤 비디오 신호 프로세싱 장치 및 비디오 신호 프로세싱 방법
US7450178B2 (en) 2003-09-17 2008-11-11 Samsung Electronics Co., Ltd. Display synchronization signal generator in digital broadcast receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450178B2 (en) 2003-09-17 2008-11-11 Samsung Electronics Co., Ltd. Display synchronization signal generator in digital broadcast receiver
KR100777166B1 (ko) * 2004-12-21 2007-11-16 엔이씨 일렉트로닉스 가부시키가이샤 비디오 신호 프로세싱 장치 및 비디오 신호 프로세싱 방법
KR100776443B1 (ko) * 2005-11-14 2007-11-16 엘지전자 주식회사 영상기기의 신호 포맷 판단 장치 및 방법

Also Published As

Publication number Publication date
KR100677202B1 (ko) 2007-02-05

Similar Documents

Publication Publication Date Title
KR100639522B1 (ko) 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
KR100662219B1 (ko) 클록 생성 회로, 화상 표시 장치 및 방법
KR100677202B1 (ko) 고화질 디지털 티브이의 적응형 클럭 발생장치
JP2002033659A (ja) Crtモニタ用pllシステム
US5315387A (en) Horizontal synchronization circuit
KR100360958B1 (ko) Hout 위치 제어 회로 및 멀티 싱크 모니터
US6573944B1 (en) Horizontal synchronization for digital television receiver
JP3117046B2 (ja) Pll回路
KR930000979B1 (ko) 디지탈 텔레비젼 수상기의 메인클럭 발생회로
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치
KR20150027359A (ko) 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
KR100713391B1 (ko) 흑백 카메라 라인-락에서의 동기신호 절환장치
JP3353372B2 (ja) 液晶表示装置
JP2794693B2 (ja) 水平偏向回路
KR200142415Y1 (ko) 전하결합소자 카메라의 동기장치
JPH0832833A (ja) ビデオシステムパルス生成回路
JPH05252438A (ja) 映像信号サンプリング制御回路
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
JP3638443B2 (ja) ディジタル放送用テレビジョン受信機
JP3277160B2 (ja) Pal方式の同期信号発生回路
JP2713988B2 (ja) 水平afc回路
JP2000092373A (ja) カメラシステムおよびその制御方法
JPH10319933A (ja) ドットクロック発生回路
JPH05227450A (ja) 同期回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee