JPS61267459A - 水平同期信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は水平同期信号再生回路に関する。

〔従来の技術〕

一般に、記録媒体に対して映像信号の記録再生を行う場
合、映像信号には時間軸誤差が含まれるため、映像信号
から水平同期信号を分離して時間軸誤差を検出し、これ
に基づいて映像信号中の時間軸誤差を含む水平同期信号
に対応する水平同期信号を再生して時間軸補正を行うよ
うにしている。

第７図はこのような水平同期信号を得るための従来の水
平同期信号再生回路の構成を示すものである。従来は、
入力端子１に供給される映像信号から分離された水平同
期信号と、基準の水平同期信号を発生する水平発振回路
２の出力信号に基づいて比較信号発生回路３から発生さ
れる比較信号とを位相検波回路４で位相検波し、その位
相差に応じた補正電圧を積分回路５で積分してその積分
出力により水平発振回路２での発振周波数および位相を
制御して、分離した時間軸誤差を含む水平同期信号と対
応する水平同期信号を出力端子６から得るようにしてい
る。

〔発明が解決しようとする問題点〕

しかしながら、第７図に示す従来の水平同期信号再生回
路にあっては、水平発振回路２の出力を比較信号発生回
路３を経て位相検波回路４にフィードバックしているた
め、そのフィードバックル−プによる影響や雑音による
乱れによって、映像信号から分離した水平同期信号と水
平発振回路２から出力される水平同期信号とが正確に対
応しないという問題がある。

この発明は、このような従来の問題点に着目してなされ
たもので、雑音がなく、映像信号中の水平同期信号に正
確に対応する水平同期信号を再生し得るように適切に構
成した水平同期信号再生回路を提供することを目的とす
る。

〔問題点を解決するための手段および作用〕上記目的を
達成するため、この発明では水平同期パルス発生手段、
リセットパルス発生手段および水平発振手段を設け、水
平同期パルス発生手段により映像信号中の水平同期信号
に同期した水平同期パルスを発生させ、その水平同期パ
ルスの周期性に基づいてリセットパルス発生手段により
水平同期パルスに同期したリセットパルスを発生させて
、このリセットパルスにより水平発振手段にｊ　　　　
　　おいて基準の水平同期信号の周期で発振する出力信
号をリセットし、これにより時間軸誤差を含む映像信号
中の水平同期信号と正確に対応する雑音のない水平同期
信号を再生する。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図である。

この実施例では、映像信号から分離した同期信号を入力
端子１１を経て水平同期パルス作成回路１２に供給し、
ここで同期信号中から水平同期信号を分離してそれと同
期する水平同期パルスを発生させ、これをリセットパル
ス作成回路１３に供給する。リセットパルス作成回路１
３は、第′１のゲートパルス作成回路１４、第２のゲー
トパルス作成回路１５、第１のゲート回路１６および第
２のゲート回路１７を具え、水平同期パルス作成回路１
２からの水平同期パルスは第１のゲートパルス作成回路
１４に供給すると共に第１のゲート回路１６の一方の入
力端に供給する。第１のゲートパルス作成回路１４では
、入力した水平同期パルスに同期してそれから１水平走
査期間遅れたゲートパルスを作成し、このゲートパルス
を第１のゲート回路１６の他方の入力端に供給すると共
に第２のゲートパルス作成回路１５に供給する。第２の
ゲートパルス作成回路１５では、入力したゲートパルス
に同期してそれから更に１水平走査期間遅れた、したが
って第１のゲートパルス作成回路１４に入力した水平同
期パルスから２水平走査期間遅れたゲートパルスを作成
し、このゲートパルスと第１のゲート回路１６の出力と
を第２のゲート回路１７に供給して、この第２のゲート
回路１７の出力パルスをリセットパルスとして水平発振
回路１８に供給する。水平発振回路１８では基準の水平
同期信号の周期で発振する出力信号をリセットパルス作
成回路１３からのリセットパルスによりリセットして出
力端子１９に供給するよう構成する。

次に、第２図に示すタイミングチャートを参照“しなが
ら、その動作を説明する。入力端子１１に第２図に示す
ような同期信号が入力されると、水平同期パルス作成回
路１２において一定幅（約４．５μｓｅｃ程度）以下の
信号が雑音として除去されると共に、一定幅以上の信号
に同期する水平同期パルスが作成されてリセットパル、
ス作成回路１３に供給される。

リセットパルス作成回路１３においては、先ず第１のゲ
ート回路１６において水平同期パルスが第１のゲートパ
ルス作成回路１４からの１水平走査期間前の水平同期パ
ルスによるゲートパルスによってゲートされ、これによ
り水平同期信号の周期性に基づく雑音除去が行われる。

すなわち、第１のゲート回路１６から信号を出力する条
件は、水平同期パルスがそのほぼ１水平走査期間前にも
入力されていることが必要であるため、雑音に関しては
水平同期信号とほぼ同じ周期で２個以上連続したもので
ない限り、第１のゲート回路１６で除去されることにな
る。次に同様のことが第２のゲートパルス作成回路１５
と第２のゲート回路１７とで行われ、これにより水平同
期信号とほぼ同じ周期で３個以上連続するもの以外の雑
音が全て除去されることになる。ここで、通常、雑音は
水平同期信号とほぼ同じ周期で３個以上連続するような
周期性は殆どないので、分離した水平同期信号にのみ同
期したリセットパルスが得られることになる。

水平発振回路１８においては、リセットパルス作成回路
１３からのリセットパルスにより出力信号のリセットが
行われる。したがって、リセットパルス入力時は出力信
号は映像信号中の水平同期信号に同期し、また雑音のた
めリセットパルスが発生しない場合には最後のリセット
パルスにより与えられた位相を保ったまま水平同期信号
の周期で発振するので、映像信号中の水平同期信号に正
確に対応する水平同期信号を安定して再生することがで
きる。

以下、第１図に示す各部の具体的回路構成について説明
する。

第３図は水平同期パルス作成回路１２の具体的回路構成
を示すものである。入力端子１１に供給される同期信号
は、ワンショットマルチバイブレータ２１に供給すると
共にＤフリップフロップ２２のクロック端子に供給する
。ワンショットマルチバイブレーク２１は入力信号の立
下りエツジでトリガされるもので、その発生パルス時間
は４．５μＳｅｃ程度とし、このＱ出力を同様に立下り
エツジでトリガされるワンショットマルチバイブレータ
２３および２４に供給すると共に、Ｄフリップフロップ
２２のＤ端子に供給する。なお、ワンショットマルチバ
イブレータ２３の発生パルス時間は０．６μｓｅｃ程度
とし、ワンショットマルチバイブレーク２４は０．３　
μｓｅｃ程度とする。Ｄフリップフロップ２２のＱ出力
はＤフリップフロップ２５のＤ端子に供給し、そのクロ
ック端子にはワンショットマルチバイブレーク２３のＱ
出力を供給する。これらＤフリップフロップ２２．２５
はワンショットマルチバイブレーク２３のＱおよび寛出
力によりＮＡＮＤゲート２６を介してクリアする。また
、ワンショットマルチバイブレーク２４のＱおよびて出
力はＮＡＮＤゲート２７に供給し、このＮＡＮＤゲート
２７の出力と、Ｄフリップフロップ２５のＱ出力とをＡ
ＮＤ１０Ｒセレクタ２８に供給し、その出力端子２９か
ら約４．５μｓｅｃ以下のパルス幅の雑音を除去した映
像信号中の水平同期信号に同期した水平同期パルスを得
る。

第４図ＡおよびＢは係る水平同期パルス作成回路におけ
る水平同期信号が入力されたときと、雑音が入力された
ときとの動作を示すタイミングチャートである。これら
のタイミングチャートから明らかなように、パルス幅が
約４．５μｓｅｃ以下の雑音は水平同期パルスとして出
力されない。

第５図はリセットパルス作成回路１３の具体的回路構成
を示すものである。第１のゲートパルス作成回路１４は
、それぞれ入力信号の立下りエツジでトリガされる３個
のワンショットマルチバイブレーク３１，３２．３３を
もって構成し、水平同期パルス作成回路１２の出力をワ
ンショットマルチバイブレーク３１の入力端にそのＱ出
力をワンショットマルチバイブレーク３２の入力端に、
そのＱ出力をワンショットマルチパイプレークク３３の
入力端および第２のゲートパルス作成回路１５に供給し
、ワンショットマルチバイブレーク３３のＱ出力を第１
のゲート′回路１６に供給する。なお、ワンショットマ
ルチバイブレータ３１．３２の発生パルス時間は約３０
μ５ｅｃ（約１７２水平走査期間）とし、ワンショット
マルチバイブレーク３３のそれは約５μｓｅｃとする。

第２のゲートパルス作成回路１５は、同様にそれぞれ入
力信号の立下りエツジでトリガされる３個のワンショッ
トマルチバイブレーク３４，３５．３６を直列に接続し
て構成し、最後段のワンショットマルチバイブレータ３
６のＱ出力を第２のゲート回路１７に供給する。なお、
ワンショットマルチバイブレーク３４゜３５の発生パル
ス時間は約３０μｓｅｃとし、ワンショットマルチバイ
ブレーク３６のそれは約５μｓｅｃとする。また、第１
のゲート回路１６は入力信号の立下りエツジでトリガさ
れるクリア端子を有するワンショットマルチバイブレー
クをもって構成し、そのクリア端子に第１のゲートパル
ス作成回路１４の出力を供給して、それが低レベルのと
きにＱ端子からパルスを出力しないようにする。

このリセットパルス作成回路１３により、水平同期パル
ス作成回路１２からの水平同期パルスの周期性に基づい
て、その水平同期パルスしたがって映像信号中の水平同
期信号にのみ同期した雑音のないリセットパルスを得る
ことができる。

第６図は水平発振回路１８の具体的回路構成を示すもの
である。この実施例では、１４．３１８１８ＭＨ２（副
搬送波の４倍の周波数）で発振する発振器４１を具え、
この発振器４１の出力をリセット端子を有するカウンタ
４２に供給し、このカウンタ４２の出力をゼロ検出回路
４３に供給すると共に、そのリセット端子にリセットパ
ルス作成回路１３からのリセットパルスを供給してその
立上りエツジで出力を０にリセットするよう構成する。

カウンタ４２は発振器４１からのクロックをＯから９０
９まで計数し、９１０個目でＯになる９１０カウンタで
、これが０になったときゼロ検出回路４３からワンショ
ットマルチバイブレーク４４および４５を経て出力端子
１９にパルスを供給する。なお、ワンショットマルチバ
イブレーク４４．４５はそれぞれ入力信号の立下りエツ
ジでトリガされ、その発生パルス時間は約５μｓｅｃと
する。また、ワンショットマルチバイブレーク４４はリ
トリガなもので、信号出力中に再びトリガが加えられた
ときはその発生パルス時間は後のトリガ点から設定時間
までとする。

かかる構成において、カウンタ４２に供給されるリセッ
トパルスの周期が基準の水平同期信号の周期よりも短い
場合には、カウンタ４２はその計数値が９０９以下で０
にリセットされ、これによりゼロ検出回路４３からワン
ショットマルチバイブレータ４４および４５を経てリセ
ットパルスしたがって、水平同期パルスに・同期した出
力信号が得られる。また、リセットパルスの周期が基準
の周期よりも長いと、カウンタ４２はその計数値が９０
９から０に変化してワンショットマルチバイブレーク４
４からのパルス出力中にリセットパルスが加えられるの
で再び０となり、これによりゼロ検出回路４３からワン
ショットマルチバイブレーク４４に再びトリガパルスが
加えられる。ここで、ワンショットマルチバイブレーク
４４はリトリガなものであるので、リセットパルスの位
相は出力パルスの後ぶちに現れる。したがって、この後
ぶちでトリガされるワンショットマルチバイブレーク４
５の出力パルスは、カウンタ４２に入力されたリセット
パルスに同期したものとなる。

以上により、時間軸誤差を含む映像信号中の水平同期信
号と正確に対応する雑音のない水平同期信号を再生する
ことができる。

〔発明の効果〕

このように、この発明によれば、時間軸誤差および雑音
を含んだ同期信号から、水平同期信号の周期性を利用し
て雑音を除去して水平同期信号に同期するリセットパル
スを作成し、このリセットパルスにより基準の水平同期
信号の周期で発振する水平発振回路の出力信号をリセッ
トするようにしたので、雑音がなく、かつ時間軸誤差を
含む映像信号中の水平同期信号と正確に対応する水平同
期信号を安定゛して再生することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はその動作を示すタイミングチャート、第３図は第１図
に示す水平同期パルス作成回路の具体的回路構成図、 第４図ＡおよびＢはその動作を示すタイミングチャート
、 第５図は第１図に示すリセットパルス作成回路の具体的
回路構成図、 第６図は同じく水平発振回路の具体的回路構成図、 第７図は従来の技術を示すブロック図である。 １１−入力端子 １２−・・水平同期パルス作成回路 １３−・リセットパルス作成回路 １８・・−・水平発振回路　　　１９−出力端子特許出
願人　　オリンパス光学工業株式会社第３図 第４図 Ａ　　　　　　　　　Ｂ 第５図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. １、映像信号中の水平同期信号に同期た水平同期パルス
   を発生する水平同期パルス発生手段と、この水平同期パ
   ルス発生手段からの水平同期パルスの周期性に基づいて
   水平同期パルスに同期したリセットパルスを発生するリ
   セットパルス発生手段と、基準の水平同期信号の周期で
   発振し、前記リセットパルス発生手段からのリセットパ
   ルスによりその出力信号がリセットされる水平発振手段
   とを具えることを特徴とする水平同期信号再生回路。