JPS6090481A - マスタ−クロツク発生装置 - Google Patents
マスタ−クロツク発生装置Info
- Publication number
- JPS6090481A JPS6090481A JP58198648A JP19864883A JPS6090481A JP S6090481 A JPS6090481 A JP S6090481A JP 58198648 A JP58198648 A JP 58198648A JP 19864883 A JP19864883 A JP 19864883A JP S6090481 A JPS6090481 A JP S6090481A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- edge
- synchronizing signal
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕本発明はビデオテープレコーダ又はその
一部を利用して標準テレビジョン信号に準拠したＰＣＭ
信号を゛録音再生するＰＣＭ 録音再生装置において、
入力されるＰＣＭ信号に同期するマスタークロックの発
生装置に関するものである。従来のこの種の装置におい
ては、ＰＣＭ信号中の垂直同期信号のみを分離し、位相
比較ループを組んでマスタークロックを発生させていた
が、この方式は垂直同期信号が数ヤｌ（ｚと時間間隔が
遅いのでその信号がドロップアウトした場合のクロック
の応答のレスポンスが追従しにくく、かつ精度の点でも
不充分であった。
一部を利用して標準テレビジョン信号に準拠したＰＣＭ
信号を゛録音再生するＰＣＭ 録音再生装置において、
入力されるＰＣＭ信号に同期するマスタークロックの発
生装置に関するものである。従来のこの種の装置におい
ては、ＰＣＭ信号中の垂直同期信号のみを分離し、位相
比較ループを組んでマスタークロックを発生させていた
が、この方式は垂直同期信号が数ヤｌ（ｚと時間間隔が
遅いのでその信号がドロップアウトした場合のクロック
の応答のレスポンスが追従しにくく、かつ精度の点でも
不充分であった。
本発明はこの問題を解決することを目的とするものであ
って、垂直同期信号の代シに再生されたＰＣＭ信号中の
同期信号を分離し、その一方向のエツジを検出してクロ
ックを発生させることによシ、時間間隔（１０数Ｋｎχ
）の早いマスタークロックの発生装置とすることを意図
するものである。
って、垂直同期信号の代シに再生されたＰＣＭ信号中の
同期信号を分離し、その一方向のエツジを検出してクロ
ックを発生させることによシ、時間間隔（１０数Ｋｎχ
）の早いマスタークロックの発生装置とすることを意図
するものである。
〔発明の構成〕本発明のマスタークロック発生装置は、
標準テレビジョン信号に準拠したＰＣＭ信号中の同期信
号を分離する第１の手段と、前記同期信号の一方向のエ
ツジを検出する第２の手段と、そのエツジパルスが検出
きれると１水平区間はエツジ検出が行なわれず、がっ１
水平区間をこえて次のエツジ検出が行なわれないときは
代りのパルスを付加する第５の手段と、前記第３の手段
による信号と後述の第６の手段による信号との周波数を
比較してその差を出力する第４の手段と、前記第４の手
段の出力のレベルによって発振周波数が定まる第５の手
段と、前記第５の手段の出力を分周する第６の手段とよ
シなることを特徴とする。
標準テレビジョン信号に準拠したＰＣＭ信号中の同期信
号を分離する第１の手段と、前記同期信号の一方向のエ
ツジを検出する第２の手段と、そのエツジパルスが検出
きれると１水平区間はエツジ検出が行なわれず、がっ１
水平区間をこえて次のエツジ検出が行なわれないときは
代りのパルスを付加する第５の手段と、前記第３の手段
による信号と後述の第６の手段による信号との周波数を
比較してその差を出力する第４の手段と、前記第４の手
段の出力のレベルによって発振周波数が定まる第５の手
段と、前記第５の手段の出力を分周する第６の手段とよ
シなることを特徴とする。
本発明の実施例を図面によって説明する。第１図は本発
明の構成を示すブロック図で、１はＰＣＭ信号中の同期
信号を分離する同期信号分離回路（第１の手段）、２は
同期信号の一方向のエツジを検出するエツジ検出回路（
第２の手助、６はエツジパルスが検出されると１水平区
間はエツジ検出が行なわれず、１水平区間を越えて次の
エツジ検出が行なわれないとき鉱代シのパルスを付加す
るマスキング回路（第６の手段）、４は周波数比較回路
（第°４の手段）、５は発振器（第５の手段）、６は分
周器（第６の手段）、７はＰＣＭ信号の入力端子、８は
マスタークロック信号の出力端子である。第２図（α）
および第３図（α）はＰＣＭ信号のイーブンフィールド
およびオプトフィールドの垂直区間の一部分を示してい
る。同期信号分離回路１は第２図（ａ）および第３図（
α）のＰＣ！Ｍ信号をスライスレベル日でスライスして
同期分離する。
明の構成を示すブロック図で、１はＰＣＭ信号中の同期
信号を分離する同期信号分離回路（第１の手段）、２は
同期信号の一方向のエツジを検出するエツジ検出回路（
第２の手助、６はエツジパルスが検出されると１水平区
間はエツジ検出が行なわれず、１水平区間を越えて次の
エツジ検出が行なわれないとき鉱代シのパルスを付加す
るマスキング回路（第６の手段）、４は周波数比較回路
（第°４の手段）、５は発振器（第５の手段）、６は分
周器（第６の手段）、７はＰＣＭ信号の入力端子、８は
マスタークロック信号の出力端子である。第２図（α）
および第３図（α）はＰＣＭ信号のイーブンフィールド
およびオプトフィールドの垂直区間の一部分を示してい
る。同期信号分離回路１は第２図（ａ）および第３図（
α）のＰＣ！Ｍ信号をスライスレベル日でスライスして
同期分離する。
次にエツジ検出回路２を第６図の実施例によって説明す
る。第６図において、入力信号（α）がｆに加えられる
とその出力はインバータされて信号（ｂ）となる。（Ａ
）と遅延時間°τ”だけ遅れた信号（Ｃ）の両信号が１
に加わるとＦｉＸ−ＯＲされて入力信号（α）のエツジ
に当る部分にパルス信号（ｄ）かえられる。これを（ｂ
）信号とＡＮＤをとるとその出力は片側の方向だけのエ
ツジ出力となり （ｅ）信号、すなわち第２図の（ｈ）
信号となる。同様に第５図の（α）信号についても一方
向だけのエツジセとったものが第６図の（ｈ）信号とな
る。
る。第６図において、入力信号（α）がｆに加えられる
とその出力はインバータされて信号（ｂ）となる。（Ａ
）と遅延時間°τ”だけ遅れた信号（Ｃ）の両信号が１
に加わるとＦｉＸ−ＯＲされて入力信号（α）のエツジ
に当る部分にパルス信号（ｄ）かえられる。これを（ｂ
）信号とＡＮＤをとるとその出力は片側の方向だけのエ
ツジ出力となり （ｅ）信号、すなわち第２図の（ｈ）
信号となる。同様に第５図の（α）信号についても一方
向だけのエツジセとったものが第６図の（ｈ）信号とな
る。
次にマスキング回路３について説明する。マスキング回
路５の１つの作用はエツジ検出が行なわれると１水平区
間は次のエツジ検出を打力わないことであシ、第７図は
その実施例である。
路５の１つの作用はエツジ検出が行なわれると１水平区
間は次のエツジ検出を打力わないことであシ、第７図は
その実施例である。
第７図において、信号（α）をｄに加えるとｅはｄの出
力の立上りパルスを検出してＯＲで定まる一定のパルス
ｌ」αを発生する。ＣのＱ出力は第７図の信号（Ｃ）と
々す、αのパルス１３区間は、ｄの出力は雷Ｌ１となシ
、第７図の（ｂ）信号には１水平区間内のパルスは遮断
される。第２図および第５図にはこれと同じ信号（Ｃ）
を示している。
力の立上りパルスを検出してＯＲで定まる一定のパルス
ｌ」αを発生する。ＣのＱ出力は第７図の信号（Ｃ）と
々す、αのパルス１３区間は、ｄの出力は雷Ｌ１となシ
、第７図の（ｂ）信号には１水平区間内のパルスは遮断
される。第２図および第５図にはこれと同じ信号（Ｃ）
を示している。
マスキング回路５のもう１つの作用は、エツジ検出が行
なわれ、１水平区間を越えて次のエツジが検出されない
ときは代りのパルスを付加することであり、第８図はそ
の実施例である。
なわれ、１水平区間を越えて次のエツジが検出されない
ときは代りのパルスを付加することであり、第８図はそ
の実施例である。
第８図において、信号（α）をＣに加えるとｅは立上９
パルスを検出してＣＩＲＩで定まるパルス巾βを発生し
て信＋＋（ｂ）となる。この信号（ｂ）をｆに加えると
同様にＣ，Ｒ，で定まるパルスｌ〕γを発生して信号（
Ｃ）となる。（ａ）信号と＜ｃ＞信号のＯＲをとると１
の出力は信号（ｄ）となる。第８図の信号（Ｃ）は第４
図のＤＫ、第８図の信号（ｄ）は第４図のＥに、それぞ
れ対応する。
パルスを検出してＣＩＲＩで定まるパルス巾βを発生し
て信＋＋（ｂ）となる。この信号（ｂ）をｆに加えると
同様にＣ，Ｒ，で定まるパルスｌ〕γを発生して信号（
Ｃ）となる。（ａ）信号と＜ｃ＞信号のＯＲをとると１
の出力は信号（ｄ）となる。第８図の信号（Ｃ）は第４
図のＤＫ、第８図の信号（ｄ）は第４図のＥに、それぞ
れ対応する。
第４図は前記２つの作用をまとめて示すものであシ、（
α）ｉｔ： ＰＣＭ信号に欠落やノイズが発生したこと
を示し、＜ｈ）は一方向のエツジを検出したことを示し
７ている。（ｃ）は１水平区間内のエツジ検出を遮断し
ていること・を示し、Ｄは付加されたパルスを示し、Ｅ
は最終的なエツジ検出バルンとしで、乱れにとなく周期
的にパルスを検出し、発生していることを示している。
α）ｉｔ： ＰＣＭ信号に欠落やノイズが発生したこと
を示し、＜ｈ）は一方向のエツジを検出したことを示し
７ている。（ｃ）は１水平区間内のエツジ検出を遮断し
ていること・を示し、Ｄは付加されたパルスを示し、Ｅ
は最終的なエツジ検出バルンとしで、乱れにとなく周期
的にパルスを検出し、発生していることを示している。
周波数比較回路４はマスキング回路３によってマスキン
グされたエツジ検出パルスと、発振器５の出力を分周器
６によって分周したパルスとの周波数比較を行な−う。
グされたエツジ検出パルスと、発振器５の出力を分周器
６によって分周したパルスとの周波数比較を行な−う。
いま、前記両パルスの周波数が同じ場合は絽５図（（Ｚ
Ｊのように、周波数比較回路４の出力はハイインピーダ
ンスとなシ、発振器５の制御を保持する信号を送るが、
分周器６の出力の周波数が早くなったシ、遅くなったシ
する場合は第５図Ｃｂ）に示すように周波数比較回路４
の出力は周波数をロックするように、遅、早の信号を分
周器６にフィードバック制御信号として送シ、発振器５
の発振周波数を制御する。以上のように周波数比較ルー
プを形成してマスタークロックの発振が行なわれる。
Ｊのように、周波数比較回路４の出力はハイインピーダ
ンスとなシ、発振器５の制御を保持する信号を送るが、
分周器６の出力の周波数が早くなったシ、遅くなったシ
する場合は第５図Ｃｂ）に示すように周波数比較回路４
の出力は周波数をロックするように、遅、早の信号を分
周器６にフィードバック制御信号として送シ、発振器５
の発振周波数を制御する。以上のように周波数比較ルー
プを形成してマスタークロックの発振が行なわれる。
〔発明の効果９以上述べたように本発明においてはＰＯ
Ｍ信号の同期信号を用いてドロップアウト、ノイズ等の
乱れをマスキングすることによシ高い周波数の比較を行
なって安定したマスタークロックを発生させ、データ打
抜き等を的確に行なうことのできるすぐれた効果を有す
る。
Ｍ信号の同期信号を用いてドロップアウト、ノイズ等の
乱れをマスキングすることによシ高い周波数の比較を行
なって安定したマスタークロックを発生させ、データ打
抜き等を的確に行なうことのできるすぐれた効果を有す
る。
第１図：本発明の構成を示すブロック図第２図二イーブ
ンフィールドの動作説明図箱６ト二オツドフィールドの
動作説明図第４図：マスキングの動作説明図 第５図二周波数比較回路の説明図 第６図：エツジ検出回路の説明図で８）は波形図、（ロ
）は回路図 第７図、第８図：マスキング回路の説明図で、（イ）は
波形図、（ロ）ｉｉ回路図 １・・・同期信号分離回路（第１の手段）２・・・エツ
ジ検出回路（第２の手段）６・・・マスキング回路（第
５の手段）４・・・周波数比較回路（第４の手段）５・
・・発振器（第５の手段） ６・・・分周器（第６の手段・） ７・・・ＰＯＭ信号の入力端子、
ンフィールドの動作説明図箱６ト二オツドフィールドの
動作説明図第４図：マスキングの動作説明図 第５図二周波数比較回路の説明図 第６図：エツジ検出回路の説明図で８）は波形図、（ロ
）は回路図 第７図、第８図：マスキング回路の説明図で、（イ）は
波形図、（ロ）ｉｉ回路図 １・・・同期信号分離回路（第１の手段）２・・・エツ
ジ検出回路（第２の手段）６・・・マスキング回路（第
５の手段）４・・・周波数比較回路（第４の手段）５・
・・発振器（第５の手段） ６・・・分周器（第６の手段・） ７・・・ＰＯＭ信号の入力端子、
Claims (1)
- そのエツジパルスが検出されると１水平区間はエツジ検
出が行なわれず、がっ１水平区間をこことを特徴とする
マスタークロック発生装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198648A JPS6090481A (ja) | 1983-10-24 | 1983-10-24 | マスタ−クロツク発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198648A JPS6090481A (ja) | 1983-10-24 | 1983-10-24 | マスタ−クロツク発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6090481A true JPS6090481A (ja) | 1985-05-21 |
Family
ID=16394705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198648A Pending JPS6090481A (ja) | 1983-10-24 | 1983-10-24 | マスタ−クロツク発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6090481A (ja) |
-
1983
- 1983-10-24 JP JP58198648A patent/JPS6090481A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959815A (en) | Arrangements for time base error compensation | |
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| ATE60180T1 (de) | Digital-videobandaufzeichnungsgeraet. | |
| US4166250A (en) | Synchronizing signal processing circuit | |
| JPS626393B2 (ja) | ||
| US5164838A (en) | Time base error signal generating apparatus | |
| JPS6090481A (ja) | マスタ−クロツク発生装置 | |
| EP0843417A1 (en) | Phase locked loop circuit | |
| KR860007832A (ko) | 시간축 보정 장치의 서입 클럭 발생 회로 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH045105Y2 (ja) | ||
| JPS63193361A (ja) | テ−プレコ−ダの基準信号作成回路 | |
| KR840008250A (ko) | 텔레비젼 수상기 | |
| KR830001583B1 (ko) | Vtr의 저속재생시 강제동기 발생회로 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JP2663696B2 (ja) | 自動周波数制御方式 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH02226882A (ja) | 水平同期分離装置 | |
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPH028385B2 (ja) | ||
| JPH0634307B2 (ja) | デイジタル情報再生装置 | |
| JPS60125071A (ja) | 映像再生装置の同期回路 | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JPS6376680A (ja) | 同期信号欠落補償装置 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 |