JPS5856101A - デジタルサ−ボ装置 - Google Patents
デジタルサ−ボ装置Info
- Publication number
- JPS5856101A JPS5856101A JP56155122A JP15512281A JPS5856101A JP S5856101 A JPS5856101 A JP S5856101A JP 56155122 A JP56155122 A JP 56155122A JP 15512281 A JP15512281 A JP 15512281A JP S5856101 A JPS5856101 A JP S5856101A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- pulse
- motor
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデジタルチー&fitに関するもので、特に
、ビデオテーデレコー〆(以下VTR)等の回転へラド
モータとかキャブスタンモータのように高精度の回転周
波数1回転位相を要求されるものは適用して好適する。
、ビデオテーデレコー〆(以下VTR)等の回転へラド
モータとかキャブスタンモータのように高精度の回転周
波数1回転位相を要求されるものは適用して好適する。
一般にVTRにおいては1回転ビデオヘッドを用いたヘ
リカルスキャン方式の記録再生が行なわれている。テー
プ送りは、キャブスタンモータによって得られ、記録再
生を得る回転ビデオヘッドの回転は1回転へラドモータ
ζ二よって得られる。ここで、キャブスタンモータ、回
転へラドモータに対しては、それぞれサーdf装置が設
けられている。
リカルスキャン方式の記録再生が行なわれている。テー
プ送りは、キャブスタンモータによって得られ、記録再
生を得る回転ビデオヘッドの回転は1回転へラドモータ
ζ二よって得られる。ここで、キャブスタンモータ、回
転へラドモータに対しては、それぞれサーdf装置が設
けられている。
キャプスタンモータは、記録モードのときは、安定した
一定の回転周波数及び位相が得られるように制御される
。また再生モードのときは、指定された倍速再生(通常
、2倍速、3倍速等)に応じ回転周波数が決定され、ま
たこのとき例えばテープに記録されたコントロール/?
ルスに位相同期するような位相制御が行なわれる。
一定の回転周波数及び位相が得られるように制御される
。また再生モードのときは、指定された倍速再生(通常
、2倍速、3倍速等)に応じ回転周波数が決定され、ま
たこのとき例えばテープに記録されたコントロール/?
ルスに位相同期するような位相制御が行なわれる。
一方、回転へラドモータは、記録モードのときは、安定
した一定のフレーム周波数に設定され、このとき垂直同
期信号に位相同期するように制御される。また再生モー
ドのときは、安定した一定のフレーム周波数にその回転
が設定されるとともに、たとえば(再生時)外部映像信
号の垂直同期信号に位相同期するように制御される。
した一定のフレーム周波数に設定され、このとき垂直同
期信号に位相同期するように制御される。また再生モー
ドのときは、安定した一定のフレーム周波数にその回転
が設定されるとともに、たとえば(再生時)外部映像信
号の垂直同期信号に位相同期するように制御される。
上述のように、VTRにあっては、キャデスタンモーダ
に対する自動局波数コントロール(AFC)回路及び自
動位相コントロール(APC)回路が設けられ、また回
転ヘッドモータに対してもAr0回路及びA20回路が
設けられる。このようにA10回路、A20回路をデジ
タル信号によって処理する方法が実現されている。これ
は1本件出願人が先に出願した特願昭52−11386
4号にも詳細に述べられている。このデジタル信号が装
置は、基本的には。
に対する自動局波数コントロール(AFC)回路及び自
動位相コントロール(APC)回路が設けられ、また回
転ヘッドモータに対してもAr0回路及びA20回路が
設けられる。このようにA10回路、A20回路をデジ
タル信号によって処理する方法が実現されている。これ
は1本件出願人が先に出願した特願昭52−11386
4号にも詳細に述べられている。このデジタル信号が装
置は、基本的には。
カウンタ、第1.第2のラッチ回路、減算回路等で構成
される。今、回転ビデオヘッドのAr0回路について、
記録モードのときを説明する。
される。今、回転ビデオヘッドのAr0回路について、
記録モードのときを説明する。
カウンタは巡回してクロックツ櫂ルスを計数している。
@1のラッチ回路には1回転へッPモー!の回転を検出
することによって得られる回転検出ノ臂ルス、がラッチ
パルスとして加えられ、第2のラッチ回路には垂直同期
信号を172に分間した信号(記録モードのとき)がラ
ッチ・ダルスとして加えられる。第1.@2のラッチ回
路は。
することによって得られる回転検出ノ臂ルス、がラッチ
パルスとして加えられ、第2のラッチ回路には垂直同期
信号を172に分間した信号(記録モードのとき)がラ
ッチ・ダルスとして加えられる。第1.@2のラッチ回
路は。
それぞれにラッチパルスが入力したとき、そのときのカ
ウンタの計数値をラッチする。そこで、@1.@2のラ
ッチ回路のラッチ内容間の差を演算すれば、回転検出パ
ルスと垂直同期信号間のたとえば位相差を得ることがで
きる。この位相差は、その大小がデジタル数m<クロッ
ク周期から時間も計算できる)であられされる。この位
相差をあられすデジタル数値が、予じめ設定された値で
あれば、そのときの状態は、安定していることであり、
数値が変ればその変った分を補正して安定状態に引き込
む(位相ロックさせる)必要がある。したがって前記デ
ジタル数値に応じた/4ルス幅変調が行なわれ、その/
譬ルス幅変調出力は、フィルタにより直流に変換され、
モータのドライブ回路に供給される。このよう1m A
P C回路は、回転へラドモータの回転位相を垂直同
期信号にロックさせるが、とのモータに対する制御系と
しては、その他にAr0回路も設けられている。
ウンタの計数値をラッチする。そこで、@1.@2のラ
ッチ回路のラッチ内容間の差を演算すれば、回転検出パ
ルスと垂直同期信号間のたとえば位相差を得ることがで
きる。この位相差は、その大小がデジタル数m<クロッ
ク周期から時間も計算できる)であられされる。この位
相差をあられすデジタル数値が、予じめ設定された値で
あれば、そのときの状態は、安定していることであり、
数値が変ればその変った分を補正して安定状態に引き込
む(位相ロックさせる)必要がある。したがって前記デ
ジタル数値に応じた/4ルス幅変調が行なわれ、その/
譬ルス幅変調出力は、フィルタにより直流に変換され、
モータのドライブ回路に供給される。このよう1m A
P C回路は、回転へラドモータの回転位相を垂直同
期信号にロックさせるが、とのモータに対する制御系と
しては、その他にAr0回路も設けられている。
A20回路、Ar0回路を有するサー?装置のシステム
は、@1図に示すようにあられすことができる。すなわ
ち、モータ110回転検出/臂ルスは、AFC検波装W
L12に入力され周波数誤差が検出される。この人FC
検波装置12から出力された両波数制御電圧は1合成器
13を介してモータドライブ回路140制御端子に−加
えられる。一方モータの回転検出ノセルスはその位相比
較を行なうのに適した周波数に9F局罷 15で変換さ
れ1位相比較器1#において基準信号(例えば垂直同期
信号を1/2に分周した信号)と位相比較される。この
位相比較器16から得られた位相誤差電圧は、ループフ
ィルタ1rを介して先の合成器IJにて周波数制御゛電
圧とともに合成されてモータドライブ回路14に入力さ
れる。ループフィルタ11は、ここで積分特性をもたせ
、定常位相誤差を小さくするためである。
は、@1図に示すようにあられすことができる。すなわ
ち、モータ110回転検出/臂ルスは、AFC検波装W
L12に入力され周波数誤差が検出される。この人FC
検波装置12から出力された両波数制御電圧は1合成器
13を介してモータドライブ回路140制御端子に−加
えられる。一方モータの回転検出ノセルスはその位相比
較を行なうのに適した周波数に9F局罷 15で変換さ
れ1位相比較器1#において基準信号(例えば垂直同期
信号を1/2に分周した信号)と位相比較される。この
位相比較器16から得られた位相誤差電圧は、ループフ
ィルタ1rを介して先の合成器IJにて周波数制御゛電
圧とともに合成されてモータドライブ回路14に入力さ
れる。ループフィルタ11は、ここで積分特性をもたせ
、定常位相誤差を小さくするためである。
上記したような周波数誤差電圧とか1位相誤差電圧を得
るデジタル処理回路として、たとえば第2図に示すよう
に処理回路が考えられている。
るデジタル処理回路として、たとえば第2図に示すよう
に処理回路が考えられている。
42図において、21は、2進向期カウンタであり、ク
ロック/譬ルスCK、が入力される。
ロック/譬ルスCK、が入力される。
この2進向期カクyり21のキャリーは、ノクルス幅K
ill(PWM)出方をつくるフリップフロッグ回路2
4のセット入力となる。このフリップフロッグ回路24
のリセット人力には、コン1+レータ22の一致出力が
用いられる。このコンパレータ22は、前記2進向期カ
クンタ21のカウント内容と、レジスタ23のラッチ内
容を比較している。
ill(PWM)出方をつくるフリップフロッグ回路2
4のセット入力となる。このフリップフロッグ回路24
のリセット人力には、コン1+レータ22の一致出力が
用いられる。このコンパレータ22は、前記2進向期カ
クンタ21のカウント内容と、レジスタ23のラッチ内
容を比較している。
一方25はシーケンスノ中ルス発生器テアリ、このシー
ケンスパルス発生器25のデータ入力端子28.29に
は、測定ノ臂ルス28Pと基準パルス!51Fが入力さ
れる。またシーケンスノ母ルス発生器251;は、7″
−夕転送用のクロックノダルスCK、も加えられる。今
、基準ノ母ルスj9Fが入力すると、シーケンスノ母ル
ス発生器26は、基準ノ母ルスの立上りによって、カフ
1回路G23.インバータG24を介してプリセッタプ
ルアップカウンタ25(フリップフロッグ回路Q0〜Q
13)に一定常数をロードし、またキャリー保持用のビ
ットカウンタQJ4をクリアする。このときから、プリ
セッタプルアップカウンタ2dは、クロック・譬ルスC
K、をカウントすることになる。次に、測定ノ量ルス2
8Pが入力すると、その立上りで、ナンド回路aitz
、axeの入力条件が変り、!リセッタツルアッグヵウ
yり2Iにクロックツ中ルスCK、が入力するのが禁止
される。そして、ナンド回路G22.インパー夕GjJ
から得られるラッチ/々ルスのタイミングでml記プリ
セッタプルアッf★つyり2−のカウント内容がレジス
タ21に記憶される。
ケンスパルス発生器25のデータ入力端子28.29に
は、測定ノ臂ルス28Pと基準パルス!51Fが入力さ
れる。またシーケンスノ母ルス発生器251;は、7″
−夕転送用のクロックノダルスCK、も加えられる。今
、基準ノ母ルスj9Fが入力すると、シーケンスノ母ル
ス発生器26は、基準ノ母ルスの立上りによって、カフ
1回路G23.インバータG24を介してプリセッタプ
ルアップカウンタ25(フリップフロッグ回路Q0〜Q
13)に一定常数をロードし、またキャリー保持用のビ
ットカウンタQJ4をクリアする。このときから、プリ
セッタプルアップカウンタ2dは、クロック・譬ルスC
K、をカウントすることになる。次に、測定ノ量ルス2
8Pが入力すると、その立上りで、ナンド回路aitz
、axeの入力条件が変り、!リセッタツルアッグヵウ
yり2Iにクロックツ中ルスCK、が入力するのが禁止
される。そして、ナンド回路G22.インパー夕GjJ
から得られるラッチ/々ルスのタイミングでml記プリ
セッタプルアッf★つyり2−のカウント内容がレジス
タ21に記憶される。
これによって、フリップフロッグ回路24からは、基準
信号jjPと測定パルスZIPとの時間差に応じた/l
kス幅を有するパルス幅変調PWM波が得られる。
信号jjPと測定パルスZIPとの時間差に応じた/l
kス幅を有するパルス幅変調PWM波が得られる。
この場合、前記!ヲセッタtルアッノヵクンタ26の上
位ビット(フリップフロッグ回路QJJ〜Q13)の出
力は、ナンド回路Gjjにて演算・ され、その結果は
、ラッチ回路。26にラッチされている。また、プリセ
ッタプルアップカウンタ26のキャリーもビットカウン
タ。14を介してキャリーの有無がラッチ回路Q2rに
ラッチされている。したがって、今、ラッチ回路Qzg
、Q2yの出力をZsCRYとT6と、ナンド回路01
B、016.011の演算出力はCRT・(PWM+Z
)となる。これは、基準信号29Pと測定a# A/ス
2IPの時間差が大キく、グリセツタ!ルアップカウy
り26のオーバーフロー状態が生じた場合及び、それら
の時間差が小さすぎて、所定制御範囲以下の場合にPW
M波のパルス幅に関係なくナンド回路01Fの出力を固
定するためである。
位ビット(フリップフロッグ回路QJJ〜Q13)の出
力は、ナンド回路Gjjにて演算・ され、その結果は
、ラッチ回路。26にラッチされている。また、プリセ
ッタプルアップカウンタ26のキャリーもビットカウン
タ。14を介してキャリーの有無がラッチ回路Q2rに
ラッチされている。したがって、今、ラッチ回路Qzg
、Q2yの出力をZsCRYとT6と、ナンド回路01
B、016.011の演算出力はCRT・(PWM+Z
)となる。これは、基準信号29Pと測定a# A/ス
2IPの時間差が大キく、グリセツタ!ルアップカウy
り26のオーバーフロー状態が生じた場合及び、それら
の時間差が小さすぎて、所定制御範囲以下の場合にPW
M波のパルス幅に関係なくナンド回路01Fの出力を固
定するためである。
上記のようなシステムを用いて%AFC回路。
A2010回路を形成すると、@3図に示すようになる
。第3図において、第2図と同一部は同符号を用いて説
明する。即ち、2a同期カクンタ21のキャリーは1人
FC’側のフリップフロッグ回路J4のセット入力とし
て用いられる。このフリップフロッグ回路34のリセッ
ト入力としては、コン1+レータ32の一致出力が用い
られる。このコンツタレータ32は、前記2進向期カク
ンタ21のカウント内容と、レジスタ33のラッチ内容
を比較している。
。第3図において、第2図と同一部は同符号を用いて説
明する。即ち、2a同期カクンタ21のキャリーは1人
FC’側のフリップフロッグ回路J4のセット入力とし
て用いられる。このフリップフロッグ回路34のリセッ
ト入力としては、コン1+レータ32の一致出力が用い
られる。このコンツタレータ32は、前記2進向期カク
ンタ21のカウント内容と、レジスタ33のラッチ内容
を比較している。
vNスタ3Sには1図示していないが、先に述べたプリ
セッタプルアップカウンタ26と同様なカウンタの内容
がラッチされている。Ar0回路側にあっては、モータ
の1回転につき1個得られる/lルス間隔を測定する。
セッタプルアップカウンタ26と同様なカウンタの内容
がラッチされている。Ar0回路側にあっては、モータ
の1回転につき1個得られる/lルス間隔を測定する。
したがって、第2図に示した基準ノ々ルスの代りに、1
回目の回転検出パルスを加え、次の回のノタルスを測定
/llスス代りとして、1回転の周期をプリセッタプル
アップカウンタによって測定している。
回目の回転検出パルスを加え、次の回のノタルスを測定
/llスス代りとして、1回転の周期をプリセッタプル
アップカウンタによって測定している。
このAr0回路側にあっても、ムpc回路側と同様C二
、PWM波の演算をナンド回路G32゜GJJ、GJ4
j:l−よって行なっている。これによって%カンP回
路G34からは、測定範囲内のときはPWM波が得られ
、測定範囲外のときは、一定のレベルに固定される。
、PWM波の演算をナンド回路G32゜GJJ、GJ4
j:l−よって行なっている。これによって%カンP回
路G34からは、測定範囲内のときはPWM波が得られ
、測定範囲外のときは、一定のレベルに固定される。
ここで、Ar0回路側のPWM波の最終的な出力と、A
r0回路側のラッチ回路Q54゜Q5jの出力とは、ナ
ンド回路ass、Gss。
r0回路側のラッチ回路Q54゜Q5jの出力とは、ナ
ンド回路ass、Gss。
03gによって関連されている。これは、AFC回路側
が安定していないときに、APC側の出力を得ても無意
味であり、かえってAFC動作を乱す原因となるからで
ある。したがって、このサーフシステムを備えたモータ
を回転零からスタートさせると、モータがある回転数(
人FC引き込み範囲)になるまでは、位相比較出力は、
零(rニーティO%)あるいは111(デユーティ10
0%)を保っている。
が安定していないときに、APC側の出力を得ても無意
味であり、かえってAFC動作を乱す原因となるからで
ある。したがって、このサーフシステムを備えたモータ
を回転零からスタートさせると、モータがある回転数(
人FC引き込み範囲)になるまでは、位相比較出力は、
零(rニーティO%)あるいは111(デユーティ10
0%)を保っている。
そこで上記のシステムの初期動作を考えた場合、そのモ
ータ駆動用の成田出力は、第4図に示すようになる。@
4図において1曲線40はモータ駆動電子、曲線41は
モータ回転数の変化を示し、(N1−N2)で示す範囲
がAFC回路で所定の回転数に引き込む範囲である。従
って、APC回路側のPWM波は、モータがある回転数
になるまでは、一定のデユーティに固定されている。@
4図ではデユーティ零であった場合を示している。次に
、モータの回転数がある一定の値までに連すると、次に
人PC回路側のPWM波が得られ、APClを圧(曲線
42で示す)は次第に立上り、目標の成田VPまで達す
ることになる。この立上り期間44は王に第1図で説明
したループフィルタ1rの影響が大きい、このループフ
ィルタ11は前述したように、ここで構分特性をもたせ
、定常時の位相誤差(ふらつき)を小さくするためのも
のである。
ータ駆動用の成田出力は、第4図に示すようになる。@
4図において1曲線40はモータ駆動電子、曲線41は
モータ回転数の変化を示し、(N1−N2)で示す範囲
がAFC回路で所定の回転数に引き込む範囲である。従
って、APC回路側のPWM波は、モータがある回転数
になるまでは、一定のデユーティに固定されている。@
4図ではデユーティ零であった場合を示している。次に
、モータの回転数がある一定の値までに連すると、次に
人PC回路側のPWM波が得られ、APClを圧(曲線
42で示す)は次第に立上り、目標の成田VPまで達す
ることになる。この立上り期間44は王に第1図で説明
したループフィルタ1rの影響が大きい、このループフ
ィルタ11は前述したように、ここで構分特性をもたせ
、定常時の位相誤差(ふらつき)を小さくするためのも
のである。
このように、上記のrジタル処理システムにおいては、
APC’i[田の立上りを、モータ始動時に遅らせてし
まう要因があり1位相ロック状態になるまで時間がかか
ることになる◎この発明は、上述したような点に着目し
てなされたもので、モータの立上り時間(位相ロックに
なるまで)を少なくし得、また、デジタル回路特有の゛
這源投入時の内部プリツブフロラ!回路の初期化も改め
て初期化する必要のないrジタルナーー装置を提供する
ことを目的とする。
APC’i[田の立上りを、モータ始動時に遅らせてし
まう要因があり1位相ロック状態になるまで時間がかか
ることになる◎この発明は、上述したような点に着目し
てなされたもので、モータの立上り時間(位相ロックに
なるまで)を少なくし得、また、デジタル回路特有の゛
這源投入時の内部プリツブフロラ!回路の初期化も改め
て初期化する必要のないrジタルナーー装置を提供する
ことを目的とする。
以下この発明の実施例を図面な譲照して説明する、第5
図において、第2肉、@3図と同一部は同符号を用いて
説明するに、本装置の場合、AFC回路側のラッチ回路
QE4の出力2は、ナンド回路043の第2入力端に加
えられるとともに、さらにインバータG42を介してナ
ンド回路044の@1入力端に加えられる。前記ナンド
回路G4jの′@1入力端には、2通量期カクンタ21
から、その1f−イクル(キャリー出力周期)の中間に
得られる/ヤルスが加えられる。また、前記ナンド回路
044の第2入力端には、ナンド回路GJFから得られ
るAPC回路側のPWM波が加えられる。そして、ナン
ド回路043.G44の出力は、ナンド回路G45の′
@1入力端子及び第2入力端子に加えられ。
図において、第2肉、@3図と同一部は同符号を用いて
説明するに、本装置の場合、AFC回路側のラッチ回路
QE4の出力2は、ナンド回路043の第2入力端に加
えられるとともに、さらにインバータG42を介してナ
ンド回路044の@1入力端に加えられる。前記ナンド
回路G4jの′@1入力端には、2通量期カクンタ21
から、その1f−イクル(キャリー出力周期)の中間に
得られる/ヤルスが加えられる。また、前記ナンド回路
044の第2入力端には、ナンド回路GJFから得られ
るAPC回路側のPWM波が加えられる。そして、ナン
ド回路043.G44の出力は、ナンド回路G45の′
@1入力端子及び第2入力端子に加えられ。
このナンド回路Gasの出力は、インバータ04gを介
して導出される。
して導出される。
一方1人FC回路側において、ナンド回路GJ4の出力
はナンド回路G56.イン、ノ1−タG57を介して出
力されるが、この場合、フリップフロラフ回路Q61.
Q62、アンド回路G51、ナンド回路052.G63
.G54゜Gjjによって構成される回路によって条件
がつけられている。
はナンド回路G56.イン、ノ1−タG57を介して出
力されるが、この場合、フリップフロラフ回路Q61.
Q62、アンド回路G51、ナンド回路052.G63
.G54゜Gjjによって構成される回路によって条件
がつけられている。
却ち、フリップフロラフ回路Q61のクロック入力端子
には1人PC回路側のラッチ、臂ルス(モータの周波数
回転検出)譬ルスに相当する)が入力され、プリツブフ
ロラフ回路Q62のクロック入力端子には、ムPC回路
側の!リセツタゾルカクンタのロード/4ルス(基準信
号に相当する)が入力される。プリツブフロラフ回路Q
61.Qg2のデータ入力端子(二は、′I″が与えら
れている。フリップフロラフ回路Q61の出力Q、Qは
ナンド回路ass、assの第1入力端にそれぞれ加え
られ、またフリップフロラフ回路QLIIの出力Q、Q
はそれぞれナンド回路ass、artsの第2入力端C
二それぞれ加えられる。フリップフロラフ回路Q61゜
QJfJの各出力Qは、それぞれアンド回路G51の第
1.’@2入力端に加えられ、このアンド回路GjJの
出力は各ブリラグフロラ!回路Q61゜QJfJのクリ
ア端子に加えられる0次にナンド回路G5J、G5Jの
出力は、各ナンド回路as 4 、assの第1入力端
、′@2入力端1;加えられる。ナンド回路G54,0
55は、プリツブフロラフ回路を構成しており、その出
力は。
には1人PC回路側のラッチ、臂ルス(モータの周波数
回転検出)譬ルスに相当する)が入力され、プリツブフ
ロラフ回路Q62のクロック入力端子には、ムPC回路
側の!リセツタゾルカクンタのロード/4ルス(基準信
号に相当する)が入力される。プリツブフロラフ回路Q
61.Qg2のデータ入力端子(二は、′I″が与えら
れている。フリップフロラフ回路Q61の出力Q、Qは
ナンド回路ass、assの第1入力端にそれぞれ加え
られ、またフリップフロラフ回路QLIIの出力Q、Q
はそれぞれナンド回路ass、artsの第2入力端C
二それぞれ加えられる。フリップフロラフ回路Q61゜
QJfJの各出力Qは、それぞれアンド回路G51の第
1.’@2入力端に加えられ、このアンド回路GjJの
出力は各ブリラグフロラ!回路Q61゜QJfJのクリ
ア端子に加えられる0次にナンド回路G5J、G5Jの
出力は、各ナンド回路as 4 、assの第1入力端
、′@2入力端1;加えられる。ナンド回路G54,0
55は、プリツブフロラフ回路を構成しており、その出
力は。
ナンド回路G56の第1入力端に加えられる。
上記したプリツブフロラフ回路Q6x、Q62゜ナンド
回路052.G113.Q!i4,055゜アンド回路
051等は、Ar0回路側における回転周波数fya
(回転検出/# A/スの周波数)とAr0回路側にお
ける基準信号周波数fwe tとを周波数比較する。そ
して、her> fvaのときは、ナンド回路05Bを
非導通とし、AFC出力をデユーティ零とする。つまり
、このときは、モータの回転同波数が、基準信号(例え
ば垂直同期信号)周波数よりも小さく、周波数引込み範
囲内ではないことを意味するからである。
回路052.G113.Q!i4,055゜アンド回路
051等は、Ar0回路側における回転周波数fya
(回転検出/# A/スの周波数)とAr0回路側にお
ける基準信号周波数fwe tとを周波数比較する。そ
して、her> fvaのときは、ナンド回路05Bを
非導通とし、AFC出力をデユーティ零とする。つまり
、このときは、モータの回転同波数が、基準信号(例え
ば垂直同期信号)周波数よりも小さく、周波数引込み範
囲内ではないことを意味するからである。
したがって、このときは、モータ駆動電圧としては、最
大の電瀞電王に近いものが加えられている。44図を参
照すると期間45の範囲である。
大の電瀞電王に近いものが加えられている。44図を参
照すると期間45の範囲である。
一方、この場合、ラッチ回路33の出力iは当然rlJ
である。この結果、ナンド回路G4sは導通、ナンド回
路G44は非導通となり。
である。この結果、ナンド回路G4sは導通、ナンド回
路G44は非導通となり。
Ar0回路側においては1強制的に2進同期カクンタよ
り一定のデユーティ50%のPWM波が雌られるように
なる。なおとのデユーティは、モータ位相ロックしたと
きに得られるであろうAPC出力を前もって設定してい
る目標値であるから、必ずしも50%でなくてもよい。
り一定のデユーティ50%のPWM波が雌られるように
なる。なおとのデユーティは、モータ位相ロックしたと
きに得られるであろうAPC出力を前もって設定してい
る目標値であるから、必ずしも50%でなくてもよい。
このように、APC回路側ノPWMll!!!ヲ、 強
目的ニ回転数がArc引き込み範囲になるまで目標値に
設定しておくことによって、モータが位相ロックするま
での時間を大幅に短縮することができる。つまり、この
場合のAPc出方電圧は、第4図に示した曲線46のよ
うになり、立上り期間4イを無くすことができるからで
ある。このときは、AFC引き込み範囲であるから、ラ
ッチ回路Qs4の出力2は当然rOJとなっており、ナ
ンド回路044が導通、ナンド回路G4sが非導通とな
る。
目的ニ回転数がArc引き込み範囲になるまで目標値に
設定しておくことによって、モータが位相ロックするま
での時間を大幅に短縮することができる。つまり、この
場合のAPc出方電圧は、第4図に示した曲線46のよ
うになり、立上り期間4イを無くすことができるからで
ある。このときは、AFC引き込み範囲であるから、ラ
ッチ回路Qs4の出力2は当然rOJとなっており、ナ
ンド回路044が導通、ナンド回路G4sが非導通とな
る。
第6図は、上記したようなデジタル処理システムを備え
たナーゴ装置を示すもので、この場合は、VTRの回転
へラドモータのデジタルサーざシステムを示している。
たナーゴ装置を示すもので、この場合は、VTRの回転
へラドモータのデジタルサーざシステムを示している。
第6図において5ノは回転へラドモータであり、この回
転へラドモータ5ノの回転系には1回転検出手段が設け
られている。回転検出手段としては、たとえば回転周波
数検出用の周波数検出ノfルス発生器52と位相検出用
の位相検出ノ4ルス発生器53が設けられている。これ
らのノ’?ルス発生器は、たとえば永久磁石を回転板に
取付け、固定位置に磁気ヘッドを配置し、永久磁石が廻
りくることによって磁気ヘッドから/4ルスが得られる
仕組となっている。同波数検出/ダルスPG、位相検出
/4ルスPGは、シュミット増幅器54を介して、デジ
タル処理部55に入力される。このデジタル処理部s5
には、基準信号Ref(例えば垂直同期信号を172に
分間した信号、コントロール・々ルス)も入力されてい
る。さらにクロック・臂ルスCK、、CK、も入力され
る。このデジタル処理部55は、今までに説明したPW
M波を導出する部分であり、Ar0回路側のPWM波を
出力端子55Fから導出し、Ar0回路側のPWM波を
出方端子61Pから導出する。出力端子jjFに得られ
たPWM波は、フィルタ56を介したのち、抵抗R1を
介して、そ−タドライブ回路58に入力される。また、
Ar0回路側の出力端子58Pに得られたPWM波は。
転へラドモータ5ノの回転系には1回転検出手段が設け
られている。回転検出手段としては、たとえば回転周波
数検出用の周波数検出ノfルス発生器52と位相検出用
の位相検出ノ4ルス発生器53が設けられている。これ
らのノ’?ルス発生器は、たとえば永久磁石を回転板に
取付け、固定位置に磁気ヘッドを配置し、永久磁石が廻
りくることによって磁気ヘッドから/4ルスが得られる
仕組となっている。同波数検出/ダルスPG、位相検出
/4ルスPGは、シュミット増幅器54を介して、デジ
タル処理部55に入力される。このデジタル処理部s5
には、基準信号Ref(例えば垂直同期信号を172に
分間した信号、コントロール・々ルス)も入力されてい
る。さらにクロック・臂ルスCK、、CK、も入力され
る。このデジタル処理部55は、今までに説明したPW
M波を導出する部分であり、Ar0回路側のPWM波を
出力端子55Fから導出し、Ar0回路側のPWM波を
出方端子61Pから導出する。出力端子jjFに得られ
たPWM波は、フィルタ56を介したのち、抵抗R1を
介して、そ−タドライブ回路58に入力される。また、
Ar0回路側の出力端子58Pに得られたPWM波は。
ルーフフィルタ51.抵抗R7を介してモータドライブ
回路51に入力される。抵抗”@’e”・はルー!rイ
ン調整弔として設けられている。
回路51に入力される。抵抗”@’e”・はルー!rイ
ン調整弔として設けられている。
今、フィルタIi6を抵抗翼8.コンデンナCIで構成
し、フィルタ61を抵抗”II”@sコンデンナC4、
C,で構成しているものとする。
し、フィルタ61を抵抗”II”@sコンデンナC4、
C,で構成しているものとする。
またモータドライブ回路51は、演算増幅器OPAの出
力が抵抗R4を介してFランジスタTr、、Tr、の共
通ペースに加えられるようにlII成されている。そし
て、)ランジスタT r、。
力が抵抗R4を介してFランジスタTr、、Tr、の共
通ペースに加えられるようにlII成されている。そし
て、)ランジスタT r、。
Tr、の共通エミッタは、モータ51に接続されるとと
もに、コンrンチC,,抵抗R1の直列回路を介して演
算増幅器02人の反転入力端子に接続されている。また
コンデンサ”he抵抗R3の直列回路には、並列にコン
ダンfCsが接続されている。トランジスタT r 1
のコレクタは゛鑞源B1に接続される。またトランジス
タTr、、Tr、のペースには、トランジスタT r
Iのコレクタが接続される。このトランジスタT1は、
モータ51を始動、停止するためのもので、これがオフ
のときはモータ51は回転し、オンのときはモータ51
はオフする。
もに、コンrンチC,,抵抗R1の直列回路を介して演
算増幅器02人の反転入力端子に接続されている。また
コンデンサ”he抵抗R3の直列回路には、並列にコン
ダンfCsが接続されている。トランジスタT r 1
のコレクタは゛鑞源B1に接続される。またトランジス
タTr、、Tr、のペースには、トランジスタT r
Iのコレクタが接続される。このトランジスタT1は、
モータ51を始動、停止するためのもので、これがオフ
のときはモータ51は回転し、オンのときはモータ51
はオフする。
デシタル位相比較、周波数弁別出力に対して。
つまりデジタル処理部55の出力インピーダンスに比べ
て抵抗J*R1はその値が充分大きく設定されている。
て抵抗J*R1はその値が充分大きく設定されている。
λPCループのrフタル処理部以後の利得0人は、
となる。ここで1周波数弁別(AFC回路)側の利4G
Aycは次のように設定される。
Aycは次のように設定される。
11、−ノL±R,,,□舛1・曲間+1)町+R,十
R,2 この式において左辺は、Arc検波出力端電圧。
R,2 この式において左辺は、Arc検波出力端電圧。
及びコンf”JfC,の両端電圧な零&ニジたときの演
算増幅器OPAの員側端子゛鑞圧であり、トランジスタ
Tr、のオン状態からオフに移ったとき(回転スタート
時点)の電子である。また右辺は、APC検波器側の目
標の電圧値と等しい成田である。
算増幅器OPAの員側端子゛鑞圧であり、トランジスタ
Tr、のオン状態からオフに移ったとき(回転スタート
時点)の電子である。また右辺は、APC検波器側の目
標の電圧値と等しい成田である。
AFe検波の利得は、回転周波数検出ΔルスFGの周波
数なfya、−リニア範囲時間(引き込み範囲(:なる
まで)をΔTとすると。
数なfya、−リニア範囲時間(引き込み範囲(:なる
まで)をΔTとすると。
fyo−NXa
である。fFGは、(モータの回転数N)X(、#ルス
個数/1回転)であられされる。また、・譬ルス個数/
1回転=鳳、fck+はクロックツ中ルスの周波数であ
る。ここで%” e b* fcklを選定することに
よって、(1)式が満足できるように設定すればよい。
個数/1回転)であられされる。また、・譬ルス個数/
1回転=鳳、fck+はクロックツ中ルスの周波数であ
る。ここで%” e b* fcklを選定することに
よって、(1)式が満足できるように設定すればよい。
上記したようにこの発明は、モータの立上り時間を少な
くし得、安定した位相ロック状態に迅速になし得るデジ
タル夛−?装置を提供できる。
くし得、安定した位相ロック状態に迅速になし得るデジ
タル夛−?装置を提供できる。
$1図はサーが装置の基本的な説明図、第2図は一ノタ
ルサーデ装置のデジタル処理部の一部分を示す回路構成
図、第3図は人FC,APC回路を有したf′h?)タ
ルナーが装置の一部分を示す回路構成図、第4図はデジ
タルサーゲ装置を作用させたモータの動作を説明するの
に示した動作説明図、1i115図は本発明の一実施例
を示す回路構成図、第6図は本発明装置の具体的使用例
を示す構成図である。 j′:!、1・2進向期カクンタ、zz、sz・・・コ
ンノ譬レーク、zs、as・・・レジスタ、24.34
・・・ブリップフロラ!回路、26・・・デリセッタゾ
ルアツプカクンタ、GJj〜G77.077〜Gj4・
・・ナンド回路%G4.t〜G41,052〜G56・
・・ナンド回路、G51・・・アンド回路。 Qli 1 、Q+lj・・・フツッデフロッデ回路。
ルサーデ装置のデジタル処理部の一部分を示す回路構成
図、第3図は人FC,APC回路を有したf′h?)タ
ルナーが装置の一部分を示す回路構成図、第4図はデジ
タルサーゲ装置を作用させたモータの動作を説明するの
に示した動作説明図、1i115図は本発明の一実施例
を示す回路構成図、第6図は本発明装置の具体的使用例
を示す構成図である。 j′:!、1・2進向期カクンタ、zz、sz・・・コ
ンノ譬レーク、zs、as・・・レジスタ、24.34
・・・ブリップフロラ!回路、26・・・デリセッタゾ
ルアツプカクンタ、GJj〜G77.077〜Gj4・
・・ナンド回路%G4.t〜G41,052〜G56・
・・ナンド回路、G51・・・アンド回路。 Qli 1 、Q+lj・・・フツッデフロッデ回路。
Claims (1)
- 【特許請求の範囲】 モータの回転周波数をあられす回転周波数検出パルス間
をデジタル値でサングルし、該デジタル値を用い【この
値に対応したパルス幅の周波数制御用・臂ルス幅変調波
を得、これをフィルタ書二通してモータドライブ回路に
加える自動位相制御手段側、前記モータの回転位相をあ
られす回転位相検出パルスと基準信号間をデジタル値で
サンプルし、該デジタル値を用いてこの値に対応したノ
々ルス幅の回転位相制御用ノ々ルス幅変調波を得、これ
をフィルタに通して前記モータドライブ回路に加える自
動位相側(社)手段とを具備したデジタルチーI装置に
おいて、前記基準信号と前記回転周波数検出・fルスを
周波数比較し、該基準信号の周波数が高い場合ゐみ前記
周波数制御用パルス幅変調波をオフする手段と、内]記
自vJ周波数制碑手段がその周波数引き込み範囲内にあ
るデジタル値をサンプルしたときは前記自動位相制御手
段側のノ臂ルス幅変調波を導出せしめ、前記周波数引き
込み範囲外のデジタル値をサングルしているときは前記
自動位相制御手段側のパルス幅変調波の/4ルス幅を目
標(=強制的に殴定する手段とを具備したことを特徴と
するデジタルチーが装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155122A JPS5856101A (ja) | 1981-09-30 | 1981-09-30 | デジタルサ−ボ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155122A JPS5856101A (ja) | 1981-09-30 | 1981-09-30 | デジタルサ−ボ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5856101A true JPS5856101A (ja) | 1983-04-02 |
JPH0255801B2 JPH0255801B2 (ja) | 1990-11-28 |
Family
ID=15599041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56155122A Granted JPS5856101A (ja) | 1981-09-30 | 1981-09-30 | デジタルサ−ボ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856101A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6385911A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | サ−ボ回路 |
JPH0475488A (ja) * | 1990-07-16 | 1992-03-10 | Matsushita Electric Ind Co Ltd | ディジタルサーボ装置 |
-
1981
- 1981-09-30 JP JP56155122A patent/JPS5856101A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6385911A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | サ−ボ回路 |
JPH0475488A (ja) * | 1990-07-16 | 1992-03-10 | Matsushita Electric Ind Co Ltd | ディジタルサーボ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0255801B2 (ja) | 1990-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4599545A (en) | Servomotor controller | |
JPS5856101A (ja) | デジタルサ−ボ装置 | |
JPS59147532A (ja) | 検波回路 | |
US5761376A (en) | System and method of motor control | |
KR980012819A (ko) | 회전모터의 절대각위치 산출장치 및 이를 적용한 속도제어장치 | |
JPS6218988A (ja) | モ−タの速度制御装置 | |
US5221882A (en) | Motor servo apparatus | |
JPH0756717B2 (ja) | 位相制御回路 | |
JPH05176581A (ja) | モータ速度制御装置 | |
JP3050876B2 (ja) | モータの回転位相制御装置 | |
JPH0817583B2 (ja) | 速度サ−ボ回路 | |
JPH0118674B2 (ja) | ||
JPH0553026B2 (ja) | ||
JP2611099B2 (ja) | 変位測定装置 | |
JPS6132253A (ja) | 電子編集サーボ装置 | |
JPH0630576A (ja) | サーボ制御装置およびサーボ制御方法 | |
KR940000645B1 (ko) | 비디오 카세트 레코더의 드럼 서보 제어장치 | |
JPS58149516A (ja) | デジタル化サ−ボアンプ | |
KR940005139B1 (ko) | 모터제어장치 및 그 방법 | |
JPS61277392A (ja) | モ−タ制御方法 | |
JPS6020781A (ja) | モ−タの回転制御装置 | |
JPH04227511A (ja) | サーボ装置 | |
JPS6226517A (ja) | サ−ボ装置 | |
JPH02177153A (ja) | 位相制御装置 | |
JPS62273665A (ja) | 回転体駆動装置 |