JPS5856101A - デジタルサ−ボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はデジタルチー＆ｆｉｔに関するもので、特に
、ビデオテーデレコー〆（以下ＶＴＲ）等の回転へラド
モータとかキャブスタンモータのように高精度の回転周
波数１回転位相を要求されるものは適用して好適する。

一般にＶＴＲにおいては１回転ビデオヘッドを用いたヘ
リカルスキャン方式の記録再生が行なわれている。テー
プ送りは、キャブスタンモータによって得られ、記録再
生を得る回転ビデオヘッドの回転は１回転へラドモータ
ζ二よって得られる。ここで、キャブスタンモータ、回
転へラドモータに対しては、それぞれサーｄｆ装置が設
けられている。

キャプスタンモータは、記録モードのときは、安定した
一定の回転周波数及び位相が得られるように制御される
。また再生モードのときは、指定された倍速再生（通常
、２倍速、３倍速等）に応じ回転周波数が決定され、ま
たこのとき例えばテープに記録されたコントロール／？
ルスに位相同期するような位相制御が行なわれる。

一方、回転へラドモータは、記録モードのときは、安定
した一定のフレーム周波数に設定され、このとき垂直同
期信号に位相同期するように制御される。また再生モー
ドのときは、安定した一定のフレーム周波数にその回転
が設定されるとともに、たとえば（再生時）外部映像信
号の垂直同期信号に位相同期するように制御される。

上述のように、ＶＴＲにあっては、キャデスタンモーダ
に対する自動局波数コントロール（ＡＦＣ）回路及び自
動位相コントロール（ＡＰＣ）回路が設けられ、また回
転ヘッドモータに対してもＡｒ０回路及びＡ２０回路が
設けられる。このようにＡ１０回路、Ａ２０回路をデジ
タル信号によって処理する方法が実現されている。これ
は１本件出願人が先に出願した特願昭５２−１１３８６
４号にも詳細に述べられている。このデジタル信号が装
置は、基本的には。

カウンタ、第１．第２のラッチ回路、減算回路等で構成
される。今、回転ビデオヘッドのＡｒ０回路について、
記録モードのときを説明する。

カウンタは巡回してクロックツ櫂ルスを計数している。

＠１のラッチ回路には１回転へッＰモー！の回転を検出
することによって得られる回転検出ノ臂ルス、がラッチ
パルスとして加えられ、第２のラッチ回路には垂直同期
信号を１７２に分間した信号（記録モードのとき）がラ
ッチ・ダルスとして加えられる。第１．＠２のラッチ回
路は。

それぞれにラッチパルスが入力したとき、そのときのカ
ウンタの計数値をラッチする。そこで、＠１．＠２のラ
ッチ回路のラッチ内容間の差を演算すれば、回転検出パ
ルスと垂直同期信号間のたとえば位相差を得ることがで
きる。この位相差は、その大小がデジタル数ｍ＜クロッ
ク周期から時間も計算できる）であられされる。この位
相差をあられすデジタル数値が、予じめ設定された値で
あれば、そのときの状態は、安定していることであり、
数値が変ればその変った分を補正して安定状態に引き込
む（位相ロックさせる）必要がある。したがって前記デ
ジタル数値に応じた／４ルス幅変調が行なわれ、その／
譬ルス幅変調出力は、フィルタにより直流に変換され、
モータのドライブ回路に供給される。このよう１ｍ　Ａ
　Ｐ　Ｃ回路は、回転へラドモータの回転位相を垂直同
期信号にロックさせるが、とのモータに対する制御系と
しては、その他にＡｒ０回路も設けられている。

Ａ２０回路、Ａｒ０回路を有するサー？装置のシステム
は、＠１図に示すようにあられすことができる。すなわ
ち、モータ１１０回転検出／臂ルスは、ＡＦＣ検波装Ｗ
Ｌ１２に入力され周波数誤差が検出される。この人ＦＣ
検波装置１２から出力された両波数制御電圧は１合成器
１３を介してモータドライブ回路１４０制御端子に−加
えられる。一方モータの回転検出ノセルスはその位相比
較を行なうのに適した周波数に９Ｆ局罷　１５で変換さ
れ１位相比較器１＃において基準信号（例えば垂直同期
信号を１／２に分周した信号）と位相比較される。この
位相比較器１６から得られた位相誤差電圧は、ループフ
ィルタ１ｒを介して先の合成器ＩＪにて周波数制御゛電
圧とともに合成されてモータドライブ回路１４に入力さ
れる。ループフィルタ１１は、ここで積分特性をもたせ
、定常位相誤差を小さくするためである。

上記したような周波数誤差電圧とか１位相誤差電圧を得
るデジタル処理回路として、たとえば第２図に示すよう
に処理回路が考えられている。

４２図において、２１は、２進向期カウンタであり、ク
ロック／譬ルスＣＫ、が入力される。

この２進向期カクｙり２１のキャリーは、ノクルス幅Ｋ
ｉｌｌ（ＰＷＭ）出方をつくるフリップフロッグ回路２
４のセット入力となる。このフリップフロッグ回路２４
のリセット人力には、コン１＋レータ２２の一致出力が
用いられる。このコンパレータ２２は、前記２進向期カ
クンタ２１のカウント内容と、レジスタ２３のラッチ内
容を比較している。

一方２５はシーケンスノ中ルス発生器テアリ、このシー
ケンスパルス発生器２５のデータ入力端子２８．２９に
は、測定ノ臂ルス２８Ｐと基準パルス！５１Ｆが入力さ
れる。またシーケンスノ母ルス発生器２５１；は、７″
−夕転送用のクロックノダルスＣＫ、も加えられる。今
、基準ノ母ルスｊ９Ｆが入力すると、シーケンスノ母ル
ス発生器２６は、基準ノ母ルスの立上りによって、カフ
１回路Ｇ２３．インバータＧ２４を介してプリセッタプ
ルアップカウンタ２５（フリップフロッグ回路Ｑ０〜Ｑ
１３）に一定常数をロードし、またキャリー保持用のビ
ットカウンタＱＪ４をクリアする。このときから、プリ
セッタプルアップカウンタ２ｄは、クロック・譬ルスＣ
Ｋ、をカウントすることになる。次に、測定ノ量ルス２
８Ｐが入力すると、その立上りで、ナンド回路ａｉｔｚ
、ａｘｅの入力条件が変り、！リセッタツルアッグヵウ
ｙり２Ｉにクロックツ中ルスＣＫ、が入力するのが禁止
される。そして、ナンド回路Ｇ２２．インパー夕ＧｊＪ
から得られるラッチ／々ルスのタイミングでｍｌ記プリ
セッタプルアッｆ★つｙり２−のカウント内容がレジス
タ２１に記憶される。

これによって、フリップフロッグ回路２４からは、基準
信号ｊｊＰと測定パルスＺＩＰとの時間差に応じた／ｌ
　ｋス幅を有するパルス幅変調ＰＷＭ波が得られる。

この場合、前記！ヲセッタｔルアッノヵクンタ２６の上
位ビット（フリップフロッグ回路ＱＪＪ〜Ｑ１３）の出
力は、ナンド回路Ｇｊｊにて演算・　され、その結果は
、ラッチ回路。２６にラッチされている。また、プリセ
ッタプルアップカウンタ２６のキャリーもビットカウン
タ。１４を介してキャリーの有無がラッチ回路Ｑ２ｒに
ラッチされている。したがって、今、ラッチ回路Ｑｚｇ
、Ｑ２ｙの出力をＺｓＣＲＹとＴ６と、ナンド回路０１
Ｂ、０１６．０１１の演算出力はＣＲＴ・（ＰＷＭ＋Ｚ
）となる。これは、基準信号２９Ｐと測定ａ＃　Ａ／ス
２ＩＰの時間差が大キく、グリセツタ！ルアップカウｙ
り２６のオーバーフロー状態が生じた場合及び、それら
の時間差が小さすぎて、所定制御範囲以下の場合にＰＷ
Ｍ波のパルス幅に関係なくナンド回路０１Ｆの出力を固
定するためである。

上記のようなシステムを用いて％ＡＦＣ回路。

Ａ２０１０回路を形成すると、＠３図に示すようになる
。第３図において、第２図と同一部は同符号を用いて説
明する。即ち、２ａ同期カクンタ２１のキャリーは１人
ＦＣ’側のフリップフロッグ回路Ｊ４のセット入力とし
て用いられる。このフリップフロッグ回路３４のリセッ
ト入力としては、コン１＋レータ３２の一致出力が用い
られる。このコンツタレータ３２は、前記２進向期カク
ンタ２１のカウント内容と、レジスタ３３のラッチ内容
を比較している。

ｖＮスタ３Ｓには１図示していないが、先に述べたプリ
セッタプルアップカウンタ２６と同様なカウンタの内容
がラッチされている。Ａｒ０回路側にあっては、モータ
の１回転につき１個得られる／ｌルス間隔を測定する。

したがって、第２図に示した基準ノ々ルスの代りに、１
回目の回転検出パルスを加え、次の回のノタルスを測定
／ｌｌスス代りとして、１回転の周期をプリセッタプル
アップカウンタによって測定している。

このＡｒ０回路側にあっても、ムｐｃ回路側と同様Ｃ二
、ＰＷＭ波の演算をナンド回路Ｇ３２゜ＧＪＪ、ＧＪ４
ｊ：ｌ−よって行なっている。これによって％カンＰ回
路Ｇ３４からは、測定範囲内のときはＰＷＭ波が得られ
、測定範囲外のときは、一定のレベルに固定される。

ここで、Ａｒ０回路側のＰＷＭ波の最終的な出力と、Ａ
ｒ０回路側のラッチ回路Ｑ５４゜Ｑ５ｊの出力とは、ナ
ンド回路ａｓｓ、Ｇｓｓ。

０３ｇによって関連されている。これは、ＡＦＣ回路側
が安定していないときに、ＡＰＣ側の出力を得ても無意
味であり、かえってＡＦＣ動作を乱す原因となるからで
ある。したがって、このサーフシステムを備えたモータ
を回転零からスタートさせると、モータがある回転数（
人ＦＣ引き込み範囲）になるまでは、位相比較出力は、
零（ｒニーティＯ％）あるいは１１１（デユーティ１０
０％）を保っている。

そこで上記のシステムの初期動作を考えた場合、そのモ
ータ駆動用の成田出力は、第４図に示すようになる。＠
４図において１曲線４０はモータ駆動電子、曲線４１は
モータ回転数の変化を示し、（Ｎ１−Ｎ２）で示す範囲
がＡＦＣ回路で所定の回転数に引き込む範囲である。従
って、ＡＰＣ回路側のＰＷＭ波は、モータがある回転数
になるまでは、一定のデユーティに固定されている。＠
４図ではデユーティ零であった場合を示している。次に
、モータの回転数がある一定の値までに連すると、次に
人ＰＣ回路側のＰＷＭ波が得られ、ＡＰＣｌを圧（曲線
４２で示す）は次第に立上り、目標の成田ＶＰまで達す
ることになる。この立上り期間４４は王に第１図で説明
したループフィルタ１ｒの影響が大きい、このループフ
ィルタ１１は前述したように、ここで構分特性をもたせ
、定常時の位相誤差（ふらつき）を小さくするためのも
のである。

このように、上記のｒジタル処理システムにおいては、
ＡＰＣ’ｉ［田の立上りを、モータ始動時に遅らせてし
まう要因があり１位相ロック状態になるまで時間がかか
ることになる◎この発明は、上述したような点に着目し
てなされたもので、モータの立上り時間（位相ロックに
なるまで）を少なくし得、また、デジタル回路特有の゛
這源投入時の内部プリツブフロラ！回路の初期化も改め
て初期化する必要のないｒジタルナーー装置を提供する
ことを目的とする。

以下この発明の実施例を図面な譲照して説明する、第５
図において、第２肉、＠３図と同一部は同符号を用いて
説明するに、本装置の場合、ＡＦＣ回路側のラッチ回路
ＱＥ４の出力２は、ナンド回路０４３の第２入力端に加
えられるとともに、さらにインバータＧ４２を介してナ
ンド回路０４４の＠１入力端に加えられる。前記ナンド
回路Ｇ４ｊの′＠１入力端には、２通量期カクンタ２１
から、その１ｆ−イクル（キャリー出力周期）の中間に
得られる／ヤルスが加えられる。また、前記ナンド回路
０４４の第２入力端には、ナンド回路ＧＪＦから得られ
るＡＰＣ回路側のＰＷＭ波が加えられる。そして、ナン
ド回路０４３．Ｇ４４の出力は、ナンド回路Ｇ４５の′
＠１入力端子及び第２入力端子に加えられ。

このナンド回路Ｇａｓの出力は、インバータ０４ｇを介
して導出される。

一方１人ＦＣ回路側において、ナンド回路ＧＪ４の出力
はナンド回路Ｇ５６．イン、ノ１−タＧ５７を介して出
力されるが、この場合、フリップフロラフ回路Ｑ６１．
Ｑ６２、アンド回路Ｇ５１、ナンド回路０５２．Ｇ６３
．Ｇ５４゜Ｇｊｊによって構成される回路によって条件
がつけられている。

却ち、フリップフロラフ回路Ｑ６１のクロック入力端子
には１人ＰＣ回路側のラッチ、臂ルス（モータの周波数
回転検出）譬ルスに相当する）が入力され、プリツブフ
ロラフ回路Ｑ６２のクロック入力端子には、ムＰＣ回路
側の！リセツタゾルカクンタのロード／４ルス（基準信
号に相当する）が入力される。プリツブフロラフ回路Ｑ
６１．Ｑｇ２のデータ入力端子（二は、′Ｉ″が与えら
れている。フリップフロラフ回路Ｑ６１の出力Ｑ、Ｑは
ナンド回路ａｓｓ、ａｓｓの第１入力端にそれぞれ加え
られ、またフリップフロラフ回路ＱＬＩＩの出力Ｑ、Ｑ
はそれぞれナンド回路ａｓｓ、ａｒｔｓの第２入力端Ｃ
二それぞれ加えられる。フリップフロラフ回路Ｑ６１゜
ＱＪｆＪの各出力Ｑは、それぞれアンド回路Ｇ５１の第
１．’＠２入力端に加えられ、このアンド回路ＧｊＪの
出力は各ブリラグフロラ！回路Ｑ６１゜ＱＪｆＪのクリ
ア端子に加えられる０次にナンド回路Ｇ５Ｊ、Ｇ５Ｊの
出力は、各ナンド回路ａｓ　４　、ａｓｓの第１入力端
、′＠２入力端１；加えられる。ナンド回路Ｇ５４，０
５５は、プリツブフロラフ回路を構成しており、その出
力は。

ナンド回路Ｇ５６の第１入力端に加えられる。

上記したプリツブフロラフ回路Ｑ６ｘ、Ｑ６２゜ナンド
回路０５２．Ｇ１１３．Ｑ！ｉ４，０５５゜アンド回路
０５１等は、Ａｒ０回路側における回転周波数ｆｙａ　
（回転検出／＃　Ａ／スの周波数）とＡｒ０回路側にお
ける基準信号周波数ｆｗｅ　ｔとを周波数比較する。そ
して、ｈｅｒ＞　ｆｖａのときは、ナンド回路０５Ｂを
非導通とし、ＡＦＣ出力をデユーティ零とする。つまり
、このときは、モータの回転同波数が、基準信号（例え
ば垂直同期信号）周波数よりも小さく、周波数引込み範
囲内ではないことを意味するからである。

したがって、このときは、モータ駆動電圧としては、最
大の電瀞電王に近いものが加えられている。４４図を参
照すると期間４５の範囲である。

一方、この場合、ラッチ回路３３の出力ｉは当然ｒｌＪ
である。この結果、ナンド回路Ｇ４ｓは導通、ナンド回
路Ｇ４４は非導通となり。

Ａｒ０回路側においては１強制的に２進同期カクンタよ
り一定のデユーティ５０％のＰＷＭ波が雌られるように
なる。なおとのデユーティは、モータ位相ロックしたと
きに得られるであろうＡＰＣ出力を前もって設定してい
る目標値であるから、必ずしも５０％でなくてもよい。

このように、ＡＰＣ回路側ノＰＷＭｌｌ！！！ヲ、　強
目的ニ回転数がＡｒｃ引き込み範囲になるまで目標値に
設定しておくことによって、モータが位相ロックするま
での時間を大幅に短縮することができる。つまり、この
場合のＡＰｃ出方電圧は、第４図に示した曲線４６のよ
うになり、立上り期間４イを無くすことができるからで
ある。このときは、ＡＦＣ引き込み範囲であるから、ラ
ッチ回路Ｑｓ４の出力２は当然ｒＯＪとなっており、ナ
ンド回路０４４が導通、ナンド回路Ｇ４ｓが非導通とな
る。

第６図は、上記したようなデジタル処理システムを備え
たナーゴ装置を示すもので、この場合は、ＶＴＲの回転
へラドモータのデジタルサーざシステムを示している。

第６図において５ノは回転へラドモータであり、この回
転へラドモータ５ノの回転系には１回転検出手段が設け
られている。回転検出手段としては、たとえば回転周波
数検出用の周波数検出ノｆルス発生器５２と位相検出用
の位相検出ノ４ルス発生器５３が設けられている。これ
らのノ’？ルス発生器は、たとえば永久磁石を回転板に
取付け、固定位置に磁気ヘッドを配置し、永久磁石が廻
りくることによって磁気ヘッドから／４ルスが得られる
仕組となっている。同波数検出／ダルスＰＧ、位相検出
／４ルスＰＧは、シュミット増幅器５４を介して、デジ
タル処理部５５に入力される。このデジタル処理部ｓ５
には、基準信号Ｒｅｆ（例えば垂直同期信号を１７２に
分間した信号、コントロール・々ルス）も入力されてい
る。さらにクロック・臂ルスＣＫ、、ＣＫ、も入力され
る。このデジタル処理部５５は、今までに説明したＰＷ
Ｍ波を導出する部分であり、Ａｒ０回路側のＰＷＭ波を
出力端子５５Ｆから導出し、Ａｒ０回路側のＰＷＭ波を
出方端子６１Ｐから導出する。出力端子ｊｊＦに得られ
たＰＷＭ波は、フィルタ５６を介したのち、抵抗Ｒ１を
介して、そ−タドライブ回路５８に入力される。また、
Ａｒ０回路側の出力端子５８Ｐに得られたＰＷＭ波は。

ルーフフィルタ５１．抵抗Ｒ７を介してモータドライブ
回路５１に入力される。抵抗”＠’ｅ”・はルー！ｒイ
ン調整弔として設けられている。

今、フィルタＩｉ６を抵抗翼８．コンデンナＣＩで構成
し、フィルタ６１を抵抗”ＩＩ”＠ｓコンデンナＣ４、
Ｃ，で構成しているものとする。

またモータドライブ回路５１は、演算増幅器ＯＰＡの出
力が抵抗Ｒ４を介してＦランジスタＴｒ、、Ｔｒ、の共
通ペースに加えられるようにｌＩＩ成されている。そし
て、）ランジスタＴ　ｒ、。

Ｔｒ、の共通エミッタは、モータ５１に接続されるとと
もに、コンｒンチＣ，，抵抗Ｒ１の直列回路を介して演
算増幅器０２人の反転入力端子に接続されている。また
コンデンサ”ｈｅ抵抗Ｒ３の直列回路には、並列にコン
ダンｆＣｓが接続されている。トランジスタＴ　ｒ　１
のコレクタは゛鑞源Ｂ１に接続される。またトランジス
タＴｒ、、Ｔｒ、のペースには、トランジスタＴ　ｒ　
Ｉのコレクタが接続される。このトランジスタＴ１は、
モータ５１を始動、停止するためのもので、これがオフ
のときはモータ５１は回転し、オンのときはモータ５１
はオフする。

デシタル位相比較、周波数弁別出力に対して。

つまりデジタル処理部５５の出力インピーダンスに比べ
て抵抗Ｊ＊Ｒ１はその値が充分大きく設定されている。

λＰＣループのｒフタル処理部以後の利得０人は、 となる。ここで１周波数弁別（ＡＦＣ回路）側の利４Ｇ
Ａｙｃは次のように設定される。

１１、−ノＬ±Ｒ，，，□舛１・曲間＋１）町＋Ｒ，十
Ｒ，２ この式において左辺は、Ａｒｃ検波出力端電圧。

及びコンｆ”ＪｆＣ，の両端電圧な零＆ニジたときの演
算増幅器ＯＰＡの員側端子゛鑞圧であり、トランジスタ
Ｔｒ、のオン状態からオフに移ったとき（回転スタート
時点）の電子である。また右辺は、ＡＰＣ検波器側の目
標の電圧値と等しい成田である。

ＡＦｅ検波の利得は、回転周波数検出ΔルスＦＧの周波
数なｆｙａ、−リニア範囲時間（引き込み範囲（：なる
まで）をΔＴとすると。

ｆｙｏ−ＮＸａ である。ｆＦＧは、（モータの回転数Ｎ）Ｘ（、＃ルス
個数／１回転）であられされる。また、・譬ルス個数／
１回転＝鳳、ｆｃｋ＋はクロックツ中ルスの周波数であ
る。ここで％”　ｅ　ｂ＊　ｆｃｋｌを選定することに
よって、（１）式が満足できるように設定すればよい。

上記したようにこの発明は、モータの立上り時間を少な
くし得、安定した位相ロック状態に迅速になし得るデジ
タル夛−？装置を提供できる。

【図面の簡単な説明】

＄１図はサーが装置の基本的な説明図、第２図は一ノタ
ルサーデ装置のデジタル処理部の一部分を示す回路構成
図、第３図は人ＦＣ，ＡＰＣ回路を有したｆ′ｈ？）タ
ルナーが装置の一部分を示す回路構成図、第４図はデジ
タルサーゲ装置を作用させたモータの動作を説明するの
に示した動作説明図、１ｉ１１５図は本発明の一実施例
を示す回路構成図、第６図は本発明装置の具体的使用例
を示す構成図である。 ｊ′：！、１・２進向期カクンタ、ｚｚ、ｓｚ・・・コ
ンノ譬レーク、ｚｓ、ａｓ・・・レジスタ、２４．３４
・・・ブリップフロラ！回路、２６・・・デリセッタゾ
ルアツプカクンタ、ＧＪｊ〜Ｇ７７．０７７〜Ｇｊ４・
・・ナンド回路％Ｇ４．ｔ〜Ｇ４１，０５２〜Ｇ５６・
・・ナンド回路、Ｇ５１・・・アンド回路。 Ｑｌｉ　１　、Ｑ＋ｌｊ・・・フツッデフロッデ回路。

Claims (1)

1. 【特許請求の範囲】 モータの回転周波数をあられす回転周波数検出パルス間
   をデジタル値でサングルし、該デジタル値を用い【この
   値に対応したパルス幅の周波数制御用・臂ルス幅変調波
   を得、これをフィルタ書二通してモータドライブ回路に
   加える自動位相制御手段側、前記モータの回転位相をあ
   られす回転位相検出パルスと基準信号間をデジタル値で
   サンプルし、該デジタル値を用いてこの値に対応したノ
   々ルス幅の回転位相制御用ノ々ルス幅変調波を得、これ
   をフィルタに通して前記モータドライブ回路に加える自
   動位相側（社）手段とを具備したデジタルチーＩ装置に
   おいて、前記基準信号と前記回転周波数検出・ｆルスを
   周波数比較し、該基準信号の周波数が高い場合ゐみ前記
   周波数制御用パルス幅変調波をオフする手段と、内］記
   自ｖＪ周波数制碑手段がその周波数引き込み範囲内にあ
   るデジタル値をサンプルしたときは前記自動位相制御手
   段側のノ臂ルス幅変調波を導出せしめ、前記周波数引き
   込み範囲外のデジタル値をサングルしているときは前記
   自動位相制御手段側のパルス幅変調波の／４ルス幅を目
   標（＝強制的に殴定する手段とを具備したことを特徴と
   するデジタルチーが装置。