JPH0756717B2

JPH0756717B2 - 位相制御回路

Info

Publication number: JPH0756717B2
Application number: JP2016377A
Authority: JP
Inventors: 陽沢村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1990-01-26
Filing date: 1990-01-26
Publication date: 1995-06-14
Anticipated expiration: 2010-06-14
Also published as: JPH03222138A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、位相制御回路に関し、詳しくは、垂直同期
信号や内部の基準信号を基準にして位相制御を行うビデ
オテープレコーダ（以下VTR）、ビデオカメラ等のモー
ターのサーボシステムにおいて、サーボ基準電圧が変動
したり、DCモータを駆動するモータドライバアンプにオ
フセットが生じたときに発生する位相ずれを防止するこ
とができるような位相制御回路に関する。

［従来の技術］ VTRやビデオカメラ等のビデオ機器では、シリンダの回
転やテープ走行速度を目標通りに制御するためにシリン
ダモータやキャプスタンモータのモータ制御回路が位相
制御と速度制御の２つのフィードバックループにより制
御される構成を採る。

第５図は、その一例を示すものであって、DCモータ１に
設けられ、DCモータ１の回転速度に応じた周波数の信号
を発生するFG（周波数信号発生器）２と、DCモータ１の
回転に応じて位相パルスを発生するPG（位相パルス発生
回路）３とを備えていて、それぞれの出力がそれぞれF/
V変換回路（周波数／電圧変換回路）等を有する速度を
サーボ回路４と、P/V変換回路（位相比較回路）を有す
る位相サーボ回路５に入力される。

位相サーボ回路５は、外部から供給される基準パルス、
例えば、垂直同期信号や内部の基準発振器により生成さ
れる基準位相信号８を受けて、これとDCモータ１から得
られるPG3の位相パルスとの位相比較を行い、位相のず
れ量（Ｐ）に応じた電圧（Ｖ）を発生する。

位相サーボ回路５の位相比較結果の信号（位相ずれ量を
示す電圧）と速度サーボ回路４の信号（速度ずれ量を示
す電圧）とは抵抗回路等で構成される加算回路６におい
て加算され、その加算結果がモータドライブアンプ７に
入力されてモータドライブアンプ７によりDCモータ１の
駆動制御がなされる。

モードドライブアンプ７は、通常、電源電圧ＶCCの1/2
の電圧をサーボ基準電圧ＶREFを（＋）位相側に受ける
オペアンプ等で構成されたミキシングアンプ7aを備えて
いて、その（−）位相側に加算回路６からの信号を受
け、速度サーボ系と位相サーボ系とを混合した信号を制
御出力して発生する。この出力は、次にモータドライバ
7bに入力され、ここで制御出力に応じてDCモータ１に対
する駆動電力が生成される。

［解決しようとする課題］前記のモードドライブアンプ７は、サーボ基準電圧ＶRE
Fに対して動作する回路であるので、サーボ基準電圧ＶR
EFやミキシングアンプ7aにオフセットが生じていると位
相サーボ系の位相ずれとなった現れ、正確な位相制御が
できない。その結果、精度の高い位相制御回路が必要に
なったり、サーボシステムの回路が経年変化により変化
してオフセットなどが生じた場合に位相制御が十分に行
われない欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、サーボ基準電圧の多少の変化やモータドラ
イブアンプ系等にオフセットが発生しても位相制御を正
しく行うことができる位相制御回路を提供することを目
的とする。

［課題を解決するための手段］このような目的を達成するこの発明の位相制御回路の構
成は、基準位相信号と位相制御対象から得られる位相信
号とのずれ量をカウントするカウンタと、位相ロックド
ループの位相ロック範囲に対応する範囲を示すウインド
パルスを発生するウインドパルス発生回路と、ウインド
パルスの範囲に位相信号が入ったときに位相ロック状態
に入ったことを検出する位相ロック検出回路と、位相ロ
ック状態が検出されてからカウンタのカウント値を所定
回数積算してその平均値を採り、この平均値と位相制御
基準値との差を採って補正量を算出する補正量算出回路
とを備えていて、カウンタのカウント値に補正量を加え
てD/A変換して位相ロックドループの位相制御量とする
ものである。

［作用］このように、基準位相信号と位相制御対象からの位相信
号とのずれ量をカウントするカウンタを設けて、このカ
ウント値を積算して平均値を求め、それと位相制御基準
値との差を求めることで補正量を算出し、これにより位
相制御量を補正するようにして位相ロックドループを制
御するので、位相ロックドレープの位相制御基準値がず
れていても、あるいは、モータドライブ系のアンプ等に
オフセットが生じていても、位相制御基準値のずれ量
分、あるいはオフセット分がキャンセルされた位相制御
が行われ、高精度の位相制御が可能になる。

その結果、VTR等の位相制御回路に適用した場合には、
サーボ基準電圧の精度をあまり必要とせずに高精度の位
相制御が可能であり、モータドライブアンプ系等に経年
変化があってもその影響を受け難い。

［実施例］以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明の位相制御回路をVTRの位相サーボ
回路に適用した場合に一実施例のブロック図であり、第
２図及び第３図は、その動作を説明するためのタイミン
グチャート、第４図は、その補正値算出処理動作の説明
図である。

第１図において、10は、位相制御回路であって、位相カ
ウンタ（PVカウンタ）11と、ラッチレジスタ12、位相ロ
ック検出回路13、算術演算回路（ALU）14、積算結果レ
ジスタ15、タイミング制御回路16、インバータ17、D/A
変換回路（D/A）18、そして太線で示すバスライン19等
から構成されている。

PVカウンタ11は、例えば、10ビットのカウンタであっ
て、第２図の（ａ）に示す位相基準となる基準位相信号
８を受けて、その立上がりでカウントを開始する。この
値のカウント状態をアナログの電圧値として示すのが同
図（ｂ）であり、これは、ゼロボルトから電源電圧ＶCC
までの値を直線的に上昇するランプ電圧特性を持つ波形
21となる。

PVカウンタ11の各桁のビットは、10ビットパラレルに10
ビットのラッチレジスタ12の各桁に入力されていて、第
３図のPG3からの位相パルス22（第２図（ｃ），第３図
（ｂ）参照）をラッチ信号として受けてPVカウンタ11の
値をラッチする。ここで、ラッチレジスタ12の値は、基
準位相と制御対象から得られる位相パルスとの位相ずれ
量に対応する電圧値を示す。すなわち、これは、基準位
相信号８の立上がりを基準としてPG3からの位相パルス2
2の位相のずれ量のカウント値である。なお、サーボ基
準電圧ＶREFが電源電圧ＶCCの1/2とすれば、それは、PV
カウンタ11の値で示される波形21のランプ電圧部分の央
位置に設定され、サーボ基準とのずれ量は、そこからの
ずれ量となり、それがモータドライブアンプ７の制御量
となる。

位相ロック検出回路13は、AND回路13aとデータフリップ
フロップ（Ｄ−F/F）13bとで構成され、第２図の（ｄ）
に示すような位相ロックウインドパルス23をAND回路13a
が発生したときにこれに応じてこのウインドの範囲のタ
イミングでPG3から位相パルス22が得られたときに位相
ロック検出信号24（第２図（ｅ），第３図（ａ）参照）
を発生する。これは、位相パルス22をクロック入力と
し、そのＤ端子に“1"が入力されているときに位相パル
ス22の発生に応じてＤ−F/F13bのＱ出力に第２図（ｅ）
の位相ロック検出信号24が生ずる。ここで、Ｄ端子が
“1"となるのは、PVカウンタ11のMSB（９桁のビット）
とその手前の桁（８桁のビット）それぞれ“01"または
“10"になったときにEXOR回路13aに“1"が出力されるこ
とによる。

したがって、位相ロック検出信号24は、第２図（ｅ）に
示すように、位相パルス22が位相ロックウインドパルス
23の範囲に入って位相がロック状態になっていることを
示すパルスである。

この位相ロック検出信号24は、算術演算回路14のイネー
ブル信号（E:そのイネーブル端子）として算術演算回路
14に加えられる。算術演算回路14は、位相ロック検出信
号24が発生している位相ロック状態で動作してラッチレ
ジスタ12の値が算術演算回路14の各桁対応に送出され、
それが積算結果レジスタ15に記載された前までの積算結
果に加える処理をし、その積算結果を積算結果レジスタ
15に記憶させる。なお、この算術演算回路12は、後述す
るタイミング制御回路16が３ビットの８進カウンタ（第
３図（ｄ）参照）を採用しているので、ここでは、ラッ
チレジスタ12の10ビットに対して13ビットの演算を行う
ものとする。

積算結果レジスタ15は、PG3からの位相パルス22をゲー
ト回路25及びゲート回路26を介してイネーブル信号（E:
そのイネーブル端子）として受ける13ビットのカウンタ
である。ゲート回路25のゲート信号としては位相ロック
検出回路13から位相ロック検出信号24が供給され、ゲー
ト回路26のゲート信号としては次に説明するタイミング
制御回路16からカウンタ動作信号が供給されている。

タイミング制御回路16は、８進カウンタ16aを有してい
て、位相ロック検出信号24が発生しているときに動作す
る。それは、RSフリップフロップ（F/F）16cのセット端
子（Ｓ）に位相ロック検出信号24が入力されることで
出力が停止して、８進カウンタ16aのリセット（そのリ
セット端子はＲ）が解除されることでなされる。このと
き同時にRSフリップフロップ16cのＱ出力がカウンタ動
作中を示す信号としてゲート回路26に送出される。

８進カウンタ16aは、位相ロックウインドパルス23のウ
インドの範囲に位相パルス22があるときにそれをカウン
トする。このときには、位相ロック検出信号24がすでに
発生しているので、ゲート回路25を介して位相パルス22
をカウントする状態にある。また、ゲート回路26を介し
て位相パルス22がイネーブル信号として積算結果レジス
タ15をイネーブルにしているので、このとき同時に、ラ
ッチレジスタ12の値が位相パルス22が発生することに順
次積算結果レジスタ15において積算されていく。その結
果、積算結果レジスタ15にはラッチレジスタ12の値の積
算値が記憶される。そして、この積算結果レジスタ15の
結果値は次の積算を行うためにマルチプレクサ20を介し
て各桁対応に算術演算回路14に戻される。なお、マルチ
プレクサ20は、図示するものは１つであるが、各桁対応
に設けられている。

以上の動作とは別に、通常の動作状態では、ラッチレジ
スタ12の値がPG3からの位相パルス22の発生に応じてマ
ルチプレクサ27を介してD/A変換回路18に送出され、そ
れがD/A変換されてアナログ信号として第３図に示した
加算回路６に入力されている。なお、マルチプレクサ27
も図示するものは１つであるが、各桁対応に設けられて
いる。

タイミング制御回路16の８進カウンタ16aは、ここでは
位相パルス22をカウントする８進の３ビットのカウンタ
であって、PG3からの位相パルス22をゲート回路25を介
して受ける。したがって、８進カウンタ16aのカウント
は、位相ロック検出信号24があるときに、言い換えれ
ば、位相ロック状態のときに位相パルス22を８個カウン
トした時点でカウント終了信号を発生する。このカウン
ト終了パルスを遅延回路16bを経て遅延させ、所定のタ
イミングでRSフリップフロップ16cのリセット入力
（Ｒ）に入力させる（第３図（ｃ）参照）。このとき、
RSフリップフロップ16cの出力が発生し、それが８進
カウンタ16aのリセットパルスとされるとともにマルチ
プレクサ20,27に切換パルス（第３図（ｅ）参照）とし
て供給される。

この切換パルスが発生した時点での積算結果レジスタ15
の値は、位相ロック状態になっているときの８個の位相
パルス22の基準位相信号８に対する位相ずれ量の総計と
なる。そして、マルチプレクサ20が図示の状態から切換
えられると積算結果レジスタ15の各桁のビットのうち下
３桁の３ビットがスライスされ、MSBのビットがインバ
ータ17によりインバートされた10ビット分の信号が算術
演算回路14の１桁から10桁に各桁対応に戻される。ここ
で戻される10ビット分のデータは、MSBがインバートさ
れていなければ、３ビットスライスしていることで積算
結果レジスタ15の積算値を８で割った平均値を示してい
る。そして、算術演算回路15に戻されるデータは、その
MSBがインバートされることで、この平均値からさらに
サーボ基準の電圧であるＶCC/2に対応する電圧分（“10
00000000"）だけ減算した値になっている。すなわち、
これは補正値を示している。

ところで、タイミング制御経路16の８進カウンタ16a
は、このフリップフロップ16cの出力をリセット入力
として受けて動作を停止するが、この場合のフリップフ
ロップ16cは、位相ロック検出信号24の立上がりでセッ
トされる。そして、８進カウンタ16aが８個位相パルス2
2をカウントした時点で自己のカウント終了信号を遅延
回路16bを介してフリップフロップ16cをリセットする。
その後この出力が維持されることで８進カウント16a
は、リセットされ続け、次に、位相ロック検出信号24が
再び発生するまではそのカウント動作は停止する。した
がって、この出力を切換え信号として受ける各マルチ
プレクサの切換えも同時に停位相ロック状態で８個の位
相パルス22を受けた後に行われ、次に位相ロック検出信
号24が再び発生するまで続けられ、算出された補正値に
よりラッチレジスタ12の値が補正されて出力され続け
る。

さて、前記の切換えにより積算結果レジスタ15の各桁の
出力に対しては具体的には次のような処理が行われるこ
とになる。

まず、第４図に示すように、補正前のラッチレジスタ12
に値を（Ａ）として示すように、“0001000000010"と
し、８審カウンタ16aがカウント終了信号を発生するま
での８回カウント後の積算結果レジスタ15の値を（Ｂ）
として示すように、“1000000010000"とする。このよう
に積算結果レジスタ15の値が“1000000000000"より大き
な、ある値を採るときには、サーボ基準電圧ＶREFが本
来の基準値ＶCC/2からシフトしたり、ミキシングアンプ
7a等でオフセットが発生し、等価的にサーボ基準電圧が
シフトした状態に対応している。

そこで、積算結果レジスタ15の値を“1000000010000"の
下位３ビットをスライスしてサーボ基準のシフトに対応
してずれた平均値を求める。そのデータは、（Ｃ）とし
て示すようにＥ“1000000010"となり、そのMSBを反転し
たデータが補正量となる。これは、サーボ基準電圧ＶRE
Fが本来のＶCC/2からシフトした量に対応している。

ここで、格納されたラッチレジスタ12の値が同様に“10
00000010"とすると、次に前記の補正値とラッチレジス
タ12の値の和が採られ、それが“1000000100"となる。

D/A変換回路18は、この補正されたデータを受けて加算
回路６に補正値が加算されて補正された値を送出する。
それが加算回路６を経てミキシングアンプ7aでその
（−）位相側に加えられて反転出力として発生し、位相
制御ループ系が逆方向へ動作して補正後のラッチレジス
タ12の値は、補正がなされていることにより“00010000
00010"から逆方向へと変わり、やがて目標とするサーボ
基準電圧であるＶCC/2の値、言い換えれば、デジタル値
として“1000000000"に近づくかそれになるように制御
される。

以後は、D/A変換回路18により変換された位相制御値
は、前記の“1000000000"あるいはこれに近い値に対し
てサーボ基準電圧ＶREFからシフトした量だけ補正量と
して加えられた位相制御量で位相制御が行われる。

以上の制御は、PG3の位相パルス22が位相ロックウイン
ドパルス23より外れる状態になるまで行われ、外れたと
きには、次に位相ロックウインドパルス23の範囲に位相
パルス22が入ってい位相ロック検出信号24が発生したと
きに同様な動作で再び新しい補正値により制御が行われ
る。なお、位相ロックドループを形成する位相制御回路
にあっては、８進カウンタ16aがカウント途中でロック
が外れるようなことはほとんどない。しかし、そのよう
な場合でもロック状態に入ったときに位相ロック検出信
号24が再び検出されることで最初からカウントが行わ
れ、新しい補正値の算出が行われる。

このようにして位相ロックが外れる都度平均値が求めら
れて補正量が算出されるので、サーボ基準電圧の精度を
あまり必要とせずに位相制御ができる。また、モータド
ライブアンプ７等のように位相制御結果に応じた駆動制
御信号を発生する回路に経年変化があってもその影響を
ほとんど受けない。

以上説明したきたが、実施例におかる８進カウンタは、
Ｎ進カウンタ（Ｎは２以上の整数）であればよく、８進
に限定されるものではない。また、ラッチレジスタや算
術演算回路、積算結果レジスタ等のビット数（桁数）
は、実施例に挙げたものに限定されるものではない。

［発明の効果］以上の説明から理解できるようにこの発明にあっては、
基準位相信号と位相制御対象からの位相信号とのずれ量
をカウントするカウンタを設けて、このカウンタのカウ
ント値を積算して平均値を求め、それと位相制御基準値
との差を求めることで補正量を算出し、これにより位相
制御量を補正するようにして位相ロックドループを制御
するので、位相ロックドループの位相制御基準値がずれ
ていても、あるいは、モータドライブ系のアンプ等にオ
フセットが生じていても、位相制御基準値のずれ量分、
あるいはオフセット分がキャンセルされた位相制御が行
われ、高精度の位相制御が可能になる。

【図面の簡単な説明】

第１図は、この発明の位相制御回路をVTRの位相サーボ
回路に適用した場合に一実施例のブロック図、第２図及
び第３図は、その動作を説明するためのタイミングチャ
ート、第４図は、その補正値算出処理動作の説明図、第
５図は、VTRにおけるモータ制御回路の一般的なブロッ
ク図である。１……DCモータ、２……FG（周波数信号発生器）、３…
…PG（位相パルス発生回路）、４……速度サーボ回路、５……位相サーボ回路、６……加算回路、７……モータドライブアンプ、８……基準位相信号、10……位相制御回路、 11……位相電圧カウンタ（PVカウンタ）、 12……ラッチレジスタ、13……位相ロック検出回路、14
……算術演算回路（ALU）、 15……積算結果レジスタ、16……タイミング制御回路、
17……インバータ、18……D/A変換回路（D/A）。

Claims

【特許請求の範囲】

【請求項１】位相ロックドループを形成する位相制御回
路において、基準位相信号と位相制御対象から得られる
位相信号とのずれ量をカウントするカウンタと、前記位
相ロックドループの位相ロック範囲に対応する範囲を示
すウインドパルスを発生するウインドパルス発生回路
と、前記ウインドパルスの範囲に前記位相信号が入った
ときに位相ロック状態に入ったことを検出する位相ロッ
ク検出回路と、位相ロック状態が検出されてから前記カ
ウンタのカウント値を所定回数積算してその平均値を採
り、この平均値と位相制御基準値との差を採って補正量
を算出する補正量算出回路とを備え、前記カウンタのカ
ウント値に前記補正量を加えてD/A変換して前記位相ロ
ックドループの位相制御量とすることを特徴とする位相
制御回路。