JPH0666667B2 - 検波回路及びこれを用いた装置 - Google Patents
検波回路及びこれを用いた装置Info
- Publication number
- JPH0666667B2 JPH0666667B2 JP59070818A JP7081884A JPH0666667B2 JP H0666667 B2 JPH0666667 B2 JP H0666667B2 JP 59070818 A JP59070818 A JP 59070818A JP 7081884 A JP7081884 A JP 7081884A JP H0666667 B2 JPH0666667 B2 JP H0666667B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- mode
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、サーボ制御システムにおける位相あるいは周
波数の検波回路及びこれを用いるサーボ制御装置等の装
置に関する。
波数の検波回路及びこれを用いるサーボ制御装置等の装
置に関する。
一般に、モータの回転速度を一定に制御する場合には、
第１図に示すように、モータ３に取付けられた周波数発
生器５からのモータ回転数に応じた周波数の信号Ａを検
波回路１で周波数弁別して、モータ３の回転速度に応じ
た誤差信号Ｅを得、これをモータ駆動増幅器２を介して
モータ３に負帰還して制御するサーボ制御方法が用いら
れる。
第１図に示すように、モータ３に取付けられた周波数発
生器５からのモータ回転数に応じた周波数の信号Ａを検
波回路１で周波数弁別して、モータ３の回転速度に応じ
た誤差信号Ｅを得、これをモータ駆動増幅器２を介して
モータ３に負帰還して制御するサーボ制御方法が用いら
れる。
このようなサーボ制御系において、モータ３を例えば、
ある規定の回転数で回転させるモータの他に、その規定
回転数の２倍あるいは３倍など一般にｋ倍の回転数で回
転させるといったように複数のモードで回転させるよう
な機能が必要となる場合が多々ある。例えば、テープ速
度を切換えて早見再生するようにした家庭用VTRなどに
その例を見ることができる。
ある規定の回転数で回転させるモータの他に、その規定
回転数の２倍あるいは３倍など一般にｋ倍の回転数で回
転させるといったように複数のモードで回転させるよう
な機能が必要となる場合が多々ある。例えば、テープ速
度を切換えて早見再生するようにした家庭用VTRなどに
その例を見ることができる。
このように回転数の異なる複数のモードでモータ３を回
転させる場合、その各モードで検波回路１に入力される
周波数発生器５からの信号Ａの周波数は当然のことなが
ら変わる。この検波回路１の周波数弁別感度Ｋは、その
入力信号Ａの周波数をfSとすると、後述の（５）式で求
められるように、一般に、fSの自乗に逆比例（Ｋ∝１／
fS 2）する。従って各モードで周波数がfSが変り検波回
路１の感度が変化する。このため制御系のループゲイン
が変化して、各モードで制御特性が一定に保たれず、あ
るモードで安定な制御性が得られても他のモードでは不
安定な制御系になってしまうなど装置の性能、信頼性が
劣化する問題があった。
転させる場合、その各モードで検波回路１に入力される
周波数発生器５からの信号Ａの周波数は当然のことなが
ら変わる。この検波回路１の周波数弁別感度Ｋは、その
入力信号Ａの周波数をfSとすると、後述の（５）式で求
められるように、一般に、fSの自乗に逆比例（Ｋ∝１／
fS 2）する。従って各モードで周波数がfSが変り検波回
路１の感度が変化する。このため制御系のループゲイン
が変化して、各モードで制御特性が一定に保たれず、あ
るモードで安定な制御性が得られても他のモードでは不
安定な制御系になってしまうなど装置の性能、信頼性が
劣化する問題があった。
また、その解決策として、図示しないが検波回路１と増
幅器２の間に増幅度の切換えられる直流増幅回路を設
け、各モードごとにループゲインが一定になるようにそ
の増幅度を切換えることによって、各モードで均一の制
御性能を確保する方法などが従来から用いられている。
しかしこうした従来方法では、制御回路系が煩雑化し
て、周辺回路規模が増大し、調整箇所も増えて、装置の
小型化、低コスト化を困難にする問題があった。
幅器２の間に増幅度の切換えられる直流増幅回路を設
け、各モードごとにループゲインが一定になるようにそ
の増幅度を切換えることによって、各モードで均一の制
御性能を確保する方法などが従来から用いられている。
しかしこうした従来方法では、制御回路系が煩雑化し
て、周辺回路規模が増大し、調整箇所も増えて、装置の
小型化、低コスト化を困難にする問題があった。
本発明の目的は、上記従来技術の欠点を改善した検波回
路と、この検波回路を用い格別な回路調整等が不要で各
モードで均一かつ安定な制御特性が得られるサーボ制御
装置等の装置と、を提供することにある。
路と、この検波回路を用い格別な回路調整等が不要で各
モードで均一かつ安定な制御特性が得られるサーボ制御
装置等の装置と、を提供することにある。
本発明の第一は、モード毎に周波数の基準値（本発明の
一実施例符号:f m1／ｆ m2／ｆ m3）が異なる少なく
とも２つのモード（同:M1／M2／M3）を有し、該基準値
に対する入力信号の周波数誤差を検出する装置におい
て、 上記各モードで、上記入力信号の周波数の分周比（同:
N）を可変にする分周手段と； 上記分周手段からの出力の周波数誤差に応じた信号
（同:D2）を検出する検出手段と； 上記検出手段からの出力に応答して、該周波数誤差の大
きさ（同:Nx）に応じてパルス幅（同:Tx）が変化するパ
ルス幅変調信号（同:PW）を生成し、上記各モードで、
該パルス幅変調信号の変調度（同:W）を可変にする変調
手段と； を備え、上記分周手段から出力される信号の周波数
（同:fc）が、上記各モードの基準値でほぼ同じ値にな
るように上記分周比Ｎの値を設定すると共に、上記変調
度Ｗと上記分周比Ｎとの比（Ｗ／Ｎ）の値が、上記各モ
ードでほぼ一定になるように、上記変調度Ｗを切換え、
上記パルス幅変調信号に基づく誤差信号（同:E）に応答
して、所定の制御対象を制御するように構成することを
特徴とする。
一実施例符号:f m1／ｆ m2／ｆ m3）が異なる少なく
とも２つのモード（同:M1／M2／M3）を有し、該基準値
に対する入力信号の周波数誤差を検出する装置におい
て、 上記各モードで、上記入力信号の周波数の分周比（同:
N）を可変にする分周手段と； 上記分周手段からの出力の周波数誤差に応じた信号
（同:D2）を検出する検出手段と； 上記検出手段からの出力に応答して、該周波数誤差の大
きさ（同:Nx）に応じてパルス幅（同:Tx）が変化するパ
ルス幅変調信号（同:PW）を生成し、上記各モードで、
該パルス幅変調信号の変調度（同:W）を可変にする変調
手段と； を備え、上記分周手段から出力される信号の周波数
（同:fc）が、上記各モードの基準値でほぼ同じ値にな
るように上記分周比Ｎの値を設定すると共に、上記変調
度Ｗと上記分周比Ｎとの比（Ｗ／Ｎ）の値が、上記各モ
ードでほぼ一定になるように、上記変調度Ｗを切換え、
上記パルス幅変調信号に基づく誤差信号（同:E）に応答
して、所定の制御対象を制御するように構成することを
特徴とする。
また、本発明の第二は、モード毎に検波感度の異なる少
なくとも２つのモード（同:M1／M2／M3）を有し、所定
の基準位相に対する入力信号の位相誤差を検出する装置
において、 上記入力信号の位相誤差に応じた信号（同:D2）を検出
する検出手段と； 上記検出手段からの出力に応答して、該位相誤差の大き
さ（同:Nx）に応じてパルス幅（同:Tx）が変化するパル
ス幅変調信号（同:PW）を生成し、上記各モードで、該
パルス幅変調信号の変調度（同:W）を可変にする変調手
段と； を備え、上記パルス幅変調信号に基づく誤差信号（同:
E）に応答して、所定の制御対象を制御するように構成
することを特徴とする。
なくとも２つのモード（同:M1／M2／M3）を有し、所定
の基準位相に対する入力信号の位相誤差を検出する装置
において、 上記入力信号の位相誤差に応じた信号（同:D2）を検出
する検出手段と； 上記検出手段からの出力に応答して、該位相誤差の大き
さ（同:Nx）に応じてパルス幅（同:Tx）が変化するパル
ス幅変調信号（同:PW）を生成し、上記各モードで、該
パルス幅変調信号の変調度（同:W）を可変にする変調手
段と； を備え、上記パルス幅変調信号に基づく誤差信号（同:
E）に応答して、所定の制御対象を制御するように構成
することを特徴とする。
以下、本発明に係る検波回路を第１図のサーボ制御装置
に適用した場合につき、その実施例により詳細に説明す
る。
に適用した場合につき、その実施例により詳細に説明す
る。
第２図は、本発明による検波回路の一実施例を示す図で
ある。この第２図の実施例は、入力信号Ａの周波数の変
動を周期の変動として検出し、その変動量に応じた誤差
信号Ｅを得るものである。第３図〜第６図はその動作を
説明するためのタイミング図である。
ある。この第２図の実施例は、入力信号Ａの周波数の変
動を周期の変動として検出し、その変動量に応じた誤差
信号Ｅを得るものである。第３図〜第６図はその動作を
説明するためのタイミング図である。
第２図において、100は第１図の周波数発生器５からの
信号Ａの入力される端子、200は誤差信号Ｅの出力端子
で、この出力Ｅは第１図のモータ駆動増幅器２に供給さ
れる。300はモード指定信号Ｍの入力端子であり、ここ
では、モータ３を回転数Ｒ（例えば、Ｒ＝60rpmとし、
このときの入力信号Ａの周波数をｆ m1＝100Hzとす
る）で回転させる第１のモード（M1と略記）,2倍の回転
数2R（＝120rpmとし、このときの入力信号Ａの周波数を
ｆ m2＝200Hzとする）で回転させる第２のモード（M2
と略記），及び４倍の回転数4R（＝240rpmとし、このと
きの入力信号Ａの周波数をｆ m3＝400Hzとする）で回
転させる第３のモード（M3と略記）のいずれか一つのモ
ードがこのモード指定信号Ｍにより指定される。400は
クロックパルスCP（例えば、その周波数ｆ cpは2MHzで
与えられる）の入力端子である。
信号Ａの入力される端子、200は誤差信号Ｅの出力端子
で、この出力Ｅは第１図のモータ駆動増幅器２に供給さ
れる。300はモード指定信号Ｍの入力端子であり、ここ
では、モータ３を回転数Ｒ（例えば、Ｒ＝60rpmとし、
このときの入力信号Ａの周波数をｆ m1＝100Hzとす
る）で回転させる第１のモード（M1と略記）,2倍の回転
数2R（＝120rpmとし、このときの入力信号Ａの周波数を
ｆ m2＝200Hzとする）で回転させる第２のモード（M2
と略記），及び４倍の回転数4R（＝240rpmとし、このと
きの入力信号Ａの周波数をｆ m3＝400Hzとする）で回
転させる第３のモード（M3と略記）のいずれか一つのモ
ードがこのモード指定信号Ｍにより指定される。400は
クロックパルスCP（例えば、その周波数ｆ cpは2MHzで
与えられる）の入力端子である。
９はパルス整形回路、10は分周回路、11はクロックラッ
チ回路、12は遅延回路、13はORゲート、14はクロック分
周回路、15はｍビットのカウンタ、16,17はデコーダ、1
8はANDゲート、19はｎビットのデータラッチ回路、21は
ｎビットのカウンタ、22はパルス生成回路、30はデータ
処理回路、31はデータ比較回路、32はパルス幅変調回
路、20は低域通過フィルタである。
チ回路、12は遅延回路、13はORゲート、14はクロック分
周回路、15はｍビットのカウンタ、16,17はデコーダ、1
8はANDゲート、19はｎビットのデータラッチ回路、21は
ｎビットのカウンタ、22はパルス生成回路、30はデータ
処理回路、31はデータ比較回路、32はパルス幅変調回
路、20は低域通過フィルタである。
端子100からの入力信号Ａはパルス整形回路９にて矩形
パルス整形され、その出力Ｂ（第３図の（ａ））は分周
回路10において、端子300からのモード指定信号Ｍに応
じて分周され、モードM1では１／１に、モードM2では１
／２に、モードM3では１／４にそれぞれ分周される。端
子400からのクロックパルスCPはクロック分周回路14に
て適宜分周（例えば、１／２に分周）され、その出力ク
ロックパルスCPX（例えば、その周波数ｆ cpxは1MHzで
与えられる）は、クロックラッチ回路11、遅延回路12に
入力され、またANDゲート18を介してカウンタ15のクロ
ック入力Ｃに入力される。分周回路10からの出力パルス
Ｃはラッチ回路11にてクロック分周回路14からのクロッ
クCPXに同期化され、パルスＣの立上りエッジよりパル
ス整形された信号SP1が出力される。そのパルス幅は、
例えば、第３図に示すように、上記クロックCPXの一周
期τ cpx（＝１μｓ）に等しく生成される。この出力S
P1（第３図の（ｂ）で、同図はモードM1が指定された場
合、即わちパルスＢとＣが同じ周波数の場合を示す。）
はサンプリングパルスとしてデータラッチ回路19のクロ
ック入力Ｃに供給される。この実施例では、周波数検波
する範囲を必要以上に広げないためと、検波中心値を小
さな値に抑えるために、ｍビットのカウンタ15の下位ｎ
ビット（ｍ≧ｎ）の計数データD1が、このサンプリング
パルスSP1によってｎビットのデータラッチ回路19にラ
ッチされる。
パルス整形され、その出力Ｂ（第３図の（ａ））は分周
回路10において、端子300からのモード指定信号Ｍに応
じて分周され、モードM1では１／１に、モードM2では１
／２に、モードM3では１／４にそれぞれ分周される。端
子400からのクロックパルスCPはクロック分周回路14に
て適宜分周（例えば、１／２に分周）され、その出力ク
ロックパルスCPX（例えば、その周波数ｆ cpxは1MHzで
与えられる）は、クロックラッチ回路11、遅延回路12に
入力され、またANDゲート18を介してカウンタ15のクロ
ック入力Ｃに入力される。分周回路10からの出力パルス
Ｃはラッチ回路11にてクロック分周回路14からのクロッ
クCPXに同期化され、パルスＣの立上りエッジよりパル
ス整形された信号SP1が出力される。そのパルス幅は、
例えば、第３図に示すように、上記クロックCPXの一周
期τ cpx（＝１μｓ）に等しく生成される。この出力S
P1（第３図の（ｂ）で、同図はモードM1が指定された場
合、即わちパルスＢとＣが同じ周波数の場合を示す。）
はサンプリングパルスとしてデータラッチ回路19のクロ
ック入力Ｃに供給される。この実施例では、周波数検波
する範囲を必要以上に広げないためと、検波中心値を小
さな値に抑えるために、ｍビットのカウンタ15の下位ｎ
ビット（ｍ≧ｎ）の計数データD1が、このサンプリング
パルスSP1によってｎビットのデータラッチ回路19にラ
ッチされる。
クロックラッチ回路11からの出力SP1は、遅延回路12に
おいてクロック分周回路14からのクロックCPXに同期し
てCPXの一周期（τCPX）だけ遅延され、その出力である
リセットパルスSP2（第３図の（ｃ））はORゲート13を
介してカウンタ15のリセット入力Ｒに入力されてカウン
タ15はリセットされその計数値は零となる。16,17はカ
ウンタ15の計数値をデコードするデコーダであり、カウ
ンタ15の計数値がN1になったときに、デコーダ16から
“H"が出力される。またカウンタ15がN1計数してのち更
にN2計数した場合にのみデコーダ17から“L"が出力さ
れ、カウンタ15がリセットされたときはデコーダ16から
の出力は“L"、デコーダ17からの出力は“H"となる。
おいてクロック分周回路14からのクロックCPXに同期し
てCPXの一周期（τCPX）だけ遅延され、その出力である
リセットパルスSP2（第３図の（ｃ））はORゲート13を
介してカウンタ15のリセット入力Ｒに入力されてカウン
タ15はリセットされその計数値は零となる。16,17はカ
ウンタ15の計数値をデコードするデコーダであり、カウ
ンタ15の計数値がN1になったときに、デコーダ16から
“H"が出力される。またカウンタ15がN1計数してのち更
にN2計数した場合にのみデコーダ17から“L"が出力さ
れ、カウンタ15がリセットされたときはデコーダ16から
の出力は“L"、デコーダ17からの出力は“H"となる。
上のカウンタ15の計数値N1とN2の値は、後述するよう
に、検波範囲と検波中心値を、入力信号Ａの周波数に応
じて任意に調整できるようにするために、適宜設定され
る。
に、検波範囲と検波中心値を、入力信号Ａの周波数に応
じて任意に調整できるようにするために、適宜設定され
る。
第３図の（ｄ）はカウンタ15の計数動作の様子を示し、
縦軸はその計数値を示す。まず、遅延回路12からのリセ
ットパルスSP2によってORゲート13を介してカウンタ15
がリセットされると、デコーダ17からの“H"出力によっ
てANDゲート18が開いて分周回路14からのクロックCPXが
カウンタ15に入力され、カウンタ15は計数開始する。そ
の計数値がN1（第３図（ｄ）のN1）になったときにデコ
ーダ16からの出力が“H"になり、これによりカウンタ15
はORゲート13を介してリセットされて計数値零から再び
計数動作する。ラッチ回路11からのサンプリングパルス
SP1によって、カウンタ15の計数データD1（第３図の計
数値NXに対応）はラッチ回路19にラッチされ、しかるの
ちこのサンプリングパルスSP1を遅延した次のリセット
パルスSP2が入力されるとカウンタ15は再びリセットさ
れる。
縦軸はその計数値を示す。まず、遅延回路12からのリセ
ットパルスSP2によってORゲート13を介してカウンタ15
がリセットされると、デコーダ17からの“H"出力によっ
てANDゲート18が開いて分周回路14からのクロックCPXが
カウンタ15に入力され、カウンタ15は計数開始する。そ
の計数値がN1（第３図（ｄ）のN1）になったときにデコ
ーダ16からの出力が“H"になり、これによりカウンタ15
はORゲート13を介してリセットされて計数値零から再び
計数動作する。ラッチ回路11からのサンプリングパルス
SP1によって、カウンタ15の計数データD1（第３図の計
数値NXに対応）はラッチ回路19にラッチされ、しかるの
ちこのサンプリングパルスSP1を遅延した次のリセット
パルスSP2が入力されるとカウンタ15は再びリセットさ
れる。
また、リセットパルスSP2によってカウンタ15がリセッ
トされてから次のリセットパルスSP2が入力されるまで
に、カウンタ15の計数値が（N1＋N2）を超えるような場
合には、デコーダ17から、カウンタ15が（N1＋N2）計数
したときに出力される“L"出力によって、ANDゲート18
が閉じられ、それ以後次のリセットパルスSP2が入力さ
れるまでの間、カウンタ15の計数動作は停止される。
トされてから次のリセットパルスSP2が入力されるまで
に、カウンタ15の計数値が（N1＋N2）を超えるような場
合には、デコーダ17から、カウンタ15が（N1＋N2）計数
したときに出力される“L"出力によって、ANDゲート18
が閉じられ、それ以後次のリセットパルスSP2が入力さ
れるまでの間、カウンタ15の計数動作は停止される。
以上の計数動作により、後述の（１）式〜（４）式に示
すように、計数値N2／２（（４）式）が検波中心値とし
て設定され、計数値０〜N2の範囲（（３）式）でのみ検
波が行なわれる。また、これ以外の範囲（周波数の低い
範囲と高い範囲）では、上記のようにカウンタの計数が
停止されて検波は行なわれず、所定値に一定保持された
値が検波出力として出力され、このため広い周波数範囲
に渡って単調な（例えば、単調減少するような）検波特
性が得られる。
すように、計数値N2／２（（４）式）が検波中心値とし
て設定され、計数値０〜N2の範囲（（３）式）でのみ検
波が行なわれる。また、これ以外の範囲（周波数の低い
範囲と高い範囲）では、上記のようにカウンタの計数が
停止されて検波は行なわれず、所定値に一定保持された
値が検波出力として出力され、このため広い周波数範囲
に渡って単調な（例えば、単調減少するような）検波特
性が得られる。
次に、ラッチ回路19からの出力データD2はデータ比較回
路31の一方に入力される。比較回路31の他方にはデータ
処理回路30からの出力データD4が入力される。データ処
理回路30にはｎビットのカウンタ21のクロック入力Ｃに
入力される端子400からのクロックCPを計数して得られ
るｎビットの計数データD3が入力される。データ処理回
路30は、端子300からのモード指定信号Ｍに基づいて、
カウンタ21からのｎビットの計数データD3を適宜処理し
てｎビットのデータD4として比較回路31に出力する。ま
たそのデータD4の最上位ビット出力PXOをパルス生成回
路22に出力する。このデータ処理回路30からの出力D4
は、上記データラッチ回路19にて検波されたデータD2の
値（Nx）を後述のパルス幅変調信号PWのパルス幅の値
（Tx）に変換するために用いられる。また、上記出力PX
Oは、後述するように、このパルス幅変調信号PW変調度
を可変するために用いられる。すなわち、比較回路31に
おいて、ｎビットのデータD2とD4が各ビットごとに比較
されて、両方のデータの値が一致したときに一致パルス
POが出力される。この一致パルスPOは、変調信号として
パルス幅変調回路32に入力される。パルス生成回路22は
データ処理回路30からの出力PXOよりパルス幅変調のキ
ャリア信号PCを生成する。パルス幅変調回路32におい
て、比較回路31からの一致パルス（変調信号）POに応じ
て、パルス生成回路22からの出力（キャリア信号）PCが
パルス幅変調され、その出力であるパルス幅変調信号PW
は低域フィルタ20にて復調され、そのパルス幅に応じた
誤差信号Ｅが端子200に出力される。ここで、回路10か
らの出力信号Ｃの検波中心周波数をfC,クロックCPXの周
波数をfCPXとすれば、デコーダ16,17のN1,N2,及びデー
タラッチ回路19とカウンタ21のビット数ｎは、次のよう
に定められる。
路31の一方に入力される。比較回路31の他方にはデータ
処理回路30からの出力データD4が入力される。データ処
理回路30にはｎビットのカウンタ21のクロック入力Ｃに
入力される端子400からのクロックCPを計数して得られ
るｎビットの計数データD3が入力される。データ処理回
路30は、端子300からのモード指定信号Ｍに基づいて、
カウンタ21からのｎビットの計数データD3を適宜処理し
てｎビットのデータD4として比較回路31に出力する。ま
たそのデータD4の最上位ビット出力PXOをパルス生成回
路22に出力する。このデータ処理回路30からの出力D4
は、上記データラッチ回路19にて検波されたデータD2の
値（Nx）を後述のパルス幅変調信号PWのパルス幅の値
（Tx）に変換するために用いられる。また、上記出力PX
Oは、後述するように、このパルス幅変調信号PW変調度
を可変するために用いられる。すなわち、比較回路31に
おいて、ｎビットのデータD2とD4が各ビットごとに比較
されて、両方のデータの値が一致したときに一致パルス
POが出力される。この一致パルスPOは、変調信号として
パルス幅変調回路32に入力される。パルス生成回路22は
データ処理回路30からの出力PXOよりパルス幅変調のキ
ャリア信号PCを生成する。パルス幅変調回路32におい
て、比較回路31からの一致パルス（変調信号）POに応じ
て、パルス生成回路22からの出力（キャリア信号）PCが
パルス幅変調され、その出力であるパルス幅変調信号PW
は低域フィルタ20にて復調され、そのパルス幅に応じた
誤差信号Ｅが端子200に出力される。ここで、回路10か
らの出力信号Ｃの検波中心周波数をfC,クロックCPXの周
波数をfCPXとすれば、デコーダ16,17のN1,N2,及びデー
タラッチ回路19とカウンタ21のビット数ｎは、次のよう
に定められる。
fCPX／fC＝N1＋2n-1 …（１） N2＝2n …（２） また、ラッチ回路19からの出力データD2の値Nxは、信号
Ｃの周波数の変化に応じた値であり、次式の範囲で与え
られる。
Ｃの周波数の変化に応じた値であり、次式の範囲で与え
られる。
０≦Nx＜2n …（３） 特に、（１）式で定まる信号Ｃの中心周波数fCにおいて Nx＝2n-1 …（４） である。
この第２図の検波回路のデータラッチ回路19のデータD2
の出力までの検波感度（入力信号Ａの周波数変化に対す
るデータD2の変化）K0は、分周回路10における分周比を
Ｎとすると、次式で与えられる。
の出力までの検波感度（入力信号Ａの周波数変化に対す
るデータD2の変化）K0は、分周回路10における分周比を
Ｎとすると、次式で与えられる。
ところで、データラッチ回路19までのプロセスのほとん
どを共通にして周波数の異なる種々の入力信号を検波で
きるようにするためには、（１）式よりfCPX／fCが一定
になるようにすれば良く、分周回路10はその役割を果
す。
どを共通にして周波数の異なる種々の入力信号を検波で
きるようにするためには、（１）式よりfCPX／fCが一定
になるようにすれば良く、分周回路10はその役割を果
す。
即わち、前述したように、モータ３を回転数Ｒで回転さ
せるモードM1における分周回路10の分周比は１（Ｎ＝
１）で信号Ｃの周波数fCは入力信号Ａの周波数に等し
く、これに対し、モータ３を2Rで回転させるモードM2で
は入力信号Ａの周波数は２倍になるが、分周回路10にて
１／２に分周（Ｎ＝２）されるため信号Ｃの周波数fCは
モードM1の場合と同じになり、同様に、モータ３を4Rで
回転させるモードM3では入力信号Ａの周波数は４倍にな
るが、分周回路10にて１／４に分周（Ｎ＝４）されるた
め信号Ｃの周波数fCはモードM1の場合と同じになる。即
わち、これら各モードで信号Ｃの周波数fCは一定となる
から、fCPX／fCも一定となり、従って、ラッチ回路19ま
でのプロセスの大半をモードに応じて切換える必要もな
く共通に使用することができ、回路系を簡易化すること
ができる。
せるモードM1における分周回路10の分周比は１（Ｎ＝
１）で信号Ｃの周波数fCは入力信号Ａの周波数に等し
く、これに対し、モータ３を2Rで回転させるモードM2で
は入力信号Ａの周波数は２倍になるが、分周回路10にて
１／２に分周（Ｎ＝２）されるため信号Ｃの周波数fCは
モードM1の場合と同じになり、同様に、モータ３を4Rで
回転させるモードM3では入力信号Ａの周波数は４倍にな
るが、分周回路10にて１／４に分周（Ｎ＝４）されるた
め信号Ｃの周波数fCはモードM1の場合と同じになる。即
わち、これら各モードで信号Ｃの周波数fCは一定となる
から、fCPX／fCも一定となり、従って、ラッチ回路19ま
でのプロセスの大半をモードに応じて切換える必要もな
く共通に使用することができ、回路系を簡易化すること
ができる。
しかし、その反面、（５）式から明らかなように、検波
感度K0は分周回路10での分周比Ｎに逆比例するため、fC
を一定にしても、K0は一定にならず、モードM1における
検波感度に対し、モードM2では１／２に、モードM3では
１／４に変化してしまうことが明らかである。
感度K0は分周回路10での分周比Ｎに逆比例するため、fC
を一定にしても、K0は一定にならず、モードM1における
検波感度に対し、モードM2では１／２に、モードM3では
１／４に変化してしまうことが明らかである。
本発明は、上記の不具合をなくすために、ラッチ回路19
からの出力データD2に応じてパルス幅変調して出力する
に際し、その変調度をＷとすると、後述の（19）式に示
すように、全体の検波感度がＷ／Ｎに比例するようにな
ることから、その変調度Ｗを上記分周比と共に上記の各
モードで変えて検波感度を一定にするものであり、第４
図，第５図，第６図の波形図を用いてその動作を説明す
る。
からの出力データD2に応じてパルス幅変調して出力する
に際し、その変調度をＷとすると、後述の（19）式に示
すように、全体の検波感度がＷ／Ｎに比例するようにな
ることから、その変調度Ｗを上記分周比と共に上記の各
モードで変えて検波感度を一定にするものであり、第４
図，第５図，第６図の波形図を用いてその動作を説明す
る。
第４図〜第６図は、各モードにおいてデータ処理回路3
0,パルス生成回路22で生成ないし入出力される信号の波
形、タイミングを示し、第４図はモードM1,第５図はモ
ードM2,第６図はモードM3の場合を示す。これら各図に
並記したQ1〜Qnはデータ処理回路30から出力されるｎビ
ットのデータD4を示し、Q1はその最下位ビットをQnは最
上位ビットを示す。また、図面右側に並記したP1〜Pnは
カウンタ21から出力されるｎビットの計数データD3を示
し、P1はその最下位ビットをPnは最上位ビットを示す。
なお、同図はｎ＝５の場合を示しており、また以下の動
作説明をわかり易くするためにラッチ回路19からの出力
データD2の値Nxをその検波中心値に等しくNx＝16（即ち
２進表示で最下位ビットから00001）とした場合を示し
ている。
0,パルス生成回路22で生成ないし入出力される信号の波
形、タイミングを示し、第４図はモードM1,第５図はモ
ードM2,第６図はモードM3の場合を示す。これら各図に
並記したQ1〜Qnはデータ処理回路30から出力されるｎビ
ットのデータD4を示し、Q1はその最下位ビットをQnは最
上位ビットを示す。また、図面右側に並記したP1〜Pnは
カウンタ21から出力されるｎビットの計数データD3を示
し、P1はその最下位ビットをPnは最上位ビットを示す。
なお、同図はｎ＝５の場合を示しており、また以下の動
作説明をわかり易くするためにラッチ回路19からの出力
データD2の値Nxをその検波中心値に等しくNx＝16（即ち
２進表示で最下位ビットから00001）とした場合を示し
ている。
まず第４図のモードM1では、データ処理回路30にてその
出力データD4がカウンタ21からの出力データD3とビット
毎にすべて等しくなるように、即ちQ1＝P1,Q2＝P2,…,Q
n＝Pnとなるように処理され、データ処理回路30からはP
1〜Pn（データD3）とまったく同じ信号の出力Q1〜Qn
（データD4）が得られ、またその最上位ビットの出力Qn
はPXOとして出力され従って、PXOはPnと等しく（PXO＝P
n）なる。このモードM1におけるPXOの周波数f0,周期T0
は、クロックCPの周波数をfCPとすれば、次式で与えら
れる。
出力データD4がカウンタ21からの出力データD3とビット
毎にすべて等しくなるように、即ちQ1＝P1,Q2＝P2,…,Q
n＝Pnとなるように処理され、データ処理回路30からはP
1〜Pn（データD3）とまったく同じ信号の出力Q1〜Qn
（データD4）が得られ、またその最上位ビットの出力Qn
はPXOとして出力され従って、PXOはPnと等しく（PXO＝P
n）なる。このモードM1におけるPXOの周波数f0,周期T0
は、クロックCPの周波数をfCPとすれば、次式で与えら
れる。
f0＝１／T0＝fCP／2n …（６） 一方、一致パルスPOは、データ処理回路30からの出力デ
ータD4の値がラッチ回路19からの出力データD2の値Nxと
一致したときに出力されるため、データD4の値が零（即
ち、カウンタ21の計数値が零でデータD3の値が零）に対
応する上記PXOの立下りエッジより一致パルスPOが出力
されるまでの時間Tx（第４図のTx）は次式で与えられ
る。
ータD4の値がラッチ回路19からの出力データD2の値Nxと
一致したときに出力されるため、データD4の値が零（即
ち、カウンタ21の計数値が零でデータD3の値が零）に対
応する上記PXOの立下りエッジより一致パルスPOが出力
されるまでの時間Tx（第４図のTx）は次式で与えられ
る。
Tx＝Nx／fCP …（７） また、（３），（６），（７）式よりTxの変化範囲は、 Ｏ≦Tx＜T0 …（８） で与えられる。特に入力信号Ａの中心周波数におけるTx
は、（４），（６），（７）式より次式で与えられる。
は、（４），（６），（７）式より次式で与えられる。
Tx＝T0／２ …（９） 第４図はｎ＝5,Nx＝16で上記（９）式が成立していて、
入力信号Ａの周波数が頂度検波中心周波数に等しい場合
を示している。
入力信号Ａの周波数が頂度検波中心周波数に等しい場合
を示している。
この第４図のモードM1において、同図に示すようにキャ
リア信号PCは、データ処理回路30からの出力PXO（同図
のQn）の立下りエッジより生成されて出力される。パル
ス幅変調回路32において、同図PWに示すように、パルス
生成回路22からのキャリア信号PCによってセットされて
その出力PWは“H"となり、データ比較回路31からの一致
パルスPOによってリセットされその出力PWは“L"とな
る。即ち、キャリア信号PCはそのパルス幅がTxに等しく
なるようにパルス幅変調され、そのパルス幅の変化代は
前記（８）式よりT0であり、キャリア信号PCの周期T0に
等しいことから、その変調度Ｗは100％（Ｗ＝１）であ
る。しかも（９）式より入力信号Ａの中心周波数（検波
中心）において出力PWのデューティ比は１／２になる。
リア信号PCは、データ処理回路30からの出力PXO（同図
のQn）の立下りエッジより生成されて出力される。パル
ス幅変調回路32において、同図PWに示すように、パルス
生成回路22からのキャリア信号PCによってセットされて
その出力PWは“H"となり、データ比較回路31からの一致
パルスPOによってリセットされその出力PWは“L"とな
る。即ち、キャリア信号PCはそのパルス幅がTxに等しく
なるようにパルス幅変調され、そのパルス幅の変化代は
前記（８）式よりT0であり、キャリア信号PCの周期T0に
等しいことから、その変調度Ｗは100％（Ｗ＝１）であ
る。しかも（９）式より入力信号Ａの中心周波数（検波
中心）において出力PWのデューティ比は１／２になる。
次に、第５図のモードM2では、データ処理回路30にてそ
の出力データD4がカウンタ21からの出力データD3と最上
位ビットを除く（ｎ−１）ビットのすべてが等しくなる
ように、即ちQ1＝P1,Q2＝P2,…,Qn−１＝Pn−１となる
ように、また最上位ビットQnについては、（ｎ−１）ビ
ットの目の信号Pn−１を反転した信号 に差し換えるように 処理される。したがってこの場合にデータ処理回路30か
ら出力されるPXOは上記Pn−１の反転信号に等しく なる。このモードM2におけるPXOの周波数f1,周期T1は先
の（６）式の信号Pnの周期T0を用いて次式で与えられ
る。
の出力データD4がカウンタ21からの出力データD3と最上
位ビットを除く（ｎ−１）ビットのすべてが等しくなる
ように、即ちQ1＝P1,Q2＝P2,…,Qn−１＝Pn−１となる
ように、また最上位ビットQnについては、（ｎ−１）ビ
ットの目の信号Pn−１を反転した信号 に差し換えるように 処理される。したがってこの場合にデータ処理回路30か
ら出力されるPXOは上記Pn−１の反転信号に等しく なる。このモードM2におけるPXOの周波数f1,周期T1は先
の（６）式の信号Pnの周期T0を用いて次式で与えられ
る。
f1＝１／T1＝２／T0 …（10） 一方、データ処理回路30からの上記出力Q1〜Qn（データ
D4）はラッチ回路19からの出力データD2とビット毎に比
較されるが、第５図に一例として示すようにNx＝16の場
合のデータD2（00001）に対しデータ処理回路30からの
データD4が同じ値（00001）になるケースが上記周期T0
の間に２度，周期T0／２の間に１度生ずることになり、
このため比較回路31からは先の第４図のモードM1の場合
の１／２の周期（T0／２）で一致パルスPOが出力される
ことになる。
D4）はラッチ回路19からの出力データD2とビット毎に比
較されるが、第５図に一例として示すようにNx＝16の場
合のデータD2（00001）に対しデータ処理回路30からの
データD4が同じ値（00001）になるケースが上記周期T0
の間に２度，周期T0／２の間に１度生ずることになり、
このため比較回路31からは先の第４図のモードM1の場合
の１／２の周期（T0／２）で一致パルスPOが出力される
ことになる。
一方、パルス生成回路22からのキャリア信号PCはデータ
処理回路30からの出力PXOの立下りエッジより生成され
るから、その周波数f1周期T1は前記（10）式で与えら
れ、第４図のモードM1の場合の１／２の周期（T1＝T0／
２）となる。前記同様にパルス幅変調回路32においてパ
ルス生成回路22からのキャリア信号PCによってセットさ
れてその出力PWは“H"となり、比較回路31からの一致パ
ルスPOによってリセットされその出力PWは“L"となる。
このパルス幅変調信号PWのパルス幅Tx（第５図のTx）
は、データD2の値Nxを用いて次式で与えられる。
処理回路30からの出力PXOの立下りエッジより生成され
るから、その周波数f1周期T1は前記（10）式で与えら
れ、第４図のモードM1の場合の１／２の周期（T1＝T0／
２）となる。前記同様にパルス幅変調回路32においてパ
ルス生成回路22からのキャリア信号PCによってセットさ
れてその出力PWは“H"となり、比較回路31からの一致パ
ルスPOによってリセットされその出力PWは“L"となる。
このパルス幅変調信号PWのパルス幅Tx（第５図のTx）
は、データD2の値Nxを用いて次式で与えられる。
上式（11）の第２の項T0／４は、式（７）で与えられる
モードM1の場合のパルス幅Txからの差し引き分を意味し
ており、第４図と第５図を比較すると明らかなように、
この差し引き分T0／４はデータ処理回路30での処理によ
って、具体的には とするデータの反転処理によって得られる。これによっ
て、後述するように、出力PWが入力信号Ａの中心周波数
でデューティ比１／２となる効果が得られる。このモー
ドM2の場合のパルス幅Txの変化範囲は次式で与えられ
る。
モードM1の場合のパルス幅Txからの差し引き分を意味し
ており、第４図と第５図を比較すると明らかなように、
この差し引き分T0／４はデータ処理回路30での処理によ
って、具体的には とするデータの反転処理によって得られる。これによっ
て、後述するように、出力PWが入力信号Ａの中心周波数
でデューティ比１／２となる効果が得られる。このモー
ドM2の場合のパルス幅Txの変化範囲は次式で与えられ
る。
０≦Tx＜T0／２ …（12） 特に入力信号Ａの中心周波数におけるTxは、 Tx＝T0／４ …（13） で与えられる。
上記（11）式と（７）式よりデータD2の変化量，即ちそ
の値Nxの変化量に対するパルス幅Txの変化量は次式に示
すように一定であって、その値はモードM1の場合と同じ
である。
の値Nxの変化量に対するパルス幅Txの変化量は次式に示
すように一定であって、その値はモードM1の場合と同じ
である。
しかし、キャリア信号PCの周期はモードM1の場合の１／
２となることから、パルス幅変調信号PWの変調度Ｗは20
0％（Ｗ＝２）となり、しかも（13）式より入力信号Ａ
の中心周波数（検波中心）において信号PWのデューティ
比は１／２となる。
２となることから、パルス幅変調信号PWの変調度Ｗは20
0％（Ｗ＝２）となり、しかも（13）式より入力信号Ａ
の中心周波数（検波中心）において信号PWのデューティ
比は１／２となる。
次に、第６図のモードM3では、データ処理回路30にてそ
の出力データD4がカウンタ21からの出力データD3と最上
位ビット及びその一つ前のビットを除く（ｎ−２）ビッ
トのすべてが等しくなるように、即ちQ1＝P1,Q2＝P2,
…,Qn−２＝Pn−２となるように、また残りのビットQn
−１については（ｎ−２）ビット目の信号Pn−２で差し
換え（Qn−１＝Pn−２），最上位ビットQnについては信
号Pn−２を反転した信号 で差し換え るように処理される。この場合のデータ処理回路30から
の出力PXOは上記信号 に等しく なり、この信号PXO（従ってパルス生成回路22からのキ
ャリア信号PC）の周波数f2,周期T2は次式で与えられ
る。
の出力データD4がカウンタ21からの出力データD3と最上
位ビット及びその一つ前のビットを除く（ｎ−２）ビッ
トのすべてが等しくなるように、即ちQ1＝P1,Q2＝P2,
…,Qn−２＝Pn−２となるように、また残りのビットQn
−１については（ｎ−２）ビット目の信号Pn−２で差し
換え（Qn−１＝Pn−２），最上位ビットQnについては信
号Pn−２を反転した信号 で差し換え るように処理される。この場合のデータ処理回路30から
の出力PXOは上記信号 に等しく なり、この信号PXO（従ってパルス生成回路22からのキ
ャリア信号PC）の周波数f2,周期T2は次式で与えられ
る。
f2＝１／T2＝４／T0 …（15） また、第６図に一例として示すようにNx＝16の場合のデ
ータD2（00001）に対しデータ処理回路30からのデータD
4が同じ値（00001）になるケースが周期T0の間に４度，
周期T0／４の間に１度生ずることになり、このためデー
タ比較回路31からは第４図のモードM1の場合の１／４の
周期（T0／４）で一致パルスPOが出力されることにな
る。従って、このモードM3においてパルス幅変調回路32
から出力されるパルス幅変調信号PWのパルス幅Tx（第６
図のTx）と、そのTxの変化範囲は前記と同様にして次式
で与えられる。
ータD2（00001）に対しデータ処理回路30からのデータD
4が同じ値（00001）になるケースが周期T0の間に４度，
周期T0／４の間に１度生ずることになり、このためデー
タ比較回路31からは第４図のモードM1の場合の１／４の
周期（T0／４）で一致パルスPOが出力されることにな
る。従って、このモードM3においてパルス幅変調回路32
から出力されるパルス幅変調信号PWのパルス幅Tx（第６
図のTx）と、そのTxの変化範囲は前記と同様にして次式
で与えられる。
０≦Tx＜T0／４ …（17） 特に入力信号Ａの中心周波数におけるTxは Tx＝T0／８ …（18） で与えられる。なお、上記（16）式第２項の差し引き分
3T0／８は前記同様にデータ処理回路30での処理（即
ち、データの反転とデータの差し換え処理）によって得
られる。これらのことから、モードM3におけるパルス幅
変調信号PWの変調度ＷはモードM1の場合の４倍の400％
（Ｗ＝４）となり、また入力信号Ａの中心周波数（検波
中心）においてデューティ比は１／２となる。
3T0／８は前記同様にデータ処理回路30での処理（即
ち、データの反転とデータの差し換え処理）によって得
られる。これらのことから、モードM3におけるパルス幅
変調信号PWの変調度ＷはモードM1の場合の４倍の400％
（Ｗ＝４）となり、また入力信号Ａの中心周波数（検波
中心）においてデューティ比は１／２となる。
以上のことから、第２図の出力端子200までの検波感度
Ｋ（入力信号Ａの周波数変化に対する誤差信号Ｅの変
化）は、パルス幅変調信号PWの振幅値をV0,変調度をＷ
とすると、前記（５）式のK0を用いて次式で与えられ
る。
Ｋ（入力信号Ａの周波数変化に対する誤差信号Ｅの変
化）は、パルス幅変調信号PWの振幅値をV0,変調度をＷ
とすると、前記（５）式のK0を用いて次式で与えられ
る。
Ｋ＝K0×V0×Ｗ …（19） 上述したように、モードM1では変調度100％でＷ＝１で
あるのに対し、モードM2ではK0は１／２になるが変調度
200％でＷ＝２となるため全体の検波感度ＫはモードM1
のそれと同じになり、またモードM3ではK0は１／４にな
るが変調度400％でＷ＝４となるため全体の検波感度Ｋ
はやはりモードM1の場合と同じになる。またこれら各モ
ードにおいて、入力信号の中心周波数においてその出力
PWが常にデューティ比が１／２になるように自動的に設
定されるため、モードが変っても不要のDCオフセットが
発生することもなく、各モードにおいて格別な調整を必
要とせずに検波感度を一定に、従ってループゲインを一
定にできることから、常に最良の状態で安定した制御を
行なわせることができる。
あるのに対し、モードM2ではK0は１／２になるが変調度
200％でＷ＝２となるため全体の検波感度ＫはモードM1
のそれと同じになり、またモードM3ではK0は１／４にな
るが変調度400％でＷ＝４となるため全体の検波感度Ｋ
はやはりモードM1の場合と同じになる。またこれら各モ
ードにおいて、入力信号の中心周波数においてその出力
PWが常にデューティ比が１／２になるように自動的に設
定されるため、モードが変っても不要のDCオフセットが
発生することもなく、各モードにおいて格別な調整を必
要とせずに検波感度を一定に、従ってループゲインを一
定にできることから、常に最良の状態で安定した制御を
行なわせることができる。
次に本発明に係わるデータ処理回路30の一実施例を第７
図に示す。同図で320はモード指定信号Ｍの入力端子
で、301はモード識別回路である。モード指定信号Ｍ
は、３値を有し、モードM1は低レベル“L",モードM2は
ミドルレベル“M",モードM3は高レベル“H"というよう
にレベル割り当てされており、モード識別回路301にて
これらレベルが識別されて、モードM1では出力S1だけが
“H"となりそれ以外の出力S2,S3は“L"となり、モードM
2では出力S2だけが“H"で他のS1,S3は“L"となり、モー
ドM3では出力S3だけが“H"で他のS1,S2は“L"となる。3
30は第２図のカウンタ21からの計数出力P1,P2,…,Pn
（データD3）が入力される端子である。350はQ1,Q2,…,
Qn（データD4）の出力端子であり、このデータD4はデー
タ比較回路31に入力される。またデータD4の最上位ビッ
トQnは信号PXOとして出力端子340を介してパルス生成回
路22に入力される。302,303はインバータ、304〜309はA
NDゲート、310,311はORゲートである。データD3のうち
下位（ｎ−２）ビットまでは何ら処理されずに、即ちQ1
＝P1,Q2＝P2,…,Qn−２＝Pn−２としてそのまま出力さ
れる。上位ビットQn−１とQnはそれぞれゲート311と310
から出力され、まずモードM1ではモード識別回路301か
らの出力S1だけが“H"になることからゲート304と307が
開き、従ってゲート310からの出力QnはQn＝Pn（＝PXO）
となり、ゲート311からの出力Qn−１はQn−１＝Pn−１
となる。モードM2ではモード識別回路301からの出力S2
だけが“H"になるため、ゲート305と308が開き、従って
ゲート310からはPn−１をインバータ302で反転した信号 が出力され、ゲート311からはPn−１が出力され、 （＝PXO）,Qn−１＝Pn−１となる。またモードM3ではモ
ード識別回路301からの出力S3だけが“H"となるため、
ゲート306と309が開き、従ってゲート310からはPn−２
をインバータ303で反転した信号 が出力され、ゲート311からはPn−２が出力され、 （＝PXO）,Qn−１＝Pn−２となる。
図に示す。同図で320はモード指定信号Ｍの入力端子
で、301はモード識別回路である。モード指定信号Ｍ
は、３値を有し、モードM1は低レベル“L",モードM2は
ミドルレベル“M",モードM3は高レベル“H"というよう
にレベル割り当てされており、モード識別回路301にて
これらレベルが識別されて、モードM1では出力S1だけが
“H"となりそれ以外の出力S2,S3は“L"となり、モードM
2では出力S2だけが“H"で他のS1,S3は“L"となり、モー
ドM3では出力S3だけが“H"で他のS1,S2は“L"となる。3
30は第２図のカウンタ21からの計数出力P1,P2,…,Pn
（データD3）が入力される端子である。350はQ1,Q2,…,
Qn（データD4）の出力端子であり、このデータD4はデー
タ比較回路31に入力される。またデータD4の最上位ビッ
トQnは信号PXOとして出力端子340を介してパルス生成回
路22に入力される。302,303はインバータ、304〜309はA
NDゲート、310,311はORゲートである。データD3のうち
下位（ｎ−２）ビットまでは何ら処理されずに、即ちQ1
＝P1,Q2＝P2,…,Qn−２＝Pn−２としてそのまま出力さ
れる。上位ビットQn−１とQnはそれぞれゲート311と310
から出力され、まずモードM1ではモード識別回路301か
らの出力S1だけが“H"になることからゲート304と307が
開き、従ってゲート310からの出力QnはQn＝Pn（＝PXO）
となり、ゲート311からの出力Qn−１はQn−１＝Pn−１
となる。モードM2ではモード識別回路301からの出力S2
だけが“H"になるため、ゲート305と308が開き、従って
ゲート310からはPn−１をインバータ302で反転した信号 が出力され、ゲート311からはPn−１が出力され、 （＝PXO）,Qn−１＝Pn−１となる。またモードM3ではモ
ード識別回路301からの出力S3だけが“H"となるため、
ゲート306と309が開き、従ってゲート310からはPn−２
をインバータ303で反転した信号 が出力され、ゲート311からはPn−２が出力され、 （＝PXO）,Qn−１＝Pn−２となる。
以上の各モードでの出力は前記第４図〜第６図に対応し
ていることはいうまでもない。なお、以上第４図〜第６
図で述べたパルス幅変調回路32においてパルス幅変調信
号PWが出力されるのは、前記（８）式（モードM1），
（12）式（モードM2），（17）式（モードM3）に記した
Txの変化範囲においてラッチ回路11からのサンプリング
パルスSP1がパルス幅変調回路32に入力された場合に限
り、それ以外の上記Txの上限を越える範囲においてサン
プリングパルスSP1が入力された場合（即ち入力信号Ａ
の周波数が検波中心より低くなった場合）には、パルス
幅変調回路32に入力されるデコーダ16,17からの出力に
よってそれが識別され、パルス幅変調回路32からは“H"
が出力される。また上記Txの下限を越える範囲において
サンプリングパルスSP1が入力された場合（即ち、入力
信号Ａの周波数が検波中心より高くなった場合）には、
上記同様デコーダ16,17からの出力によってそれが識別
されて、パルス幅変調回路32からは“L"が出力される。
上記の如くTxの上限，下限を越えたか否かはデコーダ1
6,17からの出力によって識別されるが、Txの上限値、下
限値は前記（８），（12），（17）式に示すように各モ
ードで異なるため、モード指定信号Ｍがデコーダ16,17
に入力されて、各モード毎に上記識別に必要なデコード
値N1,N2が設定される。
ていることはいうまでもない。なお、以上第４図〜第６
図で述べたパルス幅変調回路32においてパルス幅変調信
号PWが出力されるのは、前記（８）式（モードM1），
（12）式（モードM2），（17）式（モードM3）に記した
Txの変化範囲においてラッチ回路11からのサンプリング
パルスSP1がパルス幅変調回路32に入力された場合に限
り、それ以外の上記Txの上限を越える範囲においてサン
プリングパルスSP1が入力された場合（即ち入力信号Ａ
の周波数が検波中心より低くなった場合）には、パルス
幅変調回路32に入力されるデコーダ16,17からの出力に
よってそれが識別され、パルス幅変調回路32からは“H"
が出力される。また上記Txの下限を越える範囲において
サンプリングパルスSP1が入力された場合（即ち、入力
信号Ａの周波数が検波中心より高くなった場合）には、
上記同様デコーダ16,17からの出力によってそれが識別
されて、パルス幅変調回路32からは“L"が出力される。
上記の如くTxの上限，下限を越えたか否かはデコーダ1
6,17からの出力によって識別されるが、Txの上限値、下
限値は前記（８），（12），（17）式に示すように各モ
ードで異なるため、モード指定信号Ｍがデコーダ16,17
に入力されて、各モード毎に上記識別に必要なデコード
値N1,N2が設定される。
以上述べた周波数弁別により、この検波回路の周波数特
性は単調（減少）特性となり、過渡特性の良好な制御系
を構成できる効果も得られる。
性は単調（減少）特性となり、過渡特性の良好な制御系
を構成できる効果も得られる。
以上第２図は、周波数を弁別する検波回路の一実施例を
示したものであるが、本発明はこれに限定されるもので
はなく、この第２図のラッチ回路19はいわゆる位相比較
動作するサンプル・ホールド回路であって、そのクロッ
ク入力Ｃに入力信号Ａとは異なる他の信号Ｘより生成し
たサンプリングパルスを供給するように構成すれば、信
号Ａと信号Ｘの位相差を弁別するいわゆる位相比較回路
を構成することができ、この場合にも本発明の主旨とす
る検波感度の切換えが容易に達成できることはいうまで
もなく、また上記の検波感度を切換える各モードで、そ
れぞれの検波中心において常に同じデューティ比（50
％）のパルス幅変調信号が得られるため、その切換えに
伴なって不要のDCオフセットが生じないなど得られる効
果は同じである。また、本発明は上記した如く系のルー
プゲインを一定にする場合に限るものではなく、検波感
度を積極的に切換えてループゲインを変化させ、例えば
制御系の応答特性のみを変化させるような場合にも適用
でき、更には上記した制御系に限定されるものではな
く、信号の周波数あるいは位相を高精度に検出ないし測
定するような装置などにも適用できるものである。
示したものであるが、本発明はこれに限定されるもので
はなく、この第２図のラッチ回路19はいわゆる位相比較
動作するサンプル・ホールド回路であって、そのクロッ
ク入力Ｃに入力信号Ａとは異なる他の信号Ｘより生成し
たサンプリングパルスを供給するように構成すれば、信
号Ａと信号Ｘの位相差を弁別するいわゆる位相比較回路
を構成することができ、この場合にも本発明の主旨とす
る検波感度の切換えが容易に達成できることはいうまで
もなく、また上記の検波感度を切換える各モードで、そ
れぞれの検波中心において常に同じデューティ比（50
％）のパルス幅変調信号が得られるため、その切換えに
伴なって不要のDCオフセットが生じないなど得られる効
果は同じである。また、本発明は上記した如く系のルー
プゲインを一定にする場合に限るものではなく、検波感
度を積極的に切換えてループゲインを変化させ、例えば
制御系の応答特性のみを変化させるような場合にも適用
でき、更には上記した制御系に限定されるものではな
く、信号の周波数あるいは位相を高精度に検出ないし測
定するような装置などにも適用できるものである。
以上述べたように、本発明によれば、被弁別信号の位相
あるいは周波数の検波感度をDCオフセットを生ずること
なく容易に変えることができ、異なる制御態様におい
て、格別な調整を必要とせずに常に安定した均一な制御
性を確保でき、あるいは系の特性を目的に応じて変化さ
せることのできる装置、更には位相、周波数を高精度に
測定できる装置などを提供することができる。
あるいは周波数の検波感度をDCオフセットを生ずること
なく容易に変えることができ、異なる制御態様におい
て、格別な調整を必要とせずに常に安定した均一な制御
性を確保でき、あるいは系の特性を目的に応じて変化さ
せることのできる装置、更には位相、周波数を高精度に
測定できる装置などを提供することができる。
第１図は従来のサーボ制御装置のブロック図、第２図は
本発明による検波回路の一実施例を示すブロック図、第
３図〜第６図は第２図の動作説明のための各部の波形
図、第７図は本発明に係わるデータ処理回路の一実施例
を示すブロック図である。 10……分周回路、15,21……カウンタ、 19……データラッチ回路、30……データ処理回路、 31……データ比較回路、22……パルス生成回路、 32……パルス幅変調回路。
本発明による検波回路の一実施例を示すブロック図、第
３図〜第６図は第２図の動作説明のための各部の波形
図、第７図は本発明に係わるデータ処理回路の一実施例
を示すブロック図である。 10……分周回路、15,21……カウンタ、 19……データラッチ回路、30……データ処理回路、 31……データ比較回路、22……パルス生成回路、 32……パルス幅変調回路。
Claims (4)
- 【請求項１】モード毎に周波数の基準値が異なる少なく
とも２つのモードを有し、該基準値に対する入力信号の
周波数誤差を検出する装置において、 上記各モードで、上記入力信号の周波数の分周比Ｎを可
変にする分周手段と； 上記分周手段からの出力の周波数誤差に応じた信号を検
出する検出手段と； 上記検出手段からの出力に応答して、該周波数誤差の大
きさに応じてパルス幅が変化するパルス幅変調信号を生
成し、上記各モードで、該パルス幅変調信号の変調度Ｗ
を上記分周比に応じて可変にする変調手段と； を備えて構成されることを特徴とする検波回路。 - 【請求項２】モード毎に周波数の基準値が異なる少なく
とも２つのモードを有し、該基準値に対する入力信号の
周波数誤差を検出した出力に応答して、制御対象を制御
するように構成される装置において、 上記各モードで、上記制御対象から出力される信号の周
波数の分周比Ｎを可変にする分周手段と； 上記分周手段からの出力の周波数誤差に応じた信号を検
出する検出手段と； 上記検出手段からの出力に応答して、該周波数誤差の大
きさに応じてパルス幅が変化するパルス幅変調信号を生
成し、上記各モードで、該パルス幅変調信号の変調度Ｗ
を上記分周比に応じて可変にする変調手段と； を備え、上記分周手段から出力される信号の周波数が、
上記各モードの基準値でほぼ同じ値になるように上記分
周比Ｎの値を設定して、上記パルス幅変調信号に基づく
誤差信号に応答して、上記制御対象を制御するように構
成されることを特徴とする制御装置。 - 【請求項３】上記変調手段は、 上記変調度Ｗと上記分周比Ｎとの比（Ｗ／Ｎ）の値が、
上記各モードでほぼ一定になるように、上記変調度Ｗを
切換える手段 を備えて構成されることを特徴とする特許請求の範囲第
２項記載の制御装置。 - 【請求項４】上記変調手段は、 上記各モードの基準値に対応する検波中心において、デ
ューティ比がほぼ50％のパルス幅変調信号を出力する手
段 を備えて構成されることを特徴とする特許請求の範囲第
２項記載の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070818A JPH0666667B2 (ja) | 1984-04-11 | 1984-04-11 | 検波回路及びこれを用いた装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070818A JPH0666667B2 (ja) | 1984-04-11 | 1984-04-11 | 検波回路及びこれを用いた装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214609A JPS60214609A (ja) | 1985-10-26 |
| JPH0666667B2 true JPH0666667B2 (ja) | 1994-08-24 |
Family
ID=13442533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070818A Expired - Lifetime JPH0666667B2 (ja) | 1984-04-11 | 1984-04-11 | 検波回路及びこれを用いた装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666667B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113933601B (zh) * | 2021-09-13 | 2023-09-15 | 北京车和家信息技术有限公司 | 脉宽调制信号采集方法、装置、计算机设备及存储介质 |
-
1984
- 1984-04-11 JP JP59070818A patent/JPH0666667B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60214609A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0118783B1 (en) | Detector circuit | |
| JPH0666667B2 (ja) | 検波回路及びこれを用いた装置 | |
| KR900005075Y1 (ko) | 헤드 전환 신호 생성회로 | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| JPS6236571B2 (ja) | ||
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| KR100464387B1 (ko) | 디지탈 스핀들 모터의 회전수 제어장치 | |
| JPH0767082B2 (ja) | 分周装置 | |
| JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
| JPS601566A (ja) | 速度検出装置 | |
| JPS6355812B2 (ja) | ||
| JPS60152277A (ja) | 周波数弁別装置 | |
| JP3655798B2 (ja) | 回転位相信号生成装置 | |
| JPH06253568A (ja) | 基準信号発生装置 | |
| JPH0553026B2 (ja) | ||
| JP2807337B2 (ja) | Ｃｃｄイメージセンサの駆動回路 | |
| JPS59207410A (ja) | 磁気記録再生装置 | |
| JPS61287347A (ja) | 自動位相調整回路 | |
| JPH0793570B2 (ja) | キャプスタンサーボ装置 | |
| JPS5856101A (ja) | デジタルサ−ボ装置 | |
| JPH0756717B2 (ja) | 位相制御回路 | |
| JPH0775477B2 (ja) | 周波数弁別装置 | |
| JPH02246783A (ja) | 速度制御装置 | |
| JPH02216648A (ja) | シリンダ位相サーボ装置 | |
| JPS63209492A (ja) | 回転位相制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |