JPH02246783A - 速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は速度制御装置に関し、特に、モータ等の回転体
の回転速度制御を行なうサーボ機構に用いられる速度制
御装置に関する。

［従来の技術］ 一般にモータ等の回転体の回転速度を制御する場合、ま
ず、速度制御の対象となるモータ等の回転体の回転速度
が計測され、さらにその計測値の所定の値からのずれが
検出される。この検出信号に応答して、モータ等の回転
体の回転速度が所定の値に引き戻される。このような場
合、回転速度の計測・は回転体に取付けられたＦＧ　（
ｆ　ｒｅｑｕｅｎｃｙ　　ｇｅｎｅｒａｔｏｒ）からの
出力信号をもとに行なわれることが多い。ＦＣからの出
力信号は、回転体の回転速度に比例した周波数のパルス
信号（ＦＧパルス）であるから、ＦＧパルスの周期を計
測することによって回転体の回転速度が計測できる。一
般に、ＦＣパルスの周期計測は、ＦＧパルスのエツジ（
立上がりや立下がり）を検出し、エツジ間の時間間隔を
基準クロックパルス等を用いて計測することによって行
なわれる。さらに、この計測値は所定時間間隔毎にサン
プリングされ、所定の回転速度からのずれを示す信号（
エラー信号）に変換され回転体に与えられる。

従来、ＦＧパルスのエツジ検出にあたっては、その立上
がりまたは立下がりのみを検出する方法がとられた。し
かし、その場合、上記一連のサーボループにおいて、回
転体の回転によって得られるＦＣパルスと、回転体に与
えられるエラー信号寥との間には、上記サンプリングの
０次ホールドにより位相のずれが生じる。具体的には、
ＦＧパルスの立上がりまたは立下がり検出パルス（以下
、このパルスの周波数をキャリア周波数という。）周期
の１／２だけ、サーボループにおいて位相の遅れが生じ
る。一般に、サーボループにおける位相の遅れはサーボ
ループにおけるゲインに影響を与える。特に、サーボル
ープにおいて位相の遅れが１８０°になると発振が生じ
る。そこで、現在では、キャリア周波数を上げサーボル
ープにおける位相の遅れを緩和するためＦＧパルスの立
上がりおよび立下がりの両エツジを検出されエラー信号
が作成される。たとえば、ＶＴＲ（ビデオテープレコー
ダ）におけるキャプスタンの回転速度制御のためのサー
ボ機構に用いられる速度制御装置もその一例である。

第５図は現在、ＶＴＲの磁気テープを送るキャプスタン
の回転速度制御に用いられているサーボ機構の一例を示
す概略ブロック図である。図を参照して、このサーボ機
構は、キャプスタン（図示せず）を駆動させるモータ１
と、速度制御装置５０とから構成される。速度制御装置
５０は、モータ１の回転周波数に比例した周波数の繰返
しパルスを発生するＦＧ２と、ＦＧ２からの出力信号を
増幅する増幅器３と、基準クロックパルスを発生する基
準クロック発生器４と、ＦＣ２からのＦＣパルスのエツ
ジ部を検出するためのタイミングパルス作成器５ｂと、
タイミングパルス作成器５ｂの出力からエラー信号を作
成する速度計測器６ｂと、速度計測器６ｂからの出力信
号を増幅する増幅器７とを含む。

第６図は速度計測器６ｂ内部の概略ブロック図である。

図を参照して、速度計測器６ｂは、タイミングパルス作
成器５ｂの出力を受けるプリセット回路６１と、基準ク
ロック発生器４からの基準クロックパルスを受ける２進
カウンタ６２と、タイミングパルス作成器５ｂからの出
力を受けるラッチ回路６３とを含む。

以下、このサーボ機構の動作について説明する。

なお、説明にあたっては第７図も参照する。第７図はエ
ラー信号が作成される過程を説明するための波形図であ
る。

まず、ＦＧ２がモータ１の回転に伴い、その回転周波数
に比例した周波数のパルス、すなわち、ＦＣパルスを発
生する。このＦＣパルスは増幅器３によって増幅された
後タイミングパルス作成器５ｂに入力される。今、モー
タ１の回転速度が所定の速度から、それよりも遅い速度
となった場合、ＦＣパルスの周波数は所定値よりも低下
し、その波形は第７図（ａ）のように変化する。

次に、タイミングパルス作成器５ｂは基準クロック発生
器４からの基準クロックパルスによって、ＦＧパルスの
立上がりおよび立下がりを検出し、検出パルス（エツジ
パルス）を発生する。したがって、第７図（ａ）のよう
な波形のＦＧパルスから得られるエツジパルスのタイム
チャートは第７図（ｂ）で示されるものとなる。

次に、速度計測器６ｂ内のプリセット回路６１は、タイ
ミングパルス作成器５ｂからのエツジパルスを成る一定
時間Ｔｉだけ遅延し出力する（この出力パルスをプリセ
ットパルスと呼ぶ。）。したがって、第７図（ｂ）で示
されるエツジパルスから得・られるプリセットパルスの
タイムチャートは第７図（Ｃ）示されるものとなる。

次に、２進カウンタ６２は、ブリセットパルスが入力さ
れるごとにそのカウント値をリセットしながら、入力さ
れる基準クロックパルスの数をカウントする。ここで、
基準クロック発生器４からの基準クロックパルスの周波
数は、ＦＧパルスの周波数に対し十分大きい一定値であ
る。したがって、プリセットパルスのパルス間隔、すな
わち、ＦＧパルスの立下がりおよび立上がり間に入力さ
れる基準クロックパルス数をカウントすることにより、
ＦＧパルスの周波数、すなわち、モータ１の回転速度が
計測される。２進カウンタ６２のカウント値は、プリセ
ットパルスが入力されるまでの間、それがカウンタ容量
を越えるまで直線的に増加する。したがって、第７図（
Ｃ）で示されるプリセットパルスが入力された場合には
２進カウンタ６２のカウント値は第７図（ｄ）で示され
るように変化する。

ラッチ回路６３は、エツジパルスに同期して、２進カウ
ンタ６２のカウント値をサンプリングするとともに、そ
の結果得られたデータ（速度検出値）を次のサンプリン
グが行なわれるまで保持する。したがって、カウンタ６
２のカウント値が第７図（ｄ）のような変化をする場合
、これより得られる速度検出値は第６図（ｅ）のような
変化を示す。図かられかるように、モータ１の回転速度
が遅くなり、ＦＧパルスの周期が長くなると、サンプリ
ングされるカウント値、すなわち、速度検出値は高くな
る（但し、ラッチ回路６３は次のサンプリングが行なわ
れるまで前回の速度検出値を保持するため、モータ１の
回転速度の変化点と、速度検出値のレベル変化点とは完
全には一致しない、すなわち、サンプリングの０次ホー
ルドによりサーボループにおいて位相のずれが生じる。

しかし、この位相のずれは立上がりまたは立下がりのみ
を検出する場合に比べ小さい。）。ラッチ回路６３は保
持している速度検出値をそのレベルに対応したエラー信
号に変換し、増幅器７に出力する。増幅器７によって増
幅されたエラー信号はモータトの回転速度を本来の速度
に引き戻す。具体的には、モータ１の回転速度はエラー
信号のレベルに対応した変化をする。すなわち、モータ
１の回転速度が低下すると、これにフィードバックされ
るエラー信号のレベルが上昇し、その回転速度は上昇す
る。逆に、モータ１の回転速度が上昇するとこれにフィ
ードバックされるエラー信号のレベルが低下し、モータ
１の回転速度は下降する。

以上のような動作が繰返されることにより、モータ１の
回転速度は一定の所定速度に保持され、その結果、モー
タ１によって駆動されるキャプスタンの回転速度も一定
の所定速度に保持される。このようなキャプスタンの回
転速度制御によって、ＶＴＲの磁気テープの送り速度は
、一定の所定速度制御される。

［発明が解決しようとする課題］ 以上のように、現在の速度制御装置においては、ＦＧパ
ルスの立上がりおよび立下がりの両エツジが検出され、
ＦＣパルスの周期が計測される。このような方法を用い
ることによりサーボループにおける位相のずれの問題は
かなり解消されたが、以下のような問題が新たに生じた
。

先に述べたように、回転体の回転速度はＦＧパルスの１
周期間の時間間隔によって決定される。

したがって、ＦＧパルスの１周期間の時間間隔に変動が
なければエラー信号のレベルも変動すべきでないし、１
周期間においてもエラー信号のレベルは一定でなければ
なへない。一方、ＦＧパルスの１周期間において、ＦＧ
パルスのレベルが″Ｈ＃レベルである期間の“ｖレベル
である期間に対する比、すなわち、デユーティ比は必ず
しも５０％という理想的な値にならない。これは、その
回転速度を読取るために回転体に付与される逆極性の磁
気ばらつきによって、あるいは前記磁気を読取ることに
よって得られる正弦波がＦＣパルスに変換される際に生
じる。このような場合、次のような問題が生じる。

第８図は上記のようなＦＧパルスの一例としてデユーテ
ィ比が４０％程度の場合に、第５図で示されたサーボ機
構において得られるエラー信号およびこのエラー信号が
作成されるまでの過程を示す波形図である。なお、図は
モータ１の回転速度が一定の場合、つまり、ＦＧパルス
の周期に変化かない場合のものである。

第８図（ａ）はデユーティ比が４０％程度の場合のＦＧ
パルスの波形図である。このような波形のＦＣパルスの
立上がりおよび立下がりを検出することによって得られ
るエツジパルスおよびこのエツジパルスを成る所定期間
Ｔ　だけ遅延させるτ ことによって得られるプリセットパルスのタイムチャー
トは第８図（ｂ）および（ｃ）で示されるモノニなる。

今、ＦＧパルスのデユーティ比は４０％程度であるから
、第８図（ｃ）のようにプリセットパルスのパルス間隔
は一定ではなく、長短が繰返される。一方、２進カウン
タ６２による基準クロックパルスのカウント値はプリセ
ットパルス（ｍ８図（ｂ））によってリセットされるま
で増え続ける。

したがって、リセット直前の２進カウンタ６２のカウン
ト値は一定とならず大小が繰返される（第８図（ｄ）参
照）。このため、２進カウンタ６２のカウント値をＦＧ
パルスの立上がりおよび立下がりごとにサンプリングす
ることによって得られるエラー信号のレベルは、ＦＣパ
ルスの１周期間において一定とならず上下を繰返す（同
図（ｅ）参照）。本来、ＦＧパルスの１周期間および周
期が一定である期間におけるエラー信号のレベルは一定
であるべきであるが、デユーティ比が５０％でないため
に１周期間においてエラー信号のレベルが異なる。この
ため、たとえば、モータ１が所定の回転で回転している
、すなわち、ＦＣパルスの１周期が所定の時間間隔であ
るにもかかわらず、エラー信号のレベルが変動しモータ
１に対し誤った速度制御が行なわれてしまう。このよう
な、ＦＧパルスのデユーティ比の回転体に対する影響を
軽減するため、従来はＦＧパルスのデユーティ比に対応
して変動するキャリア周波数を周波数フィルタにて除去
していた。しかし、このような方法では、サーボループ
の周波数特性の制限を受けるためキャリア周波数成分を
じゅぶんに除去することができなかった。

本発明の目的は上記のような問題点を解決し、ＦＣパル
スのデユーティ比の影響が軽減された速度制御装置を提
供することである。

【課題を解決するための手段］ 上記のような目的を達成するために、本発明にかかる速
度制御装置は、回転体の速度制御装置であり、 回転体に関連して設けられ、回転体の回転周波数に対応
して繰返しパルスを発生するパルス発生手段と、 パルス発生手段により発生されたパルスのエツジ部を検
出して、エツジ検出信号を導出する手段と、 基準クロック発生手段と、 エツジ検出信号導出手段からのエツジ検出信号と次のエ
ツジ検出信号との間の時間間隔ごとに、基準クロック発
生手段からの発生される基準クロック数をカウントする
手段と、 このカウント手段によりカウントされた値を一記憶する
手段と、 記憶手段に記憶された、エツジ検出信号間の前の間隔１
．Ｓおける値と、カウント手段によりカウントされた、
エツジ検出信号間の現在の間隔におけるカウント値とを
平均化する手段と、 この平均化手段からの平均化出力信号をエラー信号とし
て回転体に与える手段とを備えた。

・［作用］ 以上のように、本発明にかかる速度制御装置においては
、エツジ検出信号間の前後の間隔における、カウント手
段によるカウント値が平均化される。したがって、パル
ス発生手段から発生するパルスのデユーティ比が５０％
でないために、前記パルスの１周期間に出力されるエラ
ー信号のレベルが異なる２値であった場合、これらの値
は平均化手段により平均化されるため、前記パルスの１
周期間および周期が一定である期間におけるエラー信号
のレベルの変動は従来よりもはるかに緩和される。

［実施例］ 第１図は本発明の一実施例を示す、サーボ機構の概略ブ
ロック図である。図を参照して、このサーボ機構はモー
タ１と、速度制御装置１０とから構成される。速度制御
装置１０は、ＦＧ２と、増幅器３および７と、基準クロ
ック発生器４と、タイミングパルス作成器５ａと、速度
計測器６ａと、メモリ部８と、加算部９とを含む。

モータ１の回転によりＦＧ２より出力されるＦＧパルス
は従来どおり増幅器３によって増幅され、タイミングパ
ルス作成器５ａに入力される。

次に、基準クロック発生器４からの基準クロックパルス
を受けるタイミングパルス作成器５ａおよび速度計測器
６ａが従来と同様の工程で、人力されたＦＣパルスから
速度検出値を導出する。しかし、従来と異なり、１回の
サンプリングごとに得られた速度検出値はメモリ部８に
記憶されるとともに加算部９に入力される。このとき、
メモリ部８は新しいデータの記憶に伴ないそれまで記憶
していたデータ、すなわち、前回のサンプリングによっ
て得られた前回の速度検出値を加算部９に出力する。加
算部９はメモリ部８および速度計測器６ａからの人力デ
ータ、すなわち、時間的に隣接する２つの速度検出値に
対し加算および平均化処理を行なう。さらに、加算部９
はこの結果得られたデータ（以下、これを平均化速度検
出値と呼ぶ。）をそのレベルに対応したレベルを持つエ
ラー信号に変換し、増幅器７に出力する。以後の増幅器
７およびモータ１の動作は従来と同様である。

以上のように、速度制御装置１０においては従来と異な
り、前後の速度検出値の平均値からエラー信号が作成さ
れる。その結果、ＦＣパルスのデユーティ比が５０％で
ない場合に従来の速度制御装置において生じた、ＦＣパ
ルスの１周期間および周期が一定である期間における速
度検出値のレベルの変動、すなわち、エラー信号のレベ
ル変動が軽減される。

第２図は、デユーティ比が４０％程度の場合のＦＧパル
スから得られるエラー信号のレベル変化を示す図である
。なお、図は回転体の回転速度が一定である場合のもの
である。同図（ａ）はデユーティ比が４０％程度のＦＧ
パルスの波形図の一例である。この場合、従来の速度制
御装置において得られるエラー信号のレベルはデユーテ
ィ比が５０％でないため、同図（ｂ）の破線で示される
ように、ＦＧパルスの１周期間においても上下を繰返す
。これに対し、本実施例において得られるエラー信号の
レベルは前後の速度検出値を平均化するため、同図（ｂ
）の実線で示されるようにＦＧパルス１周期間および周
期が一定である期間における上下変動が緩和されほぼ一
定となる。

したがって、従来のように、モータ１の回転速度が変化
していないにもかかわらず、モータ１に与えられるエラ
ー信号のレベルが変動しモータ１に対し誤った速度制御
が行なわれるという問題が解消される。

第３図は本実施例における速度制御装置１０の具体的構
成の一例を示す図である。

エツジ検出器１１はＦＧパルスの立上がりおよ寥び立下
がりを検出してエツジパルスを作成し、ステップ制御回
路１２に入力する。

ステップ制御回路１２はエツジパルスを異なる適当な時
間遅延させる（遅延させない場合も含む。

）ことによって、４つのトリがパルスを作成する。

第４図は、ステップ制御回路１２で作成される前記４つ
のトリガパルスのタイムチャートの一例を示す図である
。なお、図には参考のためにＦＣパルスの波形図も示し
た。図のように、トリガパルス■はエツジパルスに対す
る遅延時間が０の場合のもである。トリガパルス■、■
および■はエツジパルスに対する遅延時間を変化させる
ことによって得られるものである。

まず、トリがパルス■に同期して、基準クロック発生器
４からの基準クロックパルス数をカウントしているカウ
ンタ１３のカウント値、すなわち、速度検出値がラッチ
回路１４に保持される。この後、トリガパルス■よりも
位相の遅れたトリがパルス■に同期して、カウンタ１３
のカウント値がリセットされるとともにラッチ回路１４
の保持データとメモリ部１５の記憶データ、すなわち、
前回の速度検出値とが加算器１６に入力される。ここで
加・算器１６は入力された記憶データ、すなわち、前回
の速度検出値と入力された保持データ、すなわち、今回
（現在）の速度検出値とに対し加算平均化処理を行なう
。次に、トリガパルス■よりもさらに位相の遅れたトリ
ガパルス■に同期して、ラッチ回路１４の保持データが
メモリ部１５に転送される。よって、メモリ部１５は前
回の記憶データを加算器１６に出力した後、これに代わ
って新たなデータを記憶する。

最後に、トリガパルス■よりも位相の遅れたたトリガパ
ルス■に同期して、加算器１６における処理結果、すな
わち、平均化速度検出値がラッチ回路１７に転送される
。ラッチ回路１７は新たなデータが入力されるまで入力
された平均速度検出値を保持するとともに次段のＤ／Ａ
変換器１８に出力する。Ｄ／Ａ変換器１８はラッチ回路
１７からの出力、すなわち、平均化速度検出値をアナロ
グ信号に変換し、エラー信号として出力する。

以上のような一連の動作が繰返されることにより、前後
の速度検出値が平均化され、これがエラー信号として出
力される。

［発明の効果］ 本発明にかかる速度制御装置は以上のように構成されて
いるため次のような効果をもたらす。

モータ等の回転体の回転速度をＦＣパルスの周波数を計
測することにより検出する場合、キャリア周波数を上げ
るために両エツジ検出を行なうことによって生じるＦＧ
パルスのデユーティ比のエラー信号に対する影響を軽減
することができる。

したがって、速度制御の対象である回転体に対し、誤っ
た速度制御が行なわれにくくなる。つまり、速度制御装
置としての性能が向上される。その結果、デユーティ比
の影響を受けずにキャリア周波数を上げることが可能と
なる。

一般に、誤った速度制御が行なわれないようにするため
には、速度制御の対象である回転体の同一回転速度に対
応するＦＧパルスの周波数を上げ、短い時間間隔で基準
クロックパルス数のカウント値をサンプリングし、すな
わち、キャリア周波数を上げ、エラー信号を発生する必
要がある。しかし、この場合、ＦＣパルスの周波数を上
げるため、Ｆ　Ｇ　ｌ、：　Ｆ　Ｇパルスを発生させる
ために回転体に取付けられるセンサの数を増加させねば
ならない。

これは、モータ等の回転体のコストを上げることを意味
する。しかし、本発明にかかる速度制御装置においては
ＦＧパルスの周波数を上げずにその性能を向上すること
ができる。したがって、上記のような不利益な結果が伴
なうことく速度制御装置の性能の向上が図れる。

【図面の簡単な説明】

第１Ｆｌ！Ｊは本発明の一実施例を示す、サーボａＩ構
の概略ブロック図、第２図は本発明におけるエラー信号
のレベル変化を示す波形図、第３図は本発明の具体例を
示す図、第４図は第３図におけるステップ制御回路にて
作成されるトリガパルスのタイムチャートを示す図、第
５図は従来のサーボ機構の概略ブロック図、第６図は従
来の速度制御装置の内部構成を示す概略ブロック図、第
７図および第８図は従来の速度制御装置の動作を説明す
るための波形図である。 図において、１はモータ、２はＦＧ、３および７は増幅
器、４は基準クロック発生器、５ａおよび５ｂはタイミ
ングパルス作成器、６ａおよび６ｂは速度計ｔｉｌｌ器
、８および１０はメモリ部、９は加算部、１１はエツジ
検出器、１２はステップ制御回路、１３はカウンタ、１
４および１７はラッチ回路、１６は加算器、１８はＤ／
Ａ変換器である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 回転体の速度制御装置であって、 前記回転体に関連して設けられ、前記回転体の回転周波
   数に対応して繰返しパルスを発生するパルス発生手段と
   、 前記パルス発生手段により発生されたパルスのエッジ部
   を検出して、エッジ検出信号を導出する手段と、 基準クロック発生手段と、 前記エッジ検出信号導出手段からのエッジ検出信号と次
   のエッジ検出信号との間の時間間隔ごとに、前記基準ク
   ロック発生手段から発生される基準クロック数をカウン
   トする手段と、 前記カウント手段によりカウントされた値を記憶する手
   段と、 前記記憶手段に記憶された、エッジ検出信号間の前の間
   隔における値と、前記カウント手段によりカウントされ
   た、エッジ検出信号間の現在の間隔におけるカウント値
   とを平均化する手段と、前記平均化手段からの平均化出
   力信号をエラー信号として前記回転体に与える手段とを
   備えた、速度制御装置。