JPH0549280A - 波形整形誤差補正回路 - Google Patents
波形整形誤差補正回路Info
- Publication number
- JPH0549280A JPH0549280A JP3200791A JP20079191A JPH0549280A JP H0549280 A JPH0549280 A JP H0549280A JP 3200791 A JP3200791 A JP 3200791A JP 20079191 A JP20079191 A JP 20079191A JP H0549280 A JPH0549280 A JP H0549280A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- waveform shaping
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Databases & Information Systems (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Nonlinear Science (AREA)
- Signal Processing (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 キャプスタンサーボ回路において、ＦＧ信号
の波形整形時に生じる波形整形誤差を抑え、安定にキャ
プスタンモータを速度制御する。 【構成】 キャプスタンモータのモータ軸に取り付けら
れた周波数発電機からのＦＧ信号は増幅器及びコンパレ
ータにより波形整形され、さらに逓倍回路１６にて２倍
に逓倍される。逓倍されたＦＧ信号はＦＶカウンタ１８
に入力し、波形整形されたＦＧ信号の立上りから次の立
下りまでの時間及び立下りから次の立上りまでの時間が
計数される。カウント値は２段のラッチ回路２２，２４
に順次保持される。保持されたＮビットのカウント値は
共に加算器２６に入力され、その上位Ｎビットを出力す
ることにより両カウント値の平均が算出され、サーボ信
号としてキャプスタンモータに供給される。
の波形整形時に生じる波形整形誤差を抑え、安定にキャ
プスタンモータを速度制御する。 【構成】 キャプスタンモータのモータ軸に取り付けら
れた周波数発電機からのＦＧ信号は増幅器及びコンパレ
ータにより波形整形され、さらに逓倍回路１６にて２倍
に逓倍される。逓倍されたＦＧ信号はＦＶカウンタ１８
に入力し、波形整形されたＦＧ信号の立上りから次の立
下りまでの時間及び立下りから次の立上りまでの時間が
計数される。カウント値は２段のラッチ回路２２，２４
に順次保持される。保持されたＮビットのカウント値は
共に加算器２６に入力され、その上位Ｎビットを出力す
ることにより両カウント値の平均が算出され、サーボ信
号としてキャプスタンモータに供給される。
Description
【０００１】
【産業上の利用分野】本発明は波形整形誤差補正回路、
特にキャプスタンモータから出力されるＦＧ信号を用い
てキャプスタンモータの速度制御を行う波形整形誤差補
正回路に関する。
特にキャプスタンモータから出力されるＦＧ信号を用い
てキャプスタンモータの速度制御を行う波形整形誤差補
正回路に関する。
【０００２】
【従来の技術】従来より、ＶＴＲなどのキャプスタンモ
ータの速度制御を行うキャプスタンサーボ回路が知られ
ている。このサーボ回路においては、キャプスタンモー
タのモータ軸に周波数発電機を取り付け、この周波数発
電機からモータの回転数に応じたＦＧ信号を出力する。
そして、このＦＧ信号を波形整形し、この波形整形され
たＦＧ信号を逓倍してサーボ信号として用いるものであ
る。
ータの速度制御を行うキャプスタンサーボ回路が知られ
ている。このサーボ回路においては、キャプスタンモー
タのモータ軸に周波数発電機を取り付け、この周波数発
電機からモータの回転数に応じたＦＧ信号を出力する。
そして、このＦＧ信号を波形整形し、この波形整形され
たＦＧ信号を逓倍してサーボ信号として用いるものであ
る。
【０００３】図２にはこのような従来のキャプスタンサ
ーボ回路の構成ブロック図が示されている。図におい
て、キャプスタンモータのモータ軸に取り付けられた周
波数発電機からのＦＧ信号は増幅器１０に入力されて増
幅される。そして、増幅されたＦＧ信号はコンパレータ
１２ａの反転入力端子及びコンパレータ１２ｂの反転入
力端子に入力され、それぞれ所定の基準レベルと比較さ
れる。コンパレータ１２ａの出力はＲＳフリップフロッ
プ１４のセット端子Ｓに入力され、一方コンパレータ１
２ｂの出力はＲＳフリップフロップ１４のリセット端子
Ｒに入力される。従って、このＲＳフリップフロップ１
４からの出力は、コンパレータ１２ａ及びコンパレータ
１２ｂにて比較された所定の基準レベルを越えるレベル
をパルス幅とする矩形信号となる。
ーボ回路の構成ブロック図が示されている。図におい
て、キャプスタンモータのモータ軸に取り付けられた周
波数発電機からのＦＧ信号は増幅器１０に入力されて増
幅される。そして、増幅されたＦＧ信号はコンパレータ
１２ａの反転入力端子及びコンパレータ１２ｂの反転入
力端子に入力され、それぞれ所定の基準レベルと比較さ
れる。コンパレータ１２ａの出力はＲＳフリップフロッ
プ１４のセット端子Ｓに入力され、一方コンパレータ１
２ｂの出力はＲＳフリップフロップ１４のリセット端子
Ｒに入力される。従って、このＲＳフリップフロップ１
４からの出力は、コンパレータ１２ａ及びコンパレータ
１２ｂにて比較された所定の基準レベルを越えるレベル
をパルス幅とする矩形信号となる。
【０００４】そして、このようにして矩形化された、す
なわち波形整形されたＦＧ信号は周波数逓倍器１６にて
周波数が２倍に設定され、さらにＦＶカウンタ１８にて
波形整形されたＦＧ信号の立上りから次の立下りまでの
時間及び波形整形されたＦＧ信号の立下りから次の立上
りまでの時間が順次カウントされる。そして、このカウ
ント値でパルス幅変調器２０がパルス幅変調し、キャプ
スタンモータのサーボ信号として出力される。
なわち波形整形されたＦＧ信号は周波数逓倍器１６にて
周波数が２倍に設定され、さらにＦＶカウンタ１８にて
波形整形されたＦＧ信号の立上りから次の立下りまでの
時間及び波形整形されたＦＧ信号の立下りから次の立上
りまでの時間が順次カウントされる。そして、このカウ
ント値でパルス幅変調器２０がパルス幅変調し、キャプ
スタンモータのサーボ信号として出力される。
【０００５】
【発明が解決しようとする課題】このように、従来のキ
ャプスタンサーボ回路においては、入力ＦＧ信号を波形
整形し、それを逓倍することによりサーボ信号を得てお
り、波形整形時に波形整形誤差が少なくなるように増幅
器１０のゲインを上げたり、あるいはコンパレータ１２
ａや１２ｂの比較レベルを狭くする手法を用いてこの波
形整形誤差が増大するのを防いでいた。
ャプスタンサーボ回路においては、入力ＦＧ信号を波形
整形し、それを逓倍することによりサーボ信号を得てお
り、波形整形時に波形整形誤差が少なくなるように増幅
器１０のゲインを上げたり、あるいはコンパレータ１２
ａや１２ｂの比較レベルを狭くする手法を用いてこの波
形整形誤差が増大するのを防いでいた。
【０００６】しかしながら、このように増幅器１０のゲ
インやコンパレータ１２ａ，１２ｂの比較レベルを狭く
する手法により波形整形誤差を抑制する構成では、増幅
器やコンパレータのオフセットや歪み率などの特性ばら
つきにより波形整形誤差が左右されてしまい、均一な特
性を得ることが困難である問題があった。
インやコンパレータ１２ａ，１２ｂの比較レベルを狭く
する手法により波形整形誤差を抑制する構成では、増幅
器やコンパレータのオフセットや歪み率などの特性ばら
つきにより波形整形誤差が左右されてしまい、均一な特
性を得ることが困難である問題があった。
【０００７】本発明は上記従来技術を有する課題に鑑み
なされたものであり、その目的は増幅器やコンパレータ
出力に波形整形誤差が生じる場合であっても、この波形
整形誤差に影響されない信号を供給することが可能な波
形整形誤差補正回路を提供することにある。
なされたものであり、その目的は増幅器やコンパレータ
出力に波形整形誤差が生じる場合であっても、この波形
整形誤差に影響されない信号を供給することが可能な波
形整形誤差補正回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は波形整形された信号を逓倍する逓倍回路
と、逓倍された信号の立上りから次の立上りまでの時間
を計数するカウンタと、カウンタでのカウント値を順次
保持する２段のラッチ回路と、この２段のラッチ回路に
保持されたカウント値を加算して平均値を算出する加算
器とを有することを特徴とする。
に、本発明は波形整形された信号を逓倍する逓倍回路
と、逓倍された信号の立上りから次の立上りまでの時間
を計数するカウンタと、カウンタでのカウント値を順次
保持する２段のラッチ回路と、この２段のラッチ回路に
保持されたカウント値を加算して平均値を算出する加算
器とを有することを特徴とする。
【０００９】
【作用】このように、本発明の波形整形誤差補正回路に
おいては、２段のラッチ回路によりカウンタでのカウン
ト値を順次保持し、保持されたカウント値を加算器にて
互いに加算することにより両カウント値の平均を算出す
るものである。
おいては、２段のラッチ回路によりカウンタでのカウン
ト値を順次保持し、保持されたカウント値を加算器にて
互いに加算することにより両カウント値の平均を算出す
るものである。
【００１０】このように、カウンタでのカウント値その
ものを用いるのではなく、時系列上の２つのカウント値
を平均化して用いることにより、各カウント値に含まれ
る波形整形誤差をキャンセルしてサーボ信号を得るもの
である。
ものを用いるのではなく、時系列上の２つのカウント値
を平均化して用いることにより、各カウント値に含まれ
る波形整形誤差をキャンセルしてサーボ信号を得るもの
である。
【００１１】
【実施例】以下、図面を用いながら本発明に係る波形整
形誤差補正回路の好適な実施例をキャプスタンサーボ回
路を例にとり説明する。図１には本実施例の要部構成ブ
ロック図が示されている。本実施例の回路構成は概略図
２に示された従来回路と同様であり、キャプスタンモー
タのモータ軸に取り付けられた周波数発電機から出力さ
れたキャプスタンモータの回転数に応じたＦＧ信号が増
幅器１０に入力される。この増幅器１０にて増幅された
ＦＧ信号は２つのコンパレータ１２ａ及び１２ｂの反転
入力端子に入力される。一方、これら２つのコンパレー
タ１２ａ，１２ｂの非反転入力端子には所定の基準信号
が入力され、基準レベルと比較される。比較結果はＲＳ
フリップフロップ１４のセット端子Ｓ及びリセット端子
Ｒに入力され、基準レベルを越える部分をパルス幅に持
つ波形整形されたＦＧ信号が出力される。波形整形され
たＦＧ信号はさらに周波数逓倍器１６に入力され、その
周波数が２倍となるように逓倍され、ＦＶカウンタ１８
にて波形整形されたパルスの立上りから次の立下りまで
の時間ｔ1 、及び立下りから次の立上りまでの時間ｔ2
が計数される。
形誤差補正回路の好適な実施例をキャプスタンサーボ回
路を例にとり説明する。図１には本実施例の要部構成ブ
ロック図が示されている。本実施例の回路構成は概略図
２に示された従来回路と同様であり、キャプスタンモー
タのモータ軸に取り付けられた周波数発電機から出力さ
れたキャプスタンモータの回転数に応じたＦＧ信号が増
幅器１０に入力される。この増幅器１０にて増幅された
ＦＧ信号は２つのコンパレータ１２ａ及び１２ｂの反転
入力端子に入力される。一方、これら２つのコンパレー
タ１２ａ，１２ｂの非反転入力端子には所定の基準信号
が入力され、基準レベルと比較される。比較結果はＲＳ
フリップフロップ１４のセット端子Ｓ及びリセット端子
Ｒに入力され、基準レベルを越える部分をパルス幅に持
つ波形整形されたＦＧ信号が出力される。波形整形され
たＦＧ信号はさらに周波数逓倍器１６に入力され、その
周波数が２倍となるように逓倍され、ＦＶカウンタ１８
にて波形整形されたパルスの立上りから次の立下りまで
の時間ｔ1 、及び立下りから次の立上りまでの時間ｔ2
が計数される。
【００１２】従来においては、このＦＶカウンタ１８に
て係数されたカウント値に基づきパルス幅変調してサー
ボ信号を得ていたが、本実施例においては図１に示され
るように、このＦＶカウンタ１８でのカウント値を２段
のラッチ回路２２，２４に順次保持し、これらラッチ回
路２２，２４にて保持したカウント値を加算器２６で加
算することによりカウント値ｔ1 ，ｔ2 の平均を算出す
ることを特徴としている。
て係数されたカウント値に基づきパルス幅変調してサー
ボ信号を得ていたが、本実施例においては図１に示され
るように、このＦＶカウンタ１８でのカウント値を２段
のラッチ回路２２，２４に順次保持し、これらラッチ回
路２２，２４にて保持したカウント値を加算器２６で加
算することによりカウント値ｔ1 ，ｔ2 の平均を算出す
ることを特徴としている。
【００１３】以下、ＦＶカウンタ１８、ラッチ回路２
２，２４及び加算器２６の動作を詳細に説明する。
２，２４及び加算器２６の動作を詳細に説明する。
【００１４】周波数逓倍器１６にて逓倍されたＦＧ信号
は前述したようにＦＶカウンタ１８に入力する。一方、
このＦＶカウンタ１８には所定の基準周波数を有するク
ロック信号ＣＬＯＣＫが入力される。ＦＶカウンタ１８
は入力されたＦＧ信号により所定の値にプリセットさ
れ、次のＦＧ信号が入力されるまでクロック信号ＣＬＯ
ＣＫでカウントされる。そして、クロック信号ＣＬＯＣ
Ｋでカウントされたカウント値は次のＦＧ信号によりプ
リセットされるとともに、このＦＶカウンタ１８に接続
されたラッチ回路２２にそのカウント値を出力する。本
実施例においては、カウント値はＮビットでカウントさ
れる。そして、さらに次のＦＧ信号が入力されるまでＦ
Ｖカウンタ１８ではクロック信号ＣＬＯＣＫによりカウ
ントされ、ＦＧ信号が入力されるとこのＦＶカウンタ１
８は再びプリセットされると共にそのカウント値をラッ
チ回路２２に送る。
は前述したようにＦＶカウンタ１８に入力する。一方、
このＦＶカウンタ１８には所定の基準周波数を有するク
ロック信号ＣＬＯＣＫが入力される。ＦＶカウンタ１８
は入力されたＦＧ信号により所定の値にプリセットさ
れ、次のＦＧ信号が入力されるまでクロック信号ＣＬＯ
ＣＫでカウントされる。そして、クロック信号ＣＬＯＣ
Ｋでカウントされたカウント値は次のＦＧ信号によりプ
リセットされるとともに、このＦＶカウンタ１８に接続
されたラッチ回路２２にそのカウント値を出力する。本
実施例においては、カウント値はＮビットでカウントさ
れる。そして、さらに次のＦＧ信号が入力されるまでＦ
Ｖカウンタ１８ではクロック信号ＣＬＯＣＫによりカウ
ントされ、ＦＧ信号が入力されるとこのＦＶカウンタ１
８は再びプリセットされると共にそのカウント値をラッ
チ回路２２に送る。
【００１５】一方、ラッチ回路２２では入力ＦＧ信号が
ラッチパルスとして入力され、保持したカウント値を次
段のラッチ回路２４に送る。従って、ラッチ回路２２に
はＦＶカウンタ１８からの現在のカウント値が保持さ
れ、また、ラッチ回路２４には前回カウントされたカウ
ント値が保持されることとなる。いま、ラッチ回路２２
に保持された現在のカウント値をｔ1 、ラッチ回路２４
に保持された前回のカウント値をｔ2 とする。
ラッチパルスとして入力され、保持したカウント値を次
段のラッチ回路２４に送る。従って、ラッチ回路２２に
はＦＶカウンタ１８からの現在のカウント値が保持さ
れ、また、ラッチ回路２４には前回カウントされたカウ
ント値が保持されることとなる。いま、ラッチ回路２２
に保持された現在のカウント値をｔ1 、ラッチ回路２４
に保持された前回のカウント値をｔ2 とする。
【００１６】これらラッチ回路２２、２４の出力は加算
器２６に接続されており、ラッチパルス入力により各ラ
ッチ回路に保持されたカウント値は加算器２６に入力さ
れることとなる。加算器２６は（Ｎ＋１）ビットを有し
ており、そのうちの上位Ｎビットが図２に示されたパル
ス幅変調器２０に出力される。このようにＮビットのカ
ウント値を互いに加算し、そのうちの上位Ｎビットを出
力することにより、ラッチ回路２２及び２４に保持され
たカウント値ｔ1 及びｔ2 の平均（ｔ1 ＋ｔ2 ）／２が
出力される。従って、ｔ1 及びｔ2 に含まれていた波形
整形時の誤差は平均化されることによりキャンセルされ
る。従って、この（ｔ1 ＋ｔ2 ）／２のカウント値をパ
ルス幅変調回路２０に供給してパルス幅変調することに
より、キャプスタンモータのワウを少なくして速度制御
を行うことができる。
器２６に接続されており、ラッチパルス入力により各ラ
ッチ回路に保持されたカウント値は加算器２６に入力さ
れることとなる。加算器２６は（Ｎ＋１）ビットを有し
ており、そのうちの上位Ｎビットが図２に示されたパル
ス幅変調器２０に出力される。このようにＮビットのカ
ウント値を互いに加算し、そのうちの上位Ｎビットを出
力することにより、ラッチ回路２２及び２４に保持され
たカウント値ｔ1 及びｔ2 の平均（ｔ1 ＋ｔ2 ）／２が
出力される。従って、ｔ1 及びｔ2 に含まれていた波形
整形時の誤差は平均化されることによりキャンセルされ
る。従って、この（ｔ1 ＋ｔ2 ）／２のカウント値をパ
ルス幅変調回路２０に供給してパルス幅変調することに
より、キャプスタンモータのワウを少なくして速度制御
を行うことができる。
【００１７】なお、本実施例においてはＦＧ信号を増幅
した後２つのコンパレータ１２ａ，１２ｂにより基準レ
ベルと比較し、波形整形を行っているが、本発明は２段
のラッチ回路を用いてカウント値を平均化するものであ
るので、ＦＧ信号を単一のコンパレータに入力して単一
の基準レベルと比較することにより波形整形を行った場
合においても、平均化によりサーボ信号を得ることがで
きるので、回路構成を簡略化できる効果がある。
した後２つのコンパレータ１２ａ，１２ｂにより基準レ
ベルと比較し、波形整形を行っているが、本発明は２段
のラッチ回路を用いてカウント値を平均化するものであ
るので、ＦＧ信号を単一のコンパレータに入力して単一
の基準レベルと比較することにより波形整形を行った場
合においても、平均化によりサーボ信号を得ることがで
きるので、回路構成を簡略化できる効果がある。
【００１８】
【発明の効果】以上説明したように、本発明に係る波形
整形誤差補正回路によれば、波形整形時の誤差のないサ
ーボ信号を得ることができるので、例えば、キャプスタ
ンモータのワウをなくし、安定に速度制御を行うことが
できる効果がある。
整形誤差補正回路によれば、波形整形時の誤差のないサ
ーボ信号を得ることができるので、例えば、キャプスタ
ンモータのワウをなくし、安定に速度制御を行うことが
できる効果がある。
【図１】本発明に係るキャプスタンサーボ回路の要部構
成ブロック図である。
成ブロック図である。
【図２】従来のキャプスタンサーボ回路の構成ブロック
図である。
図である。
１０ 増幅器 １２ コンパレータ １４ ＲＳフリップフロップ １６ 逓倍回路 １８ ＦＶカウンタ ２０ パルス幅変調回路 ２２，２４ ラッチ回路 ２６ 加算器
Claims (1)
- 【請求項１】 波形整形された信号を逓倍する逓倍回路
と、 逓倍された信号の立上りから次の立上りまでの時間を計
数するカウンタと、 前記カウンタでのカウント値を順次保持する２段のラッ
チ回路と、 この２段のラッチ回路に保持されたカウント値を加算し
て平均値を算出する加算器と、 を有することを特徴とする波形整形誤差補正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200791A JPH0549280A (ja) | 1991-08-09 | 1991-08-09 | 波形整形誤差補正回路 |
| US07/921,246 US5303278A (en) | 1991-08-09 | 1992-07-29 | Circuit for compensating waveform shaping error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200791A JPH0549280A (ja) | 1991-08-09 | 1991-08-09 | 波形整形誤差補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0549280A true JPH0549280A (ja) | 1993-02-26 |
Family
ID=16430252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200791A Pending JPH0549280A (ja) | 1991-08-09 | 1991-08-09 | 波形整形誤差補正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5303278A (ja) |
| JP (1) | JPH0549280A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246783A (ja) * | 1989-03-15 | 1990-10-02 | Sharp Corp | 速度制御装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131535A (en) * | 1979-04-02 | 1980-10-13 | Honda Motor Co Ltd | Engine controller |
| JPS55159681A (en) * | 1979-05-31 | 1980-12-11 | Sony Corp | Tracking unit for magnetic head |
| JPS57135583A (en) * | 1981-02-14 | 1982-08-21 | Sony Corp | Video signal reproducing device |
| KR920002491B1 (ko) * | 1988-07-25 | 1992-03-26 | 주식회사 금성사 | 캡스턴 재생속도모우드의 자동판독장치 |
| JPH03207115A (ja) * | 1990-01-10 | 1991-09-10 | Otari Kk | Ｐｗｍ信号の復調方式 |
-
1991
- 1991-08-09 JP JP3200791A patent/JPH0549280A/ja active Pending
-
1992
- 1992-07-29 US US07/921,246 patent/US5303278A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246783A (ja) * | 1989-03-15 | 1990-10-02 | Sharp Corp | 速度制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5303278A (en) | 1994-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| JPH0619904B2 (ja) | デジタル信号の波形処理方式 | |
| JPH0746788B2 (ja) | 自動線路等化器 | |
| JPH0549280A (ja) | 波形整形誤差補正回路 | |
| JPS6310668B2 (ja) | ||
| JPH10327594A (ja) | モータ制御装置 | |
| JP2553794B2 (ja) | ベロシティエラー検出装置 | |
| JP2666682B2 (ja) | Ｐｌｌ回路 | |
| JP2553795B2 (ja) | ベロシティエラー検出装置 | |
| JPS648541B2 (ja) | ||
| JP2754807B2 (ja) | 回転体の制御装置 | |
| JP3672674B2 (ja) | モータ制御装置 | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| JPS58182483A (ja) | 電流増幅回路の特性補正方式 | |
| JP2804655B2 (ja) | ソフトウェアサーボ装置 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JP2538232B2 (ja) | デジタルサ−ボ装置 | |
| JP2712665B2 (ja) | 回転体の制御装置 | |
| JP2001285070A (ja) | Δς型ａ／ｄ変換器 | |
| JPH01103183A (ja) | サーボ装置 | |
| JPH0779557B2 (ja) | デイジタル制御装置 | |
| JP2655402B2 (ja) | ディジタル位相同期発振器 | |
| JPH0851555A (ja) | ディジタル垂直同期信号分離回路 | |
| JP3048816B2 (ja) | 磁気記録再生装置 | |
| JPH0590915A (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |