JPH0746788B2 - 自動線路等化器 - Google Patents
自動線路等化器Info
- Publication number
- JPH0746788B2 JPH0746788B2 JP60246351A JP24635185A JPH0746788B2 JP H0746788 B2 JPH0746788 B2 JP H0746788B2 JP 60246351 A JP60246351 A JP 60246351A JP 24635185 A JP24635185 A JP 24635185A JP H0746788 B2 JPH0746788 B2 JP H0746788B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- width
- gain
- line
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters And Equalizers (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，加入者線を用いてデータ伝送を行う場合に，
線路損失により生じる波形歪を自動的に補償する線路等
化器に関する。
線路損失により生じる波形歪を自動的に補償する線路等
化器に関する。
LSI化可能な自動線路等化器の一構成法としてスイツチ
トキヤパシタ（SC）回路を用いる方法がある。これらの
方法は線路長に応じて何種類かの特性が実現できる可変
等化器を用いている。データ速度（ビットレート）の半
分であるナイキスト周波数における等化器の利得は実現
すべき最大利得を等間隔に分割するように設定されてい
る。可変等化器の制御方法は出力波形のピーク値を検出
し，これが基準電圧より大きい場合は等化器の利得を下
げ，低い場合は等化器の利得を上げるように制御され
る。
トキヤパシタ（SC）回路を用いる方法がある。これらの
方法は線路長に応じて何種類かの特性が実現できる可変
等化器を用いている。データ速度（ビットレート）の半
分であるナイキスト周波数における等化器の利得は実現
すべき最大利得を等間隔に分割するように設定されてい
る。可変等化器の制御方法は出力波形のピーク値を検出
し，これが基準電圧より大きい場合は等化器の利得を下
げ，低い場合は等化器の利得を上げるように制御され
る。
従来の自動線路等化器では出力信号レベルのみを用いて
いるため，例えば平坦な利得変動に対して，線路特性と
等化器特性がずれると言う問題がある。この平坦な利得
変動は送信レベル変動,LSI内部の素子バラツキさらには
線路に対する環境条件（温度，湿度）の変動により生じ
るものである。等化器の各特性はナイキスト周波数N
における損失から決まる線路長の損失特性を等化するよ
うに個別に設計されている。この線路長と等化器の特性
との対応関係は他の利得偏差がない場合に成り立つもの
である。しかしながら，上に述べたようにいろいろなレ
ベル変動要因のためこの条件は必ずしも保証されない。
いるため，例えば平坦な利得変動に対して，線路特性と
等化器特性がずれると言う問題がある。この平坦な利得
変動は送信レベル変動,LSI内部の素子バラツキさらには
線路に対する環境条件（温度，湿度）の変動により生じ
るものである。等化器の各特性はナイキスト周波数N
における損失から決まる線路長の損失特性を等化するよ
うに個別に設計されている。この線路長と等化器の特性
との対応関係は他の利得偏差がない場合に成り立つもの
である。しかしながら，上に述べたようにいろいろなレ
ベル変動要因のためこの条件は必ずしも保証されない。
本発明の目的は，線路損失以外のレベル変動を自動的に
補正し，常に線路長に対して最適な等化器特性が得られ
る自動線路等化器を提供することにある。
補正し，常に線路長に対して最適な等化器特性が得られ
る自動線路等化器を提供することにある。
本発明による自動線路等化器は，線路の損失特性を等化
し，出力信号レベルによって特性を可変する自動線路等
化器において，パルス応答の幅を検出する手段と，該検
出されたパルス応答の幅が，基準値より狭い場合は損失
方向へ，広い場合は利得方向へ利得が可変するよう制御
される等化手段とを有することを特徴とする。
し，出力信号レベルによって特性を可変する自動線路等
化器において，パルス応答の幅を検出する手段と，該検
出されたパルス応答の幅が，基準値より狭い場合は損失
方向へ，広い場合は利得方向へ利得が可変するよう制御
される等化手段とを有することを特徴とする。
平坦な利得変動による線路損失との等化器利得のずれを
第４図に示す。Ｃは線路の損失特性であると同時に，こ
れに対応する等化器の利得特性である。ＡとＢはいずれ
も等化器の利得特性である。今，＋ΔBだけの平坦なレ
ベル変動がある場合はＣの特性を等化するためにＢ′の
特性が用いられる。また，−ΔAのレベル変動がある場
合はＡ′の特性が用いられる。第４図から明らかなよう
に， に着目した場合,B′が等化不足でＡ′が過等化となる。
これに伴なう時間応答の変化を第５図に示す。
第４図に示す。Ｃは線路の損失特性であると同時に，こ
れに対応する等化器の利得特性である。ＡとＢはいずれ
も等化器の利得特性である。今，＋ΔBだけの平坦なレ
ベル変動がある場合はＣの特性を等化するためにＢ′の
特性が用いられる。また，−ΔAのレベル変動がある場
合はＡ′の特性が用いられる。第４図から明らかなよう
に， に着目した場合,B′が等化不足でＡ′が過等化となる。
これに伴なう時間応答の変化を第５図に示す。
が等化不足（Ｂ′）の場合は、等化が正常に行われた場
合に比べて、高い周波数成分が小さくなっているので、
パルス応答の幅が広くなり，遅れ方向のすそが正の方向
にずれる。一方、過等化（Ａ′）の場合は、この逆とな
り、等化が正常に行われた場合に比べて、高い周波数成
分が大きくなっているので、パルス応答の幅が狭くな
り、遅れ方向のすそのが負の方向にずれる。
合に比べて、高い周波数成分が小さくなっているので、
パルス応答の幅が広くなり，遅れ方向のすそが正の方向
にずれる。一方、過等化（Ａ′）の場合は、この逆とな
り、等化が正常に行われた場合に比べて、高い周波数成
分が大きくなっているので、パルス応答の幅が狭くな
り、遅れ方向のすそのが負の方向にずれる。
レベル変動を補正するためには孤立波応答における変動
を検出しなければならない。第５図で示されている波形
変動は主応答における幅と遅れ方向のすそにおける変動
の２種類に分けられる。このうち,t＝T,2Tにおける変動
は終端開放のブリッジドタップ（BT）からのエコーによ
っても生じる。このエコーは主応答の50〜70％程度にな
る場合もある。このため，このエコーを等化する判定帰
還形のBT等化器が用いられる。従って,t＝T,2Tにおける
等化残による変動はBT等化器で同時に等化されてしまう
ため検出することが難しい。言い換えれば,BTからのエ
コーと等化ステップのずれによる変動を分離することが
一般には難しい。これに対して，主応答の幅は主に に対する等化残で決まる。本発明はこの幅の変動から過
等化または等化不足を検出し，レベル変動を補正するも
のである。具体的には平坦な利得調整を行う等化器を用
い，主応答の幅が広い幅はこの等化器の利得を減少さ
せ，狭い場合は増加させることによりレベル変動を補正
する。
を検出しなければならない。第５図で示されている波形
変動は主応答における幅と遅れ方向のすそにおける変動
の２種類に分けられる。このうち,t＝T,2Tにおける変動
は終端開放のブリッジドタップ（BT）からのエコーによ
っても生じる。このエコーは主応答の50〜70％程度にな
る場合もある。このため，このエコーを等化する判定帰
還形のBT等化器が用いられる。従って,t＝T,2Tにおける
等化残による変動はBT等化器で同時に等化されてしまう
ため検出することが難しい。言い換えれば,BTからのエ
コーと等化ステップのずれによる変動を分離することが
一般には難しい。これに対して，主応答の幅は主に に対する等化残で決まる。本発明はこの幅の変動から過
等化または等化不足を検出し，レベル変動を補正するも
のである。具体的には平坦な利得調整を行う等化器を用
い，主応答の幅が広い幅はこの等化器の利得を減少さ
せ，狭い場合は増加させることによりレベル変動を補正
する。
以下，本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明による自動線路等化器の一実施例の構成
を示したブロック図である。
を示したブロック図である。
線路特性は基本的には で等化される。ピーク検出回路４では，出力波形のピー
ク値と基準電圧とを比較し，その比較結果に応じて を制御する信号を発生する。ビットパターン検出回路６
は，例えば「0100」のビットパターンを検出する。これ
は，出力波形のｔ＝T,2Tにおける符号間干渉を小さくす
るためと，主応答の幅に対して隣接パルスの影響をなく
すためである。BT等化器３は,t＝T,2Tにおける標本値に
より，加算器７へ帰還する波形の大きさを制御する。但
し，「0100」のビットパターンが検出された時のみ帰還
量が更新される。ここまで述べた動作は，従来の自動線
路等化器の基本構成である。
ク値と基準電圧とを比較し，その比較結果に応じて を制御する信号を発生する。ビットパターン検出回路６
は，例えば「0100」のビットパターンを検出する。これ
は，出力波形のｔ＝T,2Tにおける符号間干渉を小さくす
るためと，主応答の幅に対して隣接パルスの影響をなく
すためである。BT等化器３は,t＝T,2Tにおける標本値に
より，加算器７へ帰還する波形の大きさを制御する。但
し，「0100」のビットパターンが検出された時のみ帰還
量が更新される。ここまで述べた動作は，従来の自動線
路等化器の基本構成である。
これに対して，本発明では，さらに平坦等化器１と幅検
出回路５が追加されている。幅検出回路５は，例えば，
「010」のビットパターンが検出された時に行われ，こ
の結果により平坦等化器１を制御する信号を発生する。
この平坦等化器１は，主応答の幅が基準値よりも広い場
合は損失方向へ，狭い場合は利得方向へその利得が可変
される。
出回路５が追加されている。幅検出回路５は，例えば，
「010」のビットパターンが検出された時に行われ，こ
の結果により平坦等化器１を制御する信号を発生する。
この平坦等化器１は，主応答の幅が基準値よりも広い場
合は損失方向へ，狭い場合は利得方向へその利得が可変
される。
第２図は幅検出回路５の構成例を示した回路図である。
図において51は比較器,52はカウンタである。信号入力
端子53に加算器７の出力が入力し，基準電圧入力端子54
にはピーク基準電圧VPの半分が入力される。カウンタ52
では，比較器51の出力が“1"の区間に含まれる周波数が
2MN（Ｍ》１）のクロック数がカウントされる。この
カウンタ52の出力として主応答の幅が検出できる。ここ
で,Mは検出すべき幅の精度から決められる。
図において51は比較器,52はカウンタである。信号入力
端子53に加算器７の出力が入力し，基準電圧入力端子54
にはピーク基準電圧VPの半分が入力される。カウンタ52
では，比較器51の出力が“1"の区間に含まれる周波数が
2MN（Ｍ》１）のクロック数がカウントされる。この
カウンタ52の出力として主応答の幅が検出できる。ここ
で,Mは検出すべき幅の精度から決められる。
第３図は平坦等化器１の構成例を示した回路図である。
図において,11はクロックφ1，φ2で制御されるスイッ
チである。クロックφ1，φ2は互いに逆位相関係にあ
る。12は切替スイッチで，幅検出回路５から出力される
制御信号φ11〜φ15で制御される。13は容量,14は演算
増幅器である。この等化器の利得は，制御信号φ11〜φ
11で制御される切替スイッチ12により，C2の値を切替え
て可変する。
図において,11はクロックφ1，φ2で制御されるスイッ
チである。クロックφ1，φ2は互いに逆位相関係にあ
る。12は切替スイッチで，幅検出回路５から出力される
制御信号φ11〜φ15で制御される。13は容量,14は演算
増幅器である。この等化器の利得は，制御信号φ11〜φ
11で制御される切替スイッチ12により，C2の値を切替え
て可変する。
以上の説明で明らかなように，本発明によれば，従来の
回路に，幅検出回路と平坦等化器を付加することによ
り，線路損失以外のレベル変動による，線路長と の特性のずれを吸収し，常にこれらの関係を最適にし，
良好な等化特性を得ることができる。
回路に，幅検出回路と平坦等化器を付加することによ
り，線路損失以外のレベル変動による，線路長と の特性のずれを吸収し，常にこれらの関係を最適にし，
良好な等化特性を得ることができる。
【図面の簡単な説明】 第１図は本発明による自動線路等化器の一実施例の構成
を示したブロック図，第２図は第１図の幅検出回路の一
構成例を示した回路図，第３図は第１図の平坦等化器の
一構成例を示した回路図，第４図はレベル変動による のずれを示した図，第５図は のずれによる孤立波応答の変動を示した図である。
を示したブロック図，第２図は第１図の幅検出回路の一
構成例を示した回路図，第３図は第１図の平坦等化器の
一構成例を示した回路図，第４図はレベル変動による のずれを示した図，第５図は のずれによる孤立波応答の変動を示した図である。
Claims (1)
- 【請求項１】線路の損失特性を等化し，出力信号レベル
によって特性を可変する自動線路等化器において，パル
ス応答の幅を検出する手段と，該検出されたパルス応答
の幅が，基準値より狭い場合は損失方向へ，広い場合は
利得方向へ利得が可変するよう制御される等化手段とを
有することを特徴とする自動線路等化器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246351A JPH0746788B2 (ja) | 1985-11-05 | 1985-11-05 | 自動線路等化器 |
| CA000522169A CA1261496A (en) | 1985-11-05 | 1986-11-04 | Line equalizer having pulse-width deviation detector for compensating long-term level variations |
| US06/927,036 US4707840A (en) | 1985-11-05 | 1986-11-05 | Line equalizer having pulse-width deviation detector for compensating long-term level variations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246351A JPH0746788B2 (ja) | 1985-11-05 | 1985-11-05 | 自動線路等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62107532A JPS62107532A (ja) | 1987-05-18 |
| JPH0746788B2 true JPH0746788B2 (ja) | 1995-05-17 |
Family
ID=17147263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246351A Expired - Lifetime JPH0746788B2 (ja) | 1985-11-05 | 1985-11-05 | 自動線路等化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4707840A (ja) |
| JP (1) | JPH0746788B2 (ja) |
| CA (1) | CA1261496A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001507B1 (ko) * | 1987-03-02 | 1990-03-12 | 삼성반도체통신 주식회사 | 자동이득 조절시스템 |
| DE3843108C1 (ja) * | 1988-12-21 | 1990-02-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
| EP0384920B1 (de) * | 1989-02-27 | 1994-01-19 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Schaltungsanordnung zur digitalen Einstellung des Verstärkungsfaktors eines digital einstellbaren Empfangsverstärkers |
| EP0467412A3 (en) * | 1990-07-20 | 1993-04-28 | Fujitsu Limited | Line equalizer for digital signals |
| US5323423A (en) * | 1993-03-02 | 1994-06-21 | Transwitch Corporation | Receive side pulse width controlled adaptive equalizer |
| US5471527A (en) | 1993-12-02 | 1995-11-28 | Dsc Communications Corporation | Voice enhancement system and method |
| US5633939A (en) * | 1993-12-20 | 1997-05-27 | Fujitsu Limited | Compander circuit |
| US5796778A (en) * | 1995-09-26 | 1998-08-18 | Symbios, Inc. | Receiver circuit having adaptive equalizer with characteristics determined by signal envelope measurement and method therefor |
| US6044110A (en) * | 1996-08-15 | 2000-03-28 | Lsi Logic Corporation | Method and apparatus for transmission line equalization |
| US5940441A (en) * | 1996-10-29 | 1999-08-17 | International Business Machines Corporation | Integrated adaptive cable equalizer using a continuous-time filter |
| WO1998020654A1 (en) * | 1996-11-04 | 1998-05-14 | Advanced Micro Devices, Inc. | System for adaptive transmission line equalization and mlt-3 to nrz data conversion |
| US5764695A (en) * | 1996-11-26 | 1998-06-09 | Lucent Technologies Inc. | Adaptive line equalizer |
| US5940442A (en) * | 1997-01-30 | 1999-08-17 | National Semioonductor Corporation | High speed data receiver |
| US6438162B1 (en) * | 1998-11-23 | 2002-08-20 | Pmc-Sierra Ltd. | Implementation method for adaptive equalizer in CMOS |
| US7424382B2 (en) * | 2004-11-23 | 2008-09-09 | Agilent Technologies, Inc. | Characterizing eye diagrams |
| TW201218621A (en) * | 2010-10-29 | 2012-05-01 | Anpec Electronics Corp | Device and method for signal amplification |
| US9166835B2 (en) * | 2012-03-09 | 2015-10-20 | Integrated Device Technology, Inc | Systems and methods for peak detection in automatic gain control circuits in high-speed wireline communications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3280274A (en) * | 1963-10-30 | 1966-10-18 | Bell Telephone Labor Inc | Echo suppressor for communication systems having extended transmission delays |
| US4375951A (en) * | 1980-08-18 | 1983-03-08 | Honeywell Inc. | Bilevel flame signal sensing circuit |
| US4652703A (en) * | 1983-03-01 | 1987-03-24 | Racal Data Communications Inc. | Digital voice transmission having improved echo suppression |
| US4625240A (en) * | 1984-07-25 | 1986-11-25 | Eeco, Inc. | Adaptive automatic gain control |
-
1985
- 1985-11-05 JP JP60246351A patent/JPH0746788B2/ja not_active Expired - Lifetime
-
1986
- 1986-11-04 CA CA000522169A patent/CA1261496A/en not_active Expired
- 1986-11-05 US US06/927,036 patent/US4707840A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4707840A (en) | 1987-11-17 |
| CA1261496A (en) | 1989-09-26 |
| JPS62107532A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746788B2 (ja) | 自動線路等化器 | |
| EP2119156B1 (en) | Adaptive continuous-time equalizer for correcting the first post-cursor isi | |
| EP0147550B1 (en) | Equalization circuits for magnetic recording channels | |
| US4520489A (en) | Decision feedback equalizing apparatus | |
| US7545861B2 (en) | Timing recovery circuit and timing recovery method | |
| JPWO2018074251A1 (ja) | 信号処理装置、信号処理方法、並びにプログラム | |
| US5303264A (en) | Adaptive equalizer using recursive least-squares algorithm and method therefor | |
| CA1225704A (en) | Dynamic digital equalizer | |
| CA1289198C (en) | Line equalizer | |
| JPS5892119A (ja) | 線路等化器 | |
| KR100304996B1 (ko) | 디지탈전송시스템 | |
| TWI663840B (zh) | 自適應接收等化器調節電路及利用其之通信裝置 | |
| US4584696A (en) | Transmission response measurement | |
| US6240434B1 (en) | Finite impulse response circuit and disk unit | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP2516940B2 (ja) | 波形等化回路 | |
| JPH03274818A (ja) | 自動等化回路 | |
| JP3169370B2 (ja) | 自動等化器 | |
| JPH0865284A (ja) | 自動位相制御装置 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JP2654156B2 (ja) | フエージング監視回路 | |
| JPS6041332A (ja) | 伝送路等化回路 | |
| JPH03211920A (ja) | 線路等化器 | |
| KR0142765B1 (ko) | 디지탈 자기기록재생시스템의 자동등화장치 | |
| SU1241520A1 (ru) | Регенератор цифрового сигнала |