JPS62107532A

JPS62107532A - 自動線路等化器

Info

Publication number: JPS62107532A
Application number: JP60246351A
Authority: JP
Inventors: Kenji Nakayama; 謙二中山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-11-05
Filing date: 1985-11-05
Publication date: 1987-05-18
Anticipated expiration: 2010-05-17
Also published as: CA1261496A; JPH0746788B2; US4707840A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、加入者線を用いてデータ伝送を行う場合に、
線路損失により生じる波形歪を自動的に補償する線路等
比容に関する。

〔従来の技術〕

ＬＳＩ化可能な自動線路等化器の一構成法とじてスイツ
チトキャパシタ（ＳＣ）回路を用いる方法がある。これ
らの方法は線路長に応じて何種類かの特性が実現できる
可変等比容を用いている。データ速度（ビットレート）
の半分であるナイキスト周波数における等比容の利得は
実現すべき最大利得を等間隔に分割するように設定され
ている。

可変等化器の制御方法は出力波形のピーク値を検出し、
これが基準電圧より大きい場合は等比容の利得を下げ、
低い場合は等比容の利得を上げるように制御される。

〔発明が解決しようとする問題点〕

従来の自動線路等化器では出力信号レベルのみを用いて
いるため２例えば平坦な利得変動に対して、線路特性と
等比容特性がずれると言う問題がある。この平坦な利得
変動は送信レベル変動。

ＬＳＩ内部の素子バラツキさらには線路に対する環境条
件（温度、湿度）の変動により生じるものである。等比
容の各特性はナイキスト周波数ｆＮにおける損失から決
まる線路長の損失特性を等化するように個別に設計され
ている。この線路長と等化器の特性との対応関係は他の
利得偏差がない場合に成シ立つものである。しかしなが
ら、上に述べたようにいろいろなレベル変動要因のため
コノ条件は必ずしも保証されない。

〔発明の目的〕

本発明の目的は、線路損失以外のレベル変動を自動的に
補正し、常に線路長に対して最適な等比容特性が得られ
る自動線路等比容を提供することにある。

〔問題点を解決するための手段〕

本発明による自動線路等化器は、線路の損失特性を等化
し、出力信号レベルによって特性を可変する自動線路等
化器において、・クルス応答の幅を検出する手段と、該
検出されたパルス応答の幅が。

基準値より狭い場合は損失方向へ、広い場合は利得方向
へ利得が可変するよう制御される等化手段とを有するこ
とを特徴とする。

〔作用〕

平坦な利得変動による線路損失と等比容利得のずれを第
４図に示す。Ｃは線路の損失特性であると同時に、これ
に対応する等比容の利得特性である。ＡとＢはいずれも
等比容の利得特性である。

今、＋Δ８だけの平坦なレベル変動がある場合はＣの特
性を等化するためにＢ′の特性が用いられる。

また、−Δ、のレベル変動がある場合はＡ′の特性が用
いられる。第４図から明らかなように、Ｖクー特性に着
目した場合　Ｂ／が等化不足でＡ′が通弊化となる。こ
れに伴なう時間応答の変化を第５図に示す。Ｊ特性が等
化不足（Ｂ′）の場合はパルス応答の幅が広くなシ、遅
れ方向のすそが正の方向にずれる。通弊化（Ａ′）の場
合はこの逆である。

レベル変動を補正するためには孤立波応答における変動
を検出しなければならない。第５図で示されている波形
変動は主応答における幅と遅れ方向のすそにおける変動
の２種類に分けられる。このうち、ｔ＝Ｔ、２Ｔにおけ
る変動は終端開放のブリッジドタップ（ＢＴ）からのエ
コーによっても生じる。このエコーは主応答の５０〜７
０％程度になる場合もある。このため、このエコーを等
化する判定帰還形のＢＴ等化器が用いられる。従って。

ｔ＝Ｔ、２Ｔにおける等仕残による変動はＢＴ等化器で
同時に等化されてしまうため検出することが難しい。言
い換えれば、ＢＴからのエコーと等化ステップのずれに
よる変動を分離することが一般には難しい。これに対し
て、主応答の幅は主に〃特性に対する等仕残で決まる。

本発明はこの幅の変動から通弊化または等化不足を検出
し、レベル変動を補正するものである。具体的には平坦
な利得調整を行う等比容を用い、主応答の幅が広い幅は
この等比容の利得を減少させ、狭い場合は増加させるこ
とによりレペル変動を補正する。

〔実施例〕

以下１本発明の実施例について図面を参照して説明する
。

第１図は本発明による自動線路等化器の一実施例の構成
を示したブロック図である。

線路特性は基本的にはげ等比容２で等化される。

ピーク検出回路４では、出力波形のピーク値と基準電圧
とを比較し、その比較結果に応じてげ等比容２を制御す
る信号を発生する。ピッ）　ノ４ターン検出回路６は９
例えば「０１００Ｊのピッ）　ｚ９ターンを検出する。

これは、出力波形のｔ＝Ｔ。

２Ｔにおける符号量干渉を小さくするためと、主応答の
幅に対して隣接パルスの影響をなくすためである。ＢＴ
等化器３は、ｔ＝Ｔ、２Ｔにおける標本値により、加算
器７へ帰還する波形の大きさを制御する。但し、ｌ’−
０１００Ｊのビット・ぐターンが検出された時のみ帰還
量が更新される。ここまで述べた動作は、従来の自動線
路等化器の基本構成である。

これに対して２本発明では、さらに平坦等比容１と幅検
出回路５が追加されている。幅検出回路５は９例えば、
「０１０」のビット・クターンが検出された時に行われ
、この結果により平坦等化器る。

第２図は幅検出回路５の構成例を示した回路図である。

図において５１は比較器、５２はカランタである。信号
入力端子５３に加算器７の出力が入力し、基準電圧入力
端子５４にはピーク基準電圧ＶＰの半分が入力される。

カウンタ５２では、比較器５１の出力が１″の区間に含
まれる周波数が２ＭｆＮ（Ｍ：＞１）のクロック数がカ
ウントされる。このカウンタ５２の出力として主応答の
幅が検出できる。ここで２Ｍは検出すべき幅の精度から
決められる。

第３図は平坦等化層１の構成例を示した回路図である。

図において、１１はクロックφ１．φ２で制御されるス
イッチである。クロックφ１．φ２は互いに逆位相関係
にある。１２は切替スイッチで２幅検出回路５から出力
される制御信号φ□１〜φ□５で制御される。１３は容
量、１４は演算増幅器である。この等化層の利得は、制
御信号φ１１〜φ１１で制御される切替スイッチ１２に
より、Ｃ２の値を切替えて可変する。

〔発明の効果〕

以上の説明で明らかなように２本発明によれば。

従来の回路に９幅検出回路と平坦等化器を付加すること
により、線路損失以外のレベル変動による。

線路長とげ等化層の特性のずれを吸収し、常にこれらの
関係を最適にし、良好な等化特性を得ることができる。

【図面の簡単な説明】

第１図は本発明による自動線路等化層の一実施例の構成
を示したブロック図、第２図は第１図の幅検出回路の一
構成例を示した回路図、第３図は第１図の平坦等化器の
一構成例を示した回路図。第４図はレベル変動による〃等化特性のずれを示した図
、第５図はげ等化特性のずれによる孤立波応答の変動を
示した図である。１・・・平坦等化器、１１・・・スイッチ、１２・・・
切替スイッチ、１３・・・容量、１４・・・演算増幅器
、２・・・〃等化器、３・・・ＢＴ等化器、４・・・ピ
ーク検出回路。５・・・幅検出回路、５１・・・比較器、５２・・・カ
ウンタ。６・・・ビット・ぐターン検出回路、７・・・加算器。第１図第２図第３図

Claims

【特許請求の範囲】

１、線路の損失特性を等化し、出力信号レベルによって
特性を可変する自動線路等化器において、パルス応答の
幅を検出する手段と、該検出されたパルス応答の幅が、
基準値より狭い場合は損失方向へ、広い場合は利得方向
へ利得が可変するよう制御される等化手段とを有するこ
とを特徴とする自動線路等化器。