JPS6411172B2 - - Google Patents

Info

Publication number
JPS6411172B2
JPS6411172B2 JP2777181A JP2777181A JPS6411172B2 JP S6411172 B2 JPS6411172 B2 JP S6411172B2 JP 2777181 A JP2777181 A JP 2777181A JP 2777181 A JP2777181 A JP 2777181A JP S6411172 B2 JPS6411172 B2 JP S6411172B2
Authority
JP
Japan
Prior art keywords
gain
loss
agc
circuit
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2777181A
Other languages
English (en)
Other versions
JPS57142040A (en
Inventor
Masanori Arai
Koji Nishizaki
Tadao Ogawa
Masami Mizuguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2777181A priority Critical patent/JPS57142040A/ja
Publication of JPS57142040A publication Critical patent/JPS57142040A/ja
Publication of JPS6411172B2 publication Critical patent/JPS6411172B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明はPCM伝送システムにおける伝送路の
損失を補償し波形を整形する特性を持ち尚かつ等
化器の入力振巾又は等化器の出力振巾にて利得を
可変する等化器に関する。
PCM伝送システムでは使用される伝送ケーブ
ルが多種類有り又伝送効率を上げるために従来使
用されていたAMI符号以外に4B−3T符号など情
報伝送効率のよい符号の使用が検討されている。
このため伝送ケーブルの損失を補償する等化回路
は低周波迄高精度な等化が必要で、かつ多種類の
伝送ケーブルの損失特性も補償する必要がある。
例へば対数で表わした損失特性が周波数の平方根
に比例した傾斜で変化する伝送ケーブルがあるが
この種のケーブルでも低周波数では平坦に変化す
るものも多い。従つて従来使用している対数で表
わした利得が周波数の平方根に比例した傾斜で利
得を変化する可変等化回路だけでは低周波領域で
偏差を生じ受信信号を識別する場合に誤り率が増
加する欠点があつた。
本発明は上記の欠点をなくし、伝送ケーブルの
損失を低周波数迄高精度に等化し、受信信号を識
別する場合の誤り率の少ない可変等化方式を提供
することを目的とする。
本発明では、周波数の平方根に比例した傾斜で
変化する損失特性を補償するための√自動利得
制御(AGC)回路の他に、主に低周波数での損
失特性補償のための平坦増幅器を設けている。
この√自動利得制御回路出力の符号間干渉量
により平坦増幅器の利得を制御する。
また、平坦増幅器の出力振幅により、√自動
利得制御回路の利得を制御するようにしている。
従つて、高周波数に於ける損失特性は、√自
動利得制御回路により等化され、一方低周波数に
於ける損失特性は、平坦増幅器により等化される
ことにより、全周波数帯域に於ける損失特性を等
化することが可能となり、受信信号を識別する場
合の誤り率を減少させることが可能となる。
以下本発明の実施例を対数で表わした伝送ケー
ブルの損失が周波数の平方根に比例した傾斜の場
合につき図に従つて説明する。第1図は本発明の
実施例で符号間干渉の量に応じて平坦増幅器の利
得を変化さし、等化器の出力振巾で対数で表わし
た利得が周波数の平方根に比例した傾斜で利得の
変化するAGC回路(以下√AGCと称す)の利
得を変化さす場合の等化価器のブロツク構成図で
ある。第2図は伝送ケーブルの損失特性と本発明
の等化特性及び従来の対数で表わした損失が周波
数の平方根に比例した傾斜の伝送路の損失を補償
する等化特性を示す図、第3図はパルスの等化波
形を示しAは理想の等化波形、Bは低周波利得が
大きい場合の等化波形、Cは低周波利得が小さい
場合の等化波形を示す。図中1は√AGC、2
はAGC制御回路、3は符号間干渉検出回路、4
は平坦増巾器、5は平坦増巾器制御回路、6は伝
送ケーブル損失特性、7は対数で表わした利得が
周波数の平方根に比例した傾斜で、利得の変化す
るAGC回路の利得特性(以下√等化特性と称
す)、8は本発明の等化器の利得特性、9,10
はパルスの巾から1タイムスロツト後の符号間干
渉量、11は波形整形回路、T1はパルスの中心
を示す時刻、T2はT1から1タイムスロツト後の
時刻である。動作としては入力信号は√AGC
1を通り波形整形回路11にて波形を整形し、
AGC制御回路2により√等化特性即ち第2図
7に示す如き等化を自動的に行う。しかしこれで
は伝送ケーブル損失特性6に示す如き低周波数で
平担な損失特性を有するものの等化は出来ない。
対数で表わした伝送ケーブル損失特性6はC1
C2√(C1、C2は可変常数)の特性を持つので
この場合C1に相当する利得を平坦増巾器4にて
加えてやると本発明の等化特性8の如くなり伝送
ケーブルの損失特性6に非常に近似する。この平
坦増巾器4の利得の調整としては、第3図に示す
パルスの等化波形のパルスの中心から1タイムス
ロツト後の時刻T2の符号間干渉量9,10を符
号間検出回路3により検出しその検出量に応じて
第3図Bの場合は利得を下げCの場合は利得を上
げるように平坦増巾器制御回路5により制御すれ
ばAに示す如き理想の等化波形に近似する。即ち
伝送ケーブルの損失特性6に非常に近似したこと
になる。
以上詳細に説明した如く本発明によれば伝送ケ
ーブルが多種類の場合でも低周波迄高精度な等化
特性が得られるので4B−3T符号間の如く低周波
分を有する符号も使用出来伝送効率が上がると共
に受信信号を識別する場合の誤り率が非常に減少
する効果がある。
【図面の簡単な説明】
第1図は本発明の実施例で符号間干渉の量に応
じて平坦増巾器の利得を変化さし、等化器の出力
振巾で√AGCの利得を変化さす場合の等化器
のブロツク構成図、第2図は伝送ケーブルの損失
特性と本発明の等化特性及び従来の対数で表わし
た損失が周波数の平方根に比例した傾斜の伝送路
の損失を補償する等化特性を示す図、第3図はパ
ルスの等化波形を示しAは理想の等化波形、Bは
低周波利得が大きい場合の等化波形、Cは低周波
の利得が小さい場合の等化波形図である。 図中1は√AGC、2はAGC制御回路、3は
符号間干渉検出回路、4は平坦増巾器、5は平坦
増巾器制御回路、6は伝送ケーブル損失特性、7
は√等化特性、8は本発明の等化器の利得、
9,10はパルスの巾から1タイムスロツト後の
符号間干渉量、11は波形整形回路、T1はパル
スの中心を示す時刻、T2はT1から1タイムスロ
ツト後の時刻である。

Claims (1)

  1. 【特許請求の範囲】 1 対数で表わした損失特性が周波数の平方根に
    比例した傾斜で変化する伝送ケーブルの当該損失
    特性を補償する可変等化方式に於いて、 上記周波数の平方根に比例した傾斜で変化する
    損失特性を補償するための√自動利得制御
    (AGC)回路1と、 平坦な利得特性を有する平坦増幅器4とを設
    け、 上記√自動利得制御(AGC)回路1の出力
    における符号間干渉量3により上記平坦増幅器4
    の利得を制御5し、 一方、該平坦増幅器4の出力振幅により、上記
    √自動利得制御(AGC)回路1の利得を制御
    するようにしたことを特徴とする可変等化方式。
JP2777181A 1981-02-27 1981-02-27 Variable equalizing system Granted JPS57142040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2777181A JPS57142040A (en) 1981-02-27 1981-02-27 Variable equalizing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2777181A JPS57142040A (en) 1981-02-27 1981-02-27 Variable equalizing system

Publications (2)

Publication Number Publication Date
JPS57142040A JPS57142040A (en) 1982-09-02
JPS6411172B2 true JPS6411172B2 (ja) 1989-02-23

Family

ID=12230236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2777181A Granted JPS57142040A (en) 1981-02-27 1981-02-27 Variable equalizing system

Country Status (1)

Country Link
JP (1) JPS57142040A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197935A (en) * 1981-05-29 1982-12-04 Nec Corp Line equalizer
JPS62274936A (ja) * 1986-05-23 1987-11-28 Meidensha Electric Mfg Co Ltd 伝送信号の波形再生回路
FR2602383B1 (fr) * 1986-08-04 1988-09-23 Simon Jean Louis Egaliseur autoadaptatif pour sections de ligne heterogenes
FR2665808A1 (fr) * 1990-08-10 1992-02-14 Thomson Csf Egaliseur auto-adaptatif.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593046B2 (ja) * 1977-05-09 1984-01-21 日本電信電話株式会社 デ−タ伝送自動等化方式

Also Published As

Publication number Publication date
JPS57142040A (en) 1982-09-02

Similar Documents

Publication Publication Date Title
US6956914B2 (en) Transmit amplitude independent adaptive equalizer
US5796778A (en) Receiver circuit having adaptive equalizer with characteristics determined by signal envelope measurement and method therefor
US4430754A (en) Noise reducing apparatus
US5274512A (en) Coefficient control system for digital equalizer using orthogonal oscillation
JPH0746788B2 (ja) 自動線路等化器
US5237588A (en) Automatic equalizer
US4346412A (en) Read signal processing circuit
EP0139925B1 (en) Automatic amplitude equalizer
US5005184A (en) Method and apparatus for waveform equalization
JPS6411172B2 (ja)
EP0128287B1 (en) Analog adaptive magnitude equalizer
US4495531A (en) Equalizer circuit for signal waveform reproduced by apparatus for magnetic digital data recording and playback
US6154602A (en) Equalizer for digital video disk player
JP2617474B2 (ja) 光ディスク再体装置
US6240434B1 (en) Finite impulse response circuit and disk unit
JPH0563504A (ja) 同軸ケーブル損失等化増幅器
JPS60185415A (ja) 線路等化器
JPS59112714A (ja) 自動波形等化装置
JPS589415A (ja) 自動等化器
KR0142765B1 (ko) 디지탈 자기기록재생시스템의 자동등화장치
JPS6221419B2 (ja)
JPS5851706B2 (ja) 自動振幅等化装置
JPH0731777B2 (ja) 自動等化装置
JPH07118047B2 (ja) 波形等化回路
JPS62298253A (ja) Cmi信号再生回路