JPS6129673B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、速度制御装置などにおいて速度変化
検出用として使用される周波数弁別回路に関す
る。

従来、ビデオテープレコーダ（VTR）の回転
ヘツド駆動用モータ、テープ駆動用キヤプスタン
モータなどの定速回転を要する機器においては、
回転ヘツド、キヤプスタンなどの回転体の回転速
度を検出し、検出した速度信号に応じて回転体の
駆動モータを制御して所定の一定速度を得るよう
にした、いわゆるサーボ制御方式が一般に採用さ
れている。

このようなサーボ制御方式の一例を第１図に示
す。すなわち、駆動用モータ１によつて駆動され
る回転体（例えばVTRの回転ヘツドなど）２の
回転速度を、モータ１に内蔵された周波数発生器
３からの信号を検出器４によつて検出し、回転体
２の回転速度に比例した周波数の正弦波信号Ａを
得、この正弦波信号Ａを周波数弁別回路５に供給
して周波数の弁別を行ない、この正弦波信号Ａの
周波数、すなわち回転体２の回転速度に応じた誤
差電圧Ｅを弁別出力として出力させ、この誤差電
圧Ｅをモータ駆動増幅器６に供給して駆動モータ
１の回転速度を制御させることにより回転体２の
回転速度が所定の一定値の保たれるように構成さ
れている。

ところで、このようなサーボ制御方式において
は、周波数弁別回路５の性能が全体の特性に大き
な影響を与えるが、特にモータ１での外乱に対し
てこのサーボ系の制御性を高める（すなわち、外
乱によるモータ１の回転速度変動を低減させる）
ためには、この周波数弁別回路５での周波数変動
を微細に弁別するためのサンプルレート、すなわ
ち周波数発生器３からの検出信号Ａの周波数を十
分高くする必要がある。

そのため、従来は十分高いレートの周波数を発
生する周波数発生器３をモータ１に取付けなけれ
ばならず、従つて、装置が大形化したり、装置の
コストが増大するなどの欠点があつた。

そこで、このレートを低減させるために、例え
ば第２図に示すような周波数弁別回路が従来提案
されていた。第２図において、１０１は第１図に
おける検出器４からの正弦波信製号Ａが供給され
る入力端子、１０２は誤差電圧Ｅが出力される出
力端子、１０３はリミツタ増幅器、１０４はパル
ス形成器、１０５，１０６はそれぞれτ_１とτ_２
の時定数を有するモノマルチ（単安定マルチバイ
ブレータ）、１０７は三角波発生器、１０８はサ
ンプルホールド回路である。

次に、第３図の波形図によつて動作の説明をす
る。

端子１０１から供給された正弦波信号Ａは、リ
ミツタ増幅器１０３で十分増幅され、デユーテイ
比がほぼ50％の矩形波信号Ｐに整形されて出力さ
れる。この矩形波信号Ｐはパルス形成器１０４に
入力され、この矩形波信号Ｐの立上り部分及び立
下り部分で交互に比較的パルス幅の狭いパルスＱ
が形成されて出力される。従つて、入力の正弦波
信号Ａの周波数を_０とすれば、このパルス形成
器１０４からのパルスＱの周波数はその２倍の２
_０となる。

このようにして２倍の周波数に逓倍されたパル
スＱはモノマルチ１０５に供給されると共にサン
プリング信号としてサンプルホールド回路１０８
のサンプリング入力に供給される。

まず、モノマルチ１０５は、入力パルスＱでト
リガされてパルス幅がτ_１の矩形波信号Ｒを出力
し、ついでモノマルチ１０６は、この矩形波信号
Ｒの立下り部分でトリガされてパルス幅がτ_２の
矩形波信号Ｓを出力する。

そして三角波発生器１０７は、この信号Ｓでト
リガされて信号Ｓの立下り時刻より時間に比例し
て一定の傾斜で立上る三角波信号Ｔを発生する。
この信号Ｔはサンプルホールド回路１０８の被サ
ンプリング入力に供給される。

従つて、サンプルホールド回路１０８の出力に
は、三角波信号ＴをパルスＱでサンプルし、サン
プリング期間中ホールドした誤差電圧Ｅが得られ
ることになる。

ここで、モノマルチ１０５，１０６の時定数τ
_１，τ_２とパルスＱの周波数２_０の関係を 1/2_０＞τ_１＋τ_２ となるように定めれば、パルスＱは三角波信号Ｔ
の傾斜部分をサンプルすることになり、従つて、
誤差電圧Ｅは、パルスＱの周波数変化、すなわち
回転体２の回転速度の変化に応じた電圧となる。

この誤差電圧Ｅはモータ駆動増幅器６からモー
タ１に供給されるので、モータ１は負帰還制御さ
れて回転体２はその回転速度が所定の一定値にな
るように制御されることになる。

以上の動作から明らかなように、この従来例に
よれば入力信号Ａの周波数が_０であつても、そ
れの２倍の周波数２_０のサンブル・レートで周
波数弁別ができることになり、簡単な構成の周波
数発生器を用いても十分に微細な速度誤差を得る
ことができ、従つて、制御性能の高いサーボ制御
系を小形に、しかもローコストで得ることができ
るので、一部の制御装置にはこの方法が広く採用
されていた。

しかしながら、この従来方法では、リミツタ増
幅器１０３でのいわゆるリミツタ・アンバランス
や、周波数発生器３での発生信号のひずみなどに
よつて、リミツタ増幅器１０３から出力される矩
形波信号Ｐのデユーテイ比が第３図に波線で示す
ように50％でなくなり、このためパルス形成器１
０４から出力されるパルスＱに周波数_０の入力
信号Ａが漏洩しせパルスＱの間隔に周波数_０の
変動を与えてしまうという問題点があつた。

従つて、この従来例では、第３図に示すよう
に、漏洩した周波数_０の成分が弁別されて出力
され、パルスＱによるサンプルごとに交互に電圧
が変動したた状態の誤差電圧E′を発生してしま
うことになり、このため、サーボ制御系に適用し
た際、この漏洩した成分によつてモータ１の制御
状態が擾乱され、かえつて回転むらが惹起されて
しまうという欠点があつた。

本発明の目的は、上記した従来技術の欠点を除
き、周波数変動を微細に弁別するため、そのサン
プルレートを入力信号の２倍にするようにした方
式の回路において、出力に得られる誤差電圧から
入力信号の基本周波数成分を完全に除去し得るよ
うにした周波数弁別回路を提供するにある。

この目的を達成するため、本発明は、入力信号
の周波数を２逓倍した信号の周期ごとに弁別した
出力と、それを一周期遅延した出力とを加算して
誤差電圧を得るようにした点を特徴とする。

以下、本発明による周波数弁別回路の実施例を
図面に基づいて説明する。

第４図は、本発明による周波数弁別回路の一実
施例で、第５図はその動作説明用の波形図であ
る。

なお、この第４図の実施例で、１０１，１０
２，１０３，１０４はそれぞれ入力端子、出力端
子、リミツタ増幅器、パルス形成器であつて、こ
れらはいずれも第２図の従来例と同じであり、そ
の動作及び入力、出力される信号Ａ，Ｐ，Ｑも第
２図の場合とまつたく同じである。

図において、１１０は遅延回路、１１１は弁別
回路、１１２はサンプルホールド回路、１１３は
加算回路である。

次に、動作について説明する。

パルス形成回路１０４からパルスＱは、サンプ
リング信号としてサンプルホールド回路１１２の
サンプリング入力に供給される。また、このパル
スＱは遅延回路１１０にも供給され、この遅延回
路１１０において入力パルスＱを時間τ_０遅延し
たパルス幅の狭いパルスQ′が出力される。この
遅延時間τ_０は入力パルスＱのパルス幅よりやや
大きくなるように定められる。なお、このパルス
Q′は、端子１０１に入力される信号Ａの周波数
を_０とすれば、その周波数は２倍の２_０であ
ることは言うまでもない。

ついで、このパルスQ′は弁別回路１１１に入
力され、弁別回路１１１は、入力パルスQ′の周
期毎にその周期誤差（すなわち周波数誤差）を弁
別して、その誤差に応じた電圧E₁を出力する。

なお、この弁別回路１１１は、例えば第２図の
破線に示した従来から公知の回路で構成されるも
のである。

この弁別回路１１１をこの第２図の破線に示す
回路で構成した場合には、入力パルスQ′はサン
プリング信号としてサンプルホールド回路１０８
のサンプリング入力に入力され、また入力パルス
Q′はモノマルチ１０５に入力されるように接続
され、サンプルホールド回路１０８からこの弁別
回路１１１の出力として入力パルスQ′の周期誤
差に応じた電圧E₁が出力される。この場合の弁
別回路１１１の動作は第２図で述べたものとまつ
たく同じであるので詳しく説明しない。

さて、この弁別回路１１１からの出力E₁はサ
ンプルホールド回路１１２の被サンプリング入力
に供給される。従つて、サンプルホールド回路１
１２の出力には、弁別回路１１１からの出力E₁
をパルスＱでサンプルし、サンプリング期間中ホ
ールドした誤差電圧E₂が得られることになる。

ここで、弁別回路１１１からの出力E₁は、パ
ルスＱよりわずか時間遅延（τ_０）されたパルス
Q′でサンプルホールドされたものでるから、こ
のサンプルホールド回路１１２からの出力E₂
は、弁別回路１１１からの出力E₁をパルスＱ
（あるいはパルスQ′）の丁度一周期に等しい時間
だけ遅延させた信号となつている。

従つて、リミツタ増幅器１０３のリミツタ・ア
ンバランスや、周波数発生器３（第１図）での発
生信号Ａのひずみなどによつて、第３図の波線で
示したようにパルス形成器１０４からの出力Ｑ
に、（したがつて遅延回路１１０からの出力
Q′に）周波数_０の基本波が漏洩した場合に、
弁別回路１１１から出力されるこの基本波の位相
（第５図E₁）と、サンプルホールド回路１１２か
ら出力される基本波の位相（第５図E₂）とは、丁
度互いに逆相の関係になる。

ついで、これら弁別回路１１１からの出力E₁
とサンプルホールド回路１１２からの出力E₂は
加算回路１１３に供給されて加算される。

この結果、これらの出力E₁，E₂に漏洩した基
本波の成分は、互いに逆相であることから、この
加算回路１１３で互いにキヤンセルされることに
なり、従つて加算回路１１３からはこの基本波成
分が完全に除去されて、回転体２（第１図）の速
度変動にもとずく入力信号Ａの周波数変動だけが
正しく弁別された誤差電圧E₀（第５図E₀）が出力
されることになる。

この誤差電圧E₀はモータ駆動増幅器６からモ
ータ１に供給されるので、モータ１は負帰還制御
されて、回転体２はその回転速度が所定の一定値
になるように制御されることになる。以上の動作
から明らかなように、この実施例によれば、入力
信号Ａの周波数_０に対し、これを周波数２逓倍
して２_０のサンプル・レートで周波数弁別で
き、しかも基本波_０成分の漏洩を完全に除去で
きるから、被制御体の速度変動にもとずく真の速
度誤差だけを高レートで微細に得ることができ、
従つて、サーボ系の制御性能を著しく高めること
ができる。なお、第４図はいわゆるアナログ回路
による本発明の実施例であるが、これの代わりに
弁別回路１１１を従来から公知のカウンタ回路
と、パルスQ′の相隣りパルスの時間間隔に応じ
てそのカウンタで計数したデータをサンプリング
入力パルスQ′に応じてラツチして保持するラツ
チ回路いわゆるサンプルホールド回路）で構成さ
れたいわゆるデイジタル形弁別回路１１１′と
し、サンプルホールド回路１１２を上記デイジタ
ル形弁別回路１１１′のラツチ回路から出力され
るデータをサンプリング入力Ｑに応じてラツチし
て保持するラツチ回路１１２′すると共に、加算
回路１１３をいわゆるフルアダー回路１１３′で
構成して上記デイジタル形弁別回路１１１′から
の出力データと上記ラツチ回路１１２′からの出
力データをデイジタル的に加算し、このフルアダ
ー回路１１３′からの加算出力データをデイジタ
ル・アナログ（Ｄ／Ａ）変換してそのアナログ量
に応じた電圧を端子１０２に出力するように構成
したデイジタル回路としても良く、この場合にも
前記のアナログ回路による実施例とまつたく同じ
作用効果が得られる上、IC化が可能になつてロ
ースト化、小形化がさらに容易になるという作用
効果が期待できる。

また、上記のデイジタル形弁別回路１１１′ラ
ツチ回路と上記ラツチ回路１１２′を、これらラ
ツチ回路のサンプリング入力にそれぞれ供給され
る上記パルスQ′及びＱのエツジでラツチ動作す
るいわゆるＤ形フリツプフロツプ回路で構成すれ
ば、そのＤ形フリツプフロツプ回路で生ずるわず
かな遅延時間を上記遅延時間τ_０の代わりにする
ことができ、従つてこの場合には上記遅延回路１
１０を用いないで、上記パルス形成器１０４から
の出力パルスＱを上記デイジタル形弁別回路１１
１′に直接供給するようにしても良く、この場合
にも上記とまつたく同じ作用効果を得ることがで
きる。

以上説明したように、本発明によれば、入力信
号の２倍のサンプリングレートで周波数弁別が可
能な上、弁別出力に漏洩した入力信号の周波数成
分を完全に除去することができるから、従来技術
の欠点を除き、サーボ制御方式の速度制御装置な
どに適用した場合に回転検出用の周波数発生器の
周波数を高くしなくても充分な制御応答特性を与
えることができ、しかもモータの制御に擾乱を生
じることのないサーボ制御方式の速度制御装置な
どに適した高性能の周波数弁別回路を提供するこ
とができる。

【図面の簡単な説明】

第１図はサーボ制御方式による回転速度制御装
置の一例を示すブロツク図、第２図は周波数弁別
回路の従来例を示すブロツク図、第３図はその動
作説明用の波形図、第４図は本発明による周波数
弁別回路の一実施例を示すブロツク図、第５図は
その動作説明用の波形図である。 １０３……リミツタ増幅器、１０４……パルス
形成器、１１０……遅延回路、１１１……弁別回
路、１１２……サンプルホールド回路、１１３…
…加算回路。

Claims (1)

【特許請求の範囲】
1. １ 入力信号をその２倍の周波数のパルス信号に
   変換して周波数弁別を行なう方式の周波数弁別回
   路において、上記パルス信号の相隣り合うパルス
   の時間間隔を表わす弁別信号を発生するパルス間
   隔弁別手段と、該弁別信号を被サンプリング入力
   とし上記パルス信号をサンプリング入力とするサ
   ンプルホールド回路と、上記サンプルホールド回
   路の出力信号と上記弁別信号とを入力とする加算
   回路とを設け、該加算回路の出力に入力信号成分
   を含まない周波数弁別信号を得るよう構成したこ
   とを特徴とする周波数弁別回路。