JPS63209492A - 回転位相制御装置 - Google Patents
回転位相制御装置Info
- Publication number
- JPS63209492A JPS63209492A JP62043417A JP4341787A JPS63209492A JP S63209492 A JPS63209492 A JP S63209492A JP 62043417 A JP62043417 A JP 62043417A JP 4341787 A JP4341787 A JP 4341787A JP S63209492 A JPS63209492 A JP S63209492A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counting
- rotational phase
- phase control
- digital value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は１回転運動体の制御を行う回転位相制御装置
、特に位置検出手段の誤差を吸収する回転位相制御装置
に関するものである。
、特に位置検出手段の誤差を吸収する回転位相制御装置
に関するものである。
［従来の技術］
この発明は幅広く制御装置に適用可能なものであるが、
ここでは、理解を容易にするために回転ヘッドを用いて
情報を記録再生する装置について説明する。
ここでは、理解を容易にするために回転ヘッドを用いて
情報を記録再生する装置について説明する。
第２図は１例えばＡＥＳ Ｐｒｅｓｅｎｔｅｄａｔ
ｔｈｅ ８１ｓｔ、Ｃｏｎｖｅｎｔｉｏｎ１９８６
Ｎｏｖｅｍｂｅｒ １２−１６ ＬｏｓＡｎｇ
ｅｌｅｓ、Ｃａ’ｌ １ｆｏｒｎｉａ−ＮＥＷＬＳｒＳ
ｒ’ＯＲＡ ＲＯＴＡＲＹ−ＨＥＡＤＤＩＧＩＴＡ
Ｌ ＡＵＩ）［０ＴＡＰＥ ＲＥＣ−ＯＲＤＥＲ（Ｒ−
ＤＡＴ）ＡＮＤ ＴＨＥＩＲＤＩＧＩＴＡＬ ５ＩＧ
ＮＡＬ ＰＲＯＣＥＳＳ−ＩＮＧに示された従来の回
転位相制御装置の構成図である０図において、（１）は
回転ドラム、（２）はＳＷＰ発生回路であって１回転ド
ラム（１）の回転に応じて出力されるドラムＦＧパルス
とドラムＰＧパルスより回転ヘッドの切り換え信号（Ｓ
ＷＰ）を作る。（３）はモノマルチ回路であって。
ｔｈｅ ８１ｓｔ、Ｃｏｎｖｅｎｔｉｏｎ１９８６
Ｎｏｖｅｍｂｅｒ １２−１６ ＬｏｓＡｎｇ
ｅｌｅｓ、Ｃａ’ｌ １ｆｏｒｎｉａ−ＮＥＷＬＳｒＳ
ｒ’ＯＲＡ ＲＯＴＡＲＹ−ＨＥＡＤＤＩＧＩＴＡ
Ｌ ＡＵＩ）［０ＴＡＰＥ ＲＥＣ−ＯＲＤＥＲ（Ｒ−
ＤＡＴ）ＡＮＤ ＴＨＥＩＲＤＩＧＩＴＡＬ ５ＩＧ
ＮＡＬ ＰＲＯＣＥＳＳ−ＩＮＧに示された従来の回
転位相制御装置の構成図である０図において、（１）は
回転ドラム、（２）はＳＷＰ発生回路であって１回転ド
ラム（１）の回転に応じて出力されるドラムＦＧパルス
とドラムＰＧパルスより回転ヘッドの切り換え信号（Ｓ
ＷＰ）を作る。（３）はモノマルチ回路であって。
ＳＷＰ発生回路（２）からのＳＷＰを入力し９回転位相
制御比較信号（ＤＰＧ）を出力する。（４）はドラム回
転位相制御回路であって、モノマルチ（３）からのＤＰ
Ｇと基準信号により回転ドラム（１）の回転位相を制御
する。（５）は位相調整用可変抵抗であって、モノマル
チ回路（３）と接続されている。
制御比較信号（ＤＰＧ）を出力する。（４）はドラム回
転位相制御回路であって、モノマルチ（３）からのＤＰ
Ｇと基準信号により回転ドラム（１）の回転位相を制御
する。（５）は位相調整用可変抵抗であって、モノマル
チ回路（３）と接続されている。
第３図は第２図の回転位相制御装置の動作を説明するた
めの動作パルス波形図である。
めの動作パルス波形図である。
従来の回転位相制御装置は上記のように構成され、Ｒ−
ＤＡＴ （回転ヘッド式デジタル・オーディオ・テープ
レコード）では１回転ドラム（１）の回転に応じてドラ
ムＦＧパルスとドラムＰＧパルスが発生する。これらの
パルスよりｓｗＰ発生回路（２）でパルスＳＷＰ （第
３図す参照）が発生され、このＳＷＰにより回転ヘッド
の選択がなされる１次に、このＳＷＰがモノマルチ回路
（３）に入力され、ｓｗｐの立ち上がりエツジに同期し
たパルスＤＰＧ （第３図Ｃ参照）が出力される。
ＤＡＴ （回転ヘッド式デジタル・オーディオ・テープ
レコード）では１回転ドラム（１）の回転に応じてドラ
ムＦＧパルスとドラムＰＧパルスが発生する。これらの
パルスよりｓｗＰ発生回路（２）でパルスＳＷＰ （第
３図す参照）が発生され、このＳＷＰにより回転ヘッド
の選択がなされる１次に、このＳＷＰがモノマルチ回路
（３）に入力され、ｓｗｐの立ち上がりエツジに同期し
たパルスＤＰＧ （第３図Ｃ参照）が出力される。
このＤＰＧと基準信号（第３図Ｃ参照）がドラム回転位
相制御回路（４）に入力され、ＤＰＧの立ち下がりエツ
ジと基準信号との位相差が一定となるように制御される
。ここでモノマルチ回路（３）を用いて位相調整用可変
抵抗（５）を調整することでパルスＤＰＧを可変できる
ようにしているのは、ドラムＰＧ、 ドラムＦ’Ｇお
よび回転ヘッドの取り付は誤差を吸収するため、即ちド
ラムｐＧパルスとドラムＩ？Ｇパルスとより作られるパ
ルスＳＷＰと再生信号（第３図Ｃ参照）との位相関係が
一定ではなく、これを調整するためである。
相制御回路（４）に入力され、ＤＰＧの立ち下がりエツ
ジと基準信号との位相差が一定となるように制御される
。ここでモノマルチ回路（３）を用いて位相調整用可変
抵抗（５）を調整することでパルスＤＰＧを可変できる
ようにしているのは、ドラムＰＧ、 ドラムＦ’Ｇお
よび回転ヘッドの取り付は誤差を吸収するため、即ちド
ラムｐＧパルスとドラムＩ？Ｇパルスとより作られるパ
ルスＳＷＰと再生信号（第３図Ｃ参照）との位相関係が
一定ではなく、これを調整するためである。
次に、バリアプル・ピッチ時について説明する。
バリアプル・ピッチ時は、マスタークロックの周波数が
変化するのでそれに応じて基準信号の周波数ら変化する
（第３図Ｃ参照）、また、同様に回転ドラム（１）の回
転周期も変化し、パルス５ＷＰ（第３図Ｃ参照）、再生
信号（第３図り参照）も変化する。この場合、パルスＳ
ＷＰと再生信号との位相差も同様に変化するので（第３
図に示されるようにＸからＹへ）、モノマルチ回路（３
）からのパルスＤＰＧが通常時と同じ（第３図ｇ参照）
ならば、第３図に示されるようにｚ＝ｙ−ｘの基準信号
と再生信号の位相ずれが起こる。
変化するのでそれに応じて基準信号の周波数ら変化する
（第３図Ｃ参照）、また、同様に回転ドラム（１）の回
転周期も変化し、パルス５ＷＰ（第３図Ｃ参照）、再生
信号（第３図り参照）も変化する。この場合、パルスＳ
ＷＰと再生信号との位相差も同様に変化するので（第３
図に示されるようにＸからＹへ）、モノマルチ回路（３
）からのパルスＤＰＧが通常時と同じ（第３図ｇ参照）
ならば、第３図に示されるようにｚ＝ｙ−ｘの基準信号
と再生信号の位相ずれが起こる。
したがって、モノマルチ回路（３）からのパルスＤＰＧ
の幅を変えて（第３図Ｃ参照）、それに伴いＳＷＰ （
第３図Ｃ参照）と基準信号（第３図Ｃ参照）の位相差を
変化させ再生信号（第３図に参照）と基準信号の位相差
を一定に保つ必要がある。
の幅を変えて（第３図Ｃ参照）、それに伴いＳＷＰ （
第３図Ｃ参照）と基準信号（第３図Ｃ参照）の位相差を
変化させ再生信号（第３図に参照）と基準信号の位相差
を一定に保つ必要がある。
［発明が解決しようとする問題点］
上記のような従来の回転位相制御装置では、特にモノマ
ルチ回路を使用するためパルスＤＰＧのパルス幅が不安
定であり、これが回転位相制御の精度を低下させるとい
う問題点があった。
ルチ回路を使用するためパルスＤＰＧのパルス幅が不安
定であり、これが回転位相制御の精度を低下させるとい
う問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、安定な制御が可能となる回転位相制御装置を得る
ことを目的とする。
ので、安定な制御が可能となる回転位相制御装置を得る
ことを目的とする。
［問題点を解決するための手段］
この発明に係る回転位相制御装置は１回転運動体が所定
位置に達したことを示す位置信号を出力する位置検出手
段と、前記回転運動体の回転位相を調整する可変抵抗と
、前記可変抵抗で設定された電位をデジタル値に変換す
るＡ／Ｄ変換手段と。
位置に達したことを示す位置信号を出力する位置検出手
段と、前記回転運動体の回転位相を調整する可変抵抗と
、前記可変抵抗で設定された電位をデジタル値に変換す
るＡ／Ｄ変換手段と。
前記位置信号に応動してクロック信号の繰り返し周期に
より計数を開始し、前記デジタル値により計数を終了し
、終了時に終了信号を出力する計数手段と、前記終了信
号に基づき前記回転運動体の運動状態を制御する制御手
段とを備えたものである。
より計数を開始し、前記デジタル値により計数を終了し
、終了時に終了信号を出力する計数手段と、前記終了信
号に基づき前記回転運動体の運動状態を制御する制御手
段とを備えたものである。
［作用］
この発明において、・計数手段は位置信号に応動してク
ロックにより計数を開始し、デジタル値により与えられ
る計数で終了時に終了信号を出力する。
ロックにより計数を開始し、デジタル値により与えられ
る計数で終了時に終了信号を出力する。
［実施例］
第１図はこの発明による回転位相制御装置の一実施例を
示すブロック図である。図において、（２）、（４）お
よび（５）は第３図と同一である。（６）はＡ／Ｄコン
バータであって、その入力側が位相調整用可変抵抗（５
）と接続されていて１位相調整用可変抵抗（５）により
設定された電位をデジタル信号に変換する。（７）はカ
ウンタであって。
示すブロック図である。図において、（２）、（４）お
よび（５）は第３図と同一である。（６）はＡ／Ｄコン
バータであって、その入力側が位相調整用可変抵抗（５
）と接続されていて１位相調整用可変抵抗（５）により
設定された電位をデジタル信号に変換する。（７）はカ
ウンタであって。
そのロード端子にはＳＷＰ発生回路（２）がらのＳＷＰ
が、そのクロック端子にはｃｌｏｃｋが。
が、そのクロック端子にはｃｌｏｃｋが。
そのデータ端子にはＡ／Ｄコンバータ（６）がらの出力
信号が、それぞれ入力されている。（８）はインバータ
であって、その入力側がカウンタ（７）のキャリ端子と
、その出力側がカウンタ（７）のイネーブル端子および
ドラム回転位相制御図Ｈ（４）の入力側と、それぞれ接
続されている。
信号が、それぞれ入力されている。（８）はインバータ
であって、その入力側がカウンタ（７）のキャリ端子と
、その出力側がカウンタ（７）のイネーブル端子および
ドラム回転位相制御図Ｈ（４）の入力側と、それぞれ接
続されている。
上記のように構成された回転位相制御装置において１位
相調整用可変抵抗（５）により設定された電位をＡ／Ｄ
コンバータ（６）でデジタル信号に変換し、カウンタ（
７）の初期値として入力する。このカウンタ（７）はパ
ルスＳＷＰの立ち上がりと同期してこの初期値をロード
し、計数クロックにより計数を行い、計数最大値に達し
たらキャリを出し、このキャリ出力をインバータ（８）
で反転し、この反転信号をイネーブル入力に加え＋ｉｌ
数を停止させる。このキャリ出力を反転した反転信号を
従来のモノマルチ回路（３）からの出力ＤＰＧと同様に
デジタルモノマルチｒｒＱＩＢからの出力Ｄ−ＤＰＧと
してドラム回転位相制御回路（４）に入力する。この場
合、従来例と同様にドラムＰＧ。
相調整用可変抵抗（５）により設定された電位をＡ／Ｄ
コンバータ（６）でデジタル信号に変換し、カウンタ（
７）の初期値として入力する。このカウンタ（７）はパ
ルスＳＷＰの立ち上がりと同期してこの初期値をロード
し、計数クロックにより計数を行い、計数最大値に達し
たらキャリを出し、このキャリ出力をインバータ（８）
で反転し、この反転信号をイネーブル入力に加え＋ｉｌ
数を停止させる。このキャリ出力を反転した反転信号を
従来のモノマルチ回路（３）からの出力ＤＰＧと同様に
デジタルモノマルチｒｒＱＩＢからの出力Ｄ−ＤＰＧと
してドラム回転位相制御回路（４）に入力する。この場
合、従来例と同様にドラムＰＧ。
ドラムＦＧおよび回転ヘッド等の取り付は誤差の吸収は
１位相調整用可変抵抗（５）をｉＩｇ整し、これにより
カウンタ（７）の初期値を変化させデジタルモノマルチ
回路からの出力パルスＤ−ＤＩ’Ｇの幅を変化させるこ
とで行なっている。
１位相調整用可変抵抗（５）をｉＩｇ整し、これにより
カウンタ（７）の初期値を変化させデジタルモノマルチ
回路からの出力パルスＤ−ＤＩ’Ｇの幅を変化させるこ
とで行なっている。
回転ドラムの回転位相制御は、基準信号とデジタルモノ
マルチ回路からの出力パルスＤ−ＤＰにがドラム回転位
相制御回路（４）に入力され、基準信号とＤ−ＤＰＧの
立ち下がりエツジとの位相差が一定となるように行われ
る。
マルチ回路からの出力パルスＤ−ＤＰにがドラム回転位
相制御回路（４）に入力され、基準信号とＤ−ＤＰＧの
立ち下がりエツジとの位相差が一定となるように行われ
る。
なお、上記実施例では回転ヘッドを用いる装置について
説明したが情報トラックを有する円盤状記録媒体の回転
制御装置等の他の制御装置への適用も可能である。
説明したが情報トラックを有する円盤状記録媒体の回転
制御装置等の他の制御装置への適用も可能である。
「発明の効果コ
この発明は以上説明したとおり１回転運動体が所定位置
に達したことを示す位置信号を出力する位置検出手段と
、前記回転運動体の回転位相を調整する可変抵抗と、前
記可変抵抗で設定された電位をデジタル値に変換するＡ
／Ｄ変換手段と、前記位置信号に応動してクロック信号
の縁り返し周期により計数を開始し、前記デジタル値に
より計数を終了し、終了時に終了信号を出力する３１数
手段と、前記終了信号に基づき前記回転運動体の運動状
態を制御する制御手段とを備えているので。
に達したことを示す位置信号を出力する位置検出手段と
、前記回転運動体の回転位相を調整する可変抵抗と、前
記可変抵抗で設定された電位をデジタル値に変換するＡ
／Ｄ変換手段と、前記位置信号に応動してクロック信号
の縁り返し周期により計数を開始し、前記デジタル値に
より計数を終了し、終了時に終了信号を出力する３１数
手段と、前記終了信号に基づき前記回転運動体の運動状
態を制御する制御手段とを備えているので。
位置信号に対する終了信号が安定となり制御が安定１ヒ
でき、まな、計数手段のクロックの周波数によっても終
了信号を制御可能であるものが得られる効果がある。
でき、まな、計数手段のクロックの周波数によっても終
了信号を制御可能であるものが得られる効果がある。
第１図はこの発明の一実施例を示すブロック図。
第２図は従来例を示す構成図、第３図は第２図の装置の
動作パルス波形図である。 図において、（２）・・・ＳＷＰ発生回路、（４）・・
・ドラム回転位相制御回路、（５）・・・位相：Ｊ４竺
用可変抵抗、（６）・・・Ａ／Ｄコンバータ、（７）・
・・カウンタ、（８）・・・インバータである。 なお、各図中同一符号は同−又は相当部分を示す。 第１図 ８：インバータ 第２図 第３図
動作パルス波形図である。 図において、（２）・・・ＳＷＰ発生回路、（４）・・
・ドラム回転位相制御回路、（５）・・・位相：Ｊ４竺
用可変抵抗、（６）・・・Ａ／Ｄコンバータ、（７）・
・・カウンタ、（８）・・・インバータである。 なお、各図中同一符号は同−又は相当部分を示す。 第１図 ８：インバータ 第２図 第３図
Claims (4)
- （１）回転運動体が所定位置に達したことを示す位置信
号を出力する位置検出手段と、前記回転運動体の回転位
相を調整する可変抵抗と、前記可変抵抗で設定された電
位をデジタル値に変換するＡ／Ｄ変換手段と、前記位置
信号に応動してクロック信号の繰り返し周期により計数
を開始し、前記デジタル値により計数を終了し、終了時
に終了信号を出力する計数手段と、前記終了信号に基づ
き前記回転運動体の運動状態を制御する制御手段とを備
えたことを特徴とする回転位相制御装置。 - （２）回転運動体は回転ドラムであることを特徴とする
特許請求の範囲第１項記載の回転位相制御装置。 - （３）回転運動体は回転ヘッドであることを特徴とする
特許請求の範囲第１項記載の回転位相制御装置。 - （４）回転運動体は円盤状記録媒体であることを特徴と
する特許請求の範囲第１項記載の回転位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043417A JPS63209492A (ja) | 1987-02-26 | 1987-02-26 | 回転位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043417A JPS63209492A (ja) | 1987-02-26 | 1987-02-26 | 回転位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209492A true JPS63209492A (ja) | 1988-08-31 |
Family
ID=12663136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043417A Pending JPS63209492A (ja) | 1987-02-26 | 1987-02-26 | 回転位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209492A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532407A (en) * | 1978-08-25 | 1980-03-07 | Sony Corp | Servo system |
| JPS60190186A (ja) * | 1984-03-07 | 1985-09-27 | Matsushita Electric Ind Co Ltd | サ−ボ装置 |
-
1987
- 1987-02-26 JP JP62043417A patent/JPS63209492A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532407A (en) * | 1978-08-25 | 1980-03-07 | Sony Corp | Servo system |
| JPS60190186A (ja) * | 1984-03-07 | 1985-09-27 | Matsushita Electric Ind Co Ltd | サ−ボ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146849B2 (ja) | ||
| JPS6056394B2 (ja) | モ−タの制御装置 | |
| US4287458A (en) | Digital servo control circuit | |
| JPS63287211A (ja) | デジタルｐｌｌ回路 | |
| JPS63209492A (ja) | 回転位相制御装置 | |
| US5166841A (en) | Tape transport apparatus | |
| JP2569506B2 (ja) | 電子回路 | |
| JP2638821B2 (ja) | 積分型ａ−ｄ及びｄ−ａ変換器 | |
| JPH0744679B2 (ja) | 時間軸誤差補正装置 | |
| JPH0553026B2 (ja) | ||
| JPH0548076B2 (ja) | ||
| JPH0119597Y2 (ja) | ||
| JPS6041557B2 (ja) | モ−タの速度制御装置 | |
| JP3609891B2 (ja) | マイクロコンピュータ | |
| JP2788371B2 (ja) | 位相補正回路 | |
| JP2797415B2 (ja) | パルス幅変調装置 | |
| JPH0222821Y2 (ja) | ||
| JPH05291905A (ja) | 位相検波回路 | |
| JPH0767082B2 (ja) | 分周装置 | |
| JPH0223936B2 (ja) | ||
| JPH0519395B2 (ja) | ||
| JPH07118929B2 (ja) | 同期検出装置 | |
| JPS6081616A (ja) | デイジタル位置決めサ−ボ方式 | |
| JPS6129673B2 (ja) | ||
| JPH03280722A (ja) | ディジタル・アナログ変換回路 |